专利名称：固体摄像装置以及摄像装置的制作方法
技术领域：
本发明涉及固体摄像装置以及摄像装置。
背景技术：
近年来，普遍广泛普及了摄像机或电子静态照相机等。在这些照相机中使用CCD(Charge Coupled Device :电荷f禹合器)型或放大型的固体摄像装置。放大型的固体摄像装置将供光入射的像素的光电转换元件所生成并积蓄的信号电荷引导至在像素中设置的放大部，并从像素输出放大部所放大的信号。在放大型的固体摄像装置中，二维矩阵状地配置有多个这样的像素。在放大型的固体摄像装置中例如具有采用CMOS (ComplementaryMetal Oxide Semiconductor :互补金属氧化物半导体)晶体管的CMOS型固体摄像装置等。目前，一般的CMOS型固体摄像装置采用针对每行依次读出二维矩阵状排列的各个像素的光电转换元件所生成的信号电荷的方式。在此方式中，根据信号电荷读出的开始与结束来决定各个像素的光电转换元件的曝光定时，所以曝光的定时依据每行而不同。因此，当采用这样的CMOS型固体摄像装置对运动快的被摄体进行摄像时，在所摄像的图像内被摄体失真。该被摄体失真可通过高速驱动像素来进行降低。但是，由于布线电阻或布线间电容，在像素的高速驱动上也开始出现极限。另外，为了消除该被摄体的失真，提出了实现信号电荷积蓄的同时性的同时摄像功能(全局快门功能)。另外，具有全局快门功能的CMOS型固体摄像装置的用途正在变多。在具有全局快门功能的CMOS型固体摄像装置中，通常为了在进行读出之前预先积蓄光电转换元件所生成的信号电荷，而需要具有带遮光性的积蓄电容部。这样的现有CMOS 型固体摄像装置在同时曝光全部像素之后，将各光电转换元件所生成的信号电荷在全部像素同时传送到各个积蓄电容部进行暂时积蓄，在规定的读出定时将该信号电荷依次转换为像素信号并读出。但是，在现有的具备全局快门功能的CMOS型固体摄像装置中，必需在同一基板的同一平面上制作光电转换元件与积蓄电容部，从而无法避免芯片面积的增大。此外还具有如下这样的问题在读出积蓄电容部所积蓄的信号电荷之前的待机期间中，由于光引起的噪声或积蓄电容部所产生的漏电流(暗电流)引起的噪声而导致信号的品质劣化。在日本特开2006-49361号公报中公开了如下这样的固体摄像装置，该固体摄像装置利用微型凸点来连接针对每个单位元件在布线层侧形成有微型焊盘的MOS图像传感器芯片和在与MOS图像传感器芯片的微型焊盘对应的位置的布线层侧形成有微型焊盘的信号处理芯片。另外，在日本特开2010-225927号公报中还公开了如下这样的固体摄像元件，该固体摄像元件通过由在信号处理芯片上设置的控制电路驱动MOS图像传感器芯片，来实现确保同时性的高速驱动，并使像素不均降低。在内窥镜或移动电话这样要求设备小型化的装置中，要求固体摄像元件的芯片面积(平面积、芯片尺寸)小。但是，在现有的MOS型固体摄像元件中，当从光入射的面垂直观察时在像素区域的周边设置有驱动电路或读出电路等控制电路。因此，在MOS型固体摄像元件中具有像素区域相对于芯片面积所占的面积比率无法接近100%这样的问题。
发明内容
本发明提供可进一步提高像素区域相对于芯片面积所占的面积比率的MOS型固体摄像元件。根据本发明的第I方式，固体摄像装置中第I基板至第η (η是2以上的整数)基板经由连接部电连接并且层叠。第m (m是I以上η以下的整数)基板具备具有像素的像素区域，该像素包含光电转换元件。上述第m基板以外的其它基板具备驱动电路，该驱动电路具有用于驱动上述像素的电路要素。在上述其它基板的区域中与上述像素区域在垂直方向上重叠的重叠区域内，配置上述驱动电路的至少一部分。上述驱动电路可以是垂直扫描电路。上述垂直扫描电路可包含以驱动全部上述像素所需的数量在垂直方向上排列的单位电路，将上述垂直扫描电路分割为多个垂直电路块进行配置。上述分割配置的垂直电路块彼此间可在水平和垂直方向的至少一方向错开地配置。上述分割配置的垂直电路块彼此间可以以相互不重叠的方式错开地配置。上述分割配置的垂直电路块彼此间可以被配置为从水平方向观察处于一部分重叠的位置关系。上述多个垂直电路块可配置为包含在上述重叠区域内。在上述重叠区域中没有配置上述垂直电路块的位置，可设置有贯通上述基板的基板贯通电极。在上述第I基板至上述第η基板的至少I个基板上可设置有贯通该基板的基板贯通电极。上述第I基板至上述第η基板可依次层叠，在上述第η基板的背面设置有与外部交换信号的电极部。在上述第2基板上可设置有上述驱动电路，在上述第3基板至上述第η基板上可设置有读出电路。上述其它基板具备的上述驱动电路可具有信号积蓄部，该信号积蓄部积蓄经由上述连接部输入的由上述第m基板具备的上述光电转换元件所产生的信号。上述其它基板可具备读出电路，该读出电路具有用于读出上述像素所输出的信号的电路要素，上述读出电路可读出上述信号积蓄部所积蓄的上述信号。在上述其它基板的区域中与上述像素区域在垂直方向上重叠的上述重叠区域内，可配置上述读出电路的至少一部分。根据本发明的第2方式，固体摄像装置中第I基板至第η (η是2以上的整数)基板经由连接部电连接并且层叠。第m (m是I以上η以下的整数)基板具备具有像素的像素区域，该像素包含光电转换元件。上述第 m基板以外的其它基板具备读出电路，该读出电路具有用于读出上述像素所输出的信号的电路要素。在上述其它基板的区域中与上述像素区域在垂直方向上重叠的重叠区域内，配置上述读出电路的至少一部分。根据本发明的第3方式，摄像装置中第I基板至第η (η是2以上的整数)基板经由连接部电连接并且层叠。第m (m是1以上η以下的整数)基板具备具有像素的像素区域，该像素包含光电转换元件。上述第m基板以外的其它基板具备驱动电路，该驱动电路具有用于驱动上述像素的电路要素。在上述其它基板的区域中与上述像素区域在垂直方向上重叠的重叠区域内，配置上述驱动电路的至少一部分。根据本发明的第4方式，摄像装置中第1基板至第η (η是2以上的整数)基板经由连接部电连接并且层叠。第m (m是1以上η以下的整数)基板具备具有像素的像素区域，该像素包含光电转换元件，上述第m基板以外的其它基板具备读出电路，该读出电路具有用于读出上述像素所输出的信号的电路要素，在上述其它基板的区域中与上述像素区域在垂直方向上重叠的重叠区域内，配置上述读出电路的至少一部分。
图1是示出本发明第1实施方式的摄像装置的结构的框图。图2是示出本发明第1实施方式的摄像装置具备的固体摄像装置的结构的框图。图3是示出本发明第1实施方式的像素的电路结构的电路图。图4是本发明第1实施方式的固体摄像装置的剖视图。图5A是本发明第1实施方式的固体摄像装置具备的第1基板的俯视图。图5B是本发明第1实施方式的固体摄像装置具备的第2基板的俯视图。图6A是本发明第2实施方式的固体摄像装置的剖视图。图6B是本发明第2实施方式的固体摄像装置的俯视图。图7A是本发明第2实施方式的固体摄像装置的剖视图。图7B是本发明第2实施方式的固体摄像装置的俯视图。图8是本发明第3实施方式的摄像装置具备的固体摄像装置的结构的框图。图9是示出本发明第3实施方式的像素的电路结构的电路图。图10是示出本发明第3实施方式的像素的电路结构的电路图。图11是示出本发明第3实施方式的像素的动作的时序图。图12是示出本发明第3实施方式的像素的动作的时序图。图13是本发明第3实施方式的固体摄像装置的剖视图。
具体实施例方式(第1实施方式)以下，参照附图来说明本发明的第1实施方式。以下的详细说明作为一例包含特定的详细内容。显然，本领域技术人员能够理解即使在以下的详细内容中增加各种变化或变更，增加该变化或变更的内容也不超出本发明的范围。因此，以下说明的各种实施方式没有失去请求权利的发明的一般性,另外也没有对请求权利的发明施加任何限定。图1示出本实施方式的摄像装置的结构。本实施方式的摄像装置可以是具有摄像功能的电子设备，除了数字照相机之外，还可以是数字摄像机、内窥镜等。图1所示的摄像装置具备镜头1、固体摄像装置2、图像处理部3、显示部4、驱动控制部6、镜头控制部7、照相机控制部8和照相机操作部9。图1还示出存储卡5，但由于将该存储卡5构成为可相对于摄像装置拆装，因而存储卡5可以不是在摄像装置中固有的结构。在硬件上可利用计算机的CPU、存储器等电路部件或镜头等光学部件及按钮、开关等操作部件之类的各种部件来实现图1所示的各个块。另外，在软件上可利用计算机程序等来实现图1所示的各个块。这里描述为通过它们的联动来实现的功能块。因此，只要是本领域技术人员就当然能够理解可通过硬件、软件的组合以各种形式来实现这些功能块。镜头I是用于使被摄体的光学像在固体摄像装置2的摄像面上成像的摄影镜头。固体摄像装置2具备多个像素单元，通过光电转换将镜头I所形成的被摄体的光学像转换为数字图像信号后输出。图像处理部3对从固体摄像装置2输出的图像信号实施各种数字的图像处理。显示部4根据图像处理部3为了显示而进行图像处理后的图像信号来显示图像。该显示部4构成为可再现显示静态图像并且能够进行实时显示被摄像范围的图像的动态图像(实时取景)显示。驱动控制部6根据来自照相机控制部8的指示来控制固体摄像装置2的动作。此外，驱动控制部6可设置在固体摄像装置2内。镜头控制部7根据来自照相机控制部8的指示来控制镜头I的光圈或焦点位置。照相机控制部8控制整个摄像装置。由在摄像装置内置的ROM中存储的程序来规定照相机控制部8的动作。照相机控制部8读出该程序，根据程序所规定的内容来进行各种控制。照相机操作部9具有用于用户对摄像装置进行各种操作输入的操作用的各种部件，并将基于操作输入结果的信号输出至照相机控制部8。作为照相机操作部9的具体例举出了用于接通断开摄像装置电源的电源开关、用于指示静态图像摄影的释放按钮、用于在单拍模式与连拍模式之间切换静态图像摄影模式的静态图像摄影模式开关等。存储卡5是用于保存图像处理部3在为了记录而进行处理后的图像信号的记录介质。图2是示出固体摄像装置2的结构的框图。在图示的例子中，固体摄像装置2具备多个像素201、第一垂直扫描电路160、第二垂直扫描电路161、第一水平扫描电路170、第二水平扫描电路171、第 一列处理电路180、第二列处理电路181、垂直信号线电流源210和输出放大器230、231。本实施方式中的固体摄像装置2由第I基板10和第2基板11这两片基板构成。第I基板10与第2基板11层叠(堆叠)，第I基板10与第2基板11之间利用连接部进行电连接。在第I基板10上配置像素201。在第2基板11上配置第一垂直扫描电路160、第二垂直扫描电路161、第一水平扫描电路170、第二水平扫描电路171、第一列处理电路180、第二列处理电路181、垂直信号线电流源210和输出放大器230、231。此外，图示的各个电路要素的配置位置未必与实际的配置位置一致。像素201具有光电转换元件和存储器。另外，像素201所输出的像素信号是在固体摄像装置2对图像进行摄像时提取数字信号的单位区划的信号。在图示的例子中排列有6行X8列共48个像素201,但像素201的排列仅为一例,行数以及列数只要是I个以上即可。另外，图示的例子是示意性示出矩阵状地排列各个像素201的状况的图，而并非分离地配置各个像素201。另外，在本实施方式中，将由固体摄像装置2具备的全部像素201构成的区域作为像素信号的读出对象区域，但也可以将由固体摄像装置2具备的全部像素201构成的区域的一部分作为读出对象区域。读出对象区域优选至少包含有效像素区域的全部像素201。另外，读出对象区域可包含在有效像素区域的外侧配置的光学黑色像素(始终被遮光的像素)。例如在暗电流分量的校正中使用从光学黑色像素读出的像素信号。第一垂直扫描电路160经由行控制线150与第I行至第3行的像素201连接。第二垂直扫描电路161经由行控制线150与第4行至第6行的像素201连接。第一垂直扫描电路160与第二垂直扫描电路161例如由移位寄存器构成，驱动控制像素201，将像素201所输出的信号即像素信号输出至垂直信号线140。在该驱动控制中包含像素201的复位动作、积蓄动作、信号读出动作等。为了进行该驱动控制，第一垂直扫描电路160与第二垂直扫描电路161经由在每个像素201中设置的行控制线150向各个像素201输出控制信号(控制脉冲)，并针对每行独立地控制像素201。此外，在图示的例子中，第一垂直扫描电路160经由行控制线150与第I行至第3行的像素201连接，第二垂直扫描电路161经由行控制线150与第4行至第6行的像素201连接。但是，本实施方式的结构不仅限于此。例如，第一垂直扫描电路160可构成为经由行控制线150与第I行至第m行(m是I至5的整数)的像素201连接，第二垂直扫描电路161经由行控制线150与第(m+l)行至第6行的像素201连接。第一列处理电路180经由垂直信号线140与第I列至第4列的像素201连接。第二列处理电路181经由垂直信号线140与第5行至第8行的像素201连接。第一列处理电路180与第二列处理电路181对经由垂直信号线140输入并从像素201输出的像素信号进行噪声去除或放大等信号处理。此外，在图示的例子中，第一列处理电路180经由垂直信号线140与第I列至第4列的像素201连接，第二列处理电路181经由垂直信号线140与第5列至第8列的像素201连接。但是，本实施方式的结构不仅限于此。例如，第一列处理电路180可经由垂直信号线140与第I列至第η列(η是I至7的整数)的像素201连接，第二列处理电路181经由垂直信号线140与第(η+1)列至第8列的像素201连接。第一水平扫描电路 170例如由移位寄存器构成。第一水平扫描电路170选择读出像素信号的像素201的列，并依次选择已选出的像素201的列所涉及的第一列处理电路180,从第一列处理电路180依次对输出放大器230输出像素信号，由此来读出像素信号。第二水平扫描电路171例如由移位寄存器构成。第二水平扫描电路171选择读出像素信号的像素201的列，并依次选择已选出的像素201的列所涉及的第二列处理电路181，从第二列处理电路181依次对输出放大器231输出像素信号，由此来读出像素信号。垂直信号线电流源210对垂直信号线140提供电流。输出放大器230对从第一水平扫描电路170输入的像素信号进行信号处理，并经由焊盘101向外部输出像素信号。输出放大器231对从第二水平扫描电路171输入的像素信号进行信号处理，并经由焊盘101向外部输出像素信号。此外，在图示的例子中，从第一垂直扫描电路160和第二垂直扫描电路161连接到各个像素201的行控制线150利用I条来进行表现，但实际上是多条。图3示出像素201的电路结构。像素201具备光电转换元件301、传送晶体管302、FD (浮置扩散区)303,FD复位晶体管304、放大晶体管305和选择晶体管306。图3所示的各电路要素的配置位置未必与实际的配置位置一致。光电转换元件301的一端接地。传送晶体管302的漏极端子与光电转换元件301的另一端连接。传送晶体管302的栅极端子与第一垂直扫描电路160或第二垂直扫描电路161连接，并提供传送脉冲cpTX.,FD303的一端与传送晶体管302的源极端子连接，FD303的另一端接地。FD复位晶体管304的漏极端子与电源电压VDD连接，FD复位晶体管304的源极端子与传送晶体管302的源极端子连接。FD复位晶体管304的栅极端子与第一垂直扫描电路160或第二垂直扫描电路161连接，提供FD复位脉冲cpRST。放大晶体管305的漏极端子与电源电压VDD连接。放大晶体管305的输入部即栅极端子与传送晶体管302的源极端子连接。选择晶体管306的漏极端子与放大晶体管305的源极端子连接，选择晶体管306的源极端子与垂直信号线140连接。选择晶体管306的栅极端子与第一垂直扫描电路160或第二垂直扫描电路161连接，提供选择脉冲(pSEL。关于上述各晶体管可以使极性相反，并使源极端子和漏极端子与上述相反。光电转换兀件301例如是光电二极管，生成(产生)基于入射光的信号电荷,保持并积蓄所生成(产生)的信号电荷。传送晶体管302是将在光电转换元件301中积蓄的信号电荷传送吊FD303的晶体管。利用来自第一垂直扫描电路160或第二垂直扫描电路161的传送脉冲φΤΧ未控制传送晶体管302的导通/截止。FD303是暂时保持并积蓄从光电转换元件301传送来的信号电荷的电容。FD复位晶体管304是使FD303复位的晶体管。利用来自第一垂直扫描电路160或第二垂直扫 描电路161的FD复位脉冲CpRST来控制FD复位晶体管304的导通/截止。还可以通过使FD复位晶体管304与传送晶体管302同时接通，来使光电转换元件301复位。FD303/光电转换元件301的复位控制在FD303/光电转换元件301中积蓄的电荷量并将FD303/光电转换元件301的状态(电位)设定为基准状态(基准电位、复位电平)。放大晶体管305是从源极端子输出放大信号的晶体管，该放大信号是基于在FD303中积蓄的信号电荷将输入至栅极端子信号放大后的信号。选择晶体管306是选择像素201并将放大晶体管305的输出传送至垂直信号线140的晶体管。通过来自第一垂直扫描电路160或第二垂直扫描电路161的选择脉冲fSEL来控制选择晶体管306的导通/截止。接着，说明固体摄像装置2的动作。通过对传送晶体管302的栅极电极施加传送脉冲φΤΧ，来将光电转换兀件301通过光电转换而生成并积蓄的信号电荷读出到FD303中。通过将信号电荷读出到FD303中使FD303的电位变化，并对放大晶体管305的栅极电极施加与该电位变化相应的信号电压。然后，将经由放大晶体管305放大的信号电压作为像素信号输出至垂直信号线140。如图2所不，向垂直信号线140输出的像素信号经由第一列处理电路180与第一水平扫描电路170输入至输出放大器230。或者向垂直信号线140输出的像素信号经由第二列处理电路181与第二水平扫描电路171输入至输出放大器231。输出放大器230、231将所输入的像素信号放大后输出。此外，第一垂直扫描电路160与第二垂直扫描电路161经由未图示的信号线而同步，在像素阵列130所包含的像素201的第I行至第η行内对控制信号的定时进行控制，以使行选择信号q>SEL在多个行中同时不为Hi。图4是固体摄像装置2的剖视图。在图示的例子中，固体摄像装置2具备第I基板10、第2基板11、连接部12和焊盘101。第I基板10与第2基板11层叠。对第I基板10的两个主面(与侧面相比表面积相对大的表面)中的与第2基板相反侧的主面照射光L。另外，在第I基板10与第2基板11之间构成连接部12，第I基板10与第2基板11经由连接部12电连接。连接部12例如是采用微型凸点的基板间的接合部或利用直接接合法连接基板间的接合部。另外，在第I基板10与第2基板11之间且第I基板10与第2基板11的周边部构成焊盘101。在第I基板10与第2基板11之间构成的各个电路在与外部电连接并进行信号的输入输出时，经由焊盘101进行。图5A是示出固体摄像装置2具备的第I基板10的平面构造的俯视图。图5B是示出固体摄像装置2具备的第2基板11的平面构造的俯视图。此外，将图示的第I基板10与第2基板11的长边方向设为水平方向，将短边方向设为垂直方向。另外，在说明第I基板10以及第2基板11内的区域位置时，为了便于说明，将水平方向设为右侧以及左侧，将垂直方向设为上侧以及下侧。在图示的例子中，在第I基板10的两个主面中的照射光侧的主面侧配置像素阵列130。像素阵列130是2维状地配置多个像素201的像素集合，在垂直方向上排列a个(a是整数)像素201，在水平方向上排列b个(b是整数)像素201。另外，将配置有像素201 (像素阵列130)的区域设为像素区域50。此外，这里所说的像素201是在取得图像时提取数字信号的单位区划。在本实施方式的情况下，包含I个光电转换元件的电路集合在像素201内。另外，像素阵列130包含垂直信号线140和行控制线150。垂直信号线140经由连接部12与在第2基板11上构成的第一列处理电路180和第二列处理电路181连接。行控制线150经由连接部12与在第2基板11上构成的第一垂直扫描电路160和第二垂直扫描电路161连接。在第2基板11上构成的第一垂直扫描电路160经由行控制线150和连接部12，与在第I基板10上构成的像素阵列130的第I行至第X行(X是整数)的像素201连接。另夕卜，在第2基板11上构成的第二垂直扫描电路161经由行控制线150和连接部12与在第I基板10上构成的像素阵列1 30的第(x+1)行至第a行(a是大于x的整数)的像素201连接。在图示的例子中，在第2基板11内的区域的右上侧区域构成第一垂直扫描电路160。在第2基板11内的区域的左下侧区域构成第二垂直扫描电路161。在第2基板11上构成的第一列处理电路180经由垂直信号线140和连接部12，与在第I基板10上构成的像素阵列130的第I列至第y列(y是整数)的像素连接。另外，在第2基板11上构成的第二列处理电路181经由垂直信号线140和连接部12，与在第I基板10上构成的像素阵列130的第(y+Ι)列至第b列(b是大于y的整数)的像素连接。在图示的例子中，在第2基板11的区域中的第一垂直扫描电路160的左侧且第二垂直扫描电路161的上侧区域构成第一列处理电路180。在第一垂直扫描电路160的下侧且第二垂直扫描电路161的右侧区域构成第二列处理电路181。在第2基板11上构成的第一水平扫描电路170与第一列处理电路180连接。在图示的例子内，在第2基板11的区域中的第一列处理电路180的上侧区域构成第一水平扫描电路170。另外，在第2基板11上构成的第二水平扫描电路171与第二列处理电路181连接。在图示的例子中，在第2基板11的区域中的第二列处理电路181的下侧区域构成第二水平扫描电路171。此外，在第2基板11的区域中与利用第I基板10构成像素201的像素区域50在垂直方向上重叠的区域即重叠区域51内，构成第一垂直扫描电路160、第二垂直扫描电路161、第一水平扫描电路170、第二水平扫描电路171、第一列处理电路180和第二列处理电路181。另外虽然未图示，但在第2基板11的区域中与利用第I基板10构成像素201的像素区域50在垂直方向上重叠的重叠区域51内，构成垂直信号线电流源210和输出放大器230,231ο第一垂直扫描电路160、第二垂直扫描电路161、第一水平扫描电路170、第二水平扫描电路171、第一列处理电路180和第二列处理电路181经由焊盘101与外部进行信号的交换。此外，这里所说的第一垂直扫描电路160、第二垂直扫描电路161、第一水平扫描电路170和第二水平扫描电路171表示针对从外部输入的信号生成用于驱动像素的信号并将适当的驱动信号输入至像素或列处理电路的全部电路，而并非表示特定的电路。另外，这里所说的第一列处理电路180和第二列处理电路181表示适当处理从像素输出的信号并具有噪声去除或信号放大等功能的全部电路，而并非表示特定的电路。另外，在图示的例子中，与第一垂直扫描电路160和第二水平扫描电路171连接的连接部12分别与相同列的像素阵列130连接，但不仅限于此，也可以与不同列的像素阵列130连接。另外，与第一列处理电路180和第二列处理电路181连接的连接部12分别与相同行的像素阵列130连接，但不仅限于此，也可以与不同行的像素阵列130连接。
如上所述，根据本实施方式，第I基板10与第2基板11层叠。另外，第I基板10与第2基板11经由连接部12电连接。另外，在第I基板10上构成像素201。另外，在第2基板11的区域中与利用第I基板10构成像素201的像素区域50在垂直方向上重叠的重叠区域51内，构成第一垂直扫描电路160、第二垂直扫描电路161、第一水平扫描电路170、第二水平扫描电路171、第一列处理电路180、第二列处理电路181、垂直信号线电流源210和输出放大器230、231。根据此结构，无需削减第一垂直扫描电路160、第二垂直扫描电路161、第一水平扫描电路170、第二水平扫描电路171、第一列处理电路180、第二列处理电路181、垂直信号线电流源210和输出放大器230、231的电路规模，即无需降低功能，就能够增大像素201相对于固体摄像装置2的芯片面积(芯片的表面积、芯片尺寸)的占有面积比率。另外，在本实施方式中，将垂直扫描电路分割为第一垂直扫描电路160和第二垂直扫描电路161，将列处理电路分割为第一列处理电路180和第二列处理电路181，将水平扫描电路分割为第一水平扫描电路170和第二水平扫描电路171。根据此结构，在第2基板11的区域中与利用第I基板10构成像素201的像素区域50在垂直方向上重叠的重叠区域51内，可全部构成第一垂直扫描电路160、第二垂直扫描电路161、第一水平扫描电路170、第二水平扫描电路171、第一列处理电路180、第二列处理电路181、垂直信号线电流源210和输出放大器230、231。另外，布线的引导等布局的均匀性变得良好，并能够抑制由于电路特性的偏差所引起的阴影产生。(第2实施方式)接着，参照附图来说明本发明的第2实施方式。本实施方式中的固体摄像装置的结构与第I实施方式中的固体摄像装置2的不同点如以下所述。即，在本实施方式内，在第2基板11的主面中的表侧面(第I基板10侧的主面)上设置贯通电极区域。在第2基板11的主面中的背侧面(与第I基板10相反侧的主面)上设置背面电极和突起电极。设置对第2基板11的主面中的表侧面和背面电极进行电连接的基板贯通电极。在第I基板10的两个主面中的照射光侧的主面(与第2基板相反侧的主面)上设置微型镜头和玻璃基板。此夕卜，其它的结构以及动作与第I实施方式相同。图6A是示出本实施方式的固体摄像装置22的剖视图。图6B是示出固体摄像装置22具备的第2基板11的平面构造的俯视图。此外，将图6B的左右方向设为水平方向，将上下方向设为垂直方向。另外，当说明第2基板11内的区域位置时，为了便于说明，将水平方向设为右侧以及左侧，将垂直方法设为上侧以及下侧。图6A示出图6B所示的固体摄像装置22的a-a,的剖视图。如图所示，在第I基板10与第2基板11之间设置有连接部12。另外，在第I基板10的两个主面中的照射光侧的主面(与第2基板相反侧的主面)上设置有微型镜头400和玻璃基板402。另外，在第2基板11的主面中的第I基板10侧的主面的a-a'部分设置有第一列处理电路180、第一垂直扫描电路160和贯通电极区域404。另外，在第2基板11的主面中的与第I基板10相反侧的主面上设置有背面电极401和突起电极403。另外,设置对贯通电极区域404与背面电极401进行电连接的基板贯通电极405。图6B是示出固体摄像装置22具备的第2基板11的平面构造的俯视图。如图所示，在第2基板11的主面中的第I基板10侧的主面上设置有第一垂直扫描电路160、第二垂直扫描电路161、第一水平扫描电路170、第二水平扫描电路171、第一列处理电路180、第二列处理电路181和贯通电极区域404。在图示的例子中，在第2基板11的区域中的右上侧区域构成第一垂直扫描电路160。另外，在第2基板11的区域中的左下侧区域构成第二垂直扫描电路161。另外，在第2基板11的区域中的左上侧区域构成第一列处理电路180。另外，在第2基板11的区域中的右下侧区域构成第二列处理电路181。另外，在第2基板11的区域中的第一列处理电路180的下侧区域构成第一水平扫描电路170。另外，在第2基板11的区域中的第二列处理电路181的上侧区域构成第二水平扫描电路171。另外，第一垂直扫描电路160、第二垂直扫描电路161、第一水平扫描电路170、第二水平扫描电路171、第一列处理电路180和第二列处理电路181与连接部1 2连接。在第2基板11的区域中的第一垂直扫描电路160与第二水平扫描电路171之间、第一垂直扫描电路160与第一列处理电路180以及第一水平扫描电路170之间、第二垂直扫描电路161与第一水平扫描电路170之间、第二垂直扫描电路161与第二列处理电路181以及第二水平扫描电路171之间的区域构成贯通电极区域404。此外，第一垂直扫描电路160、第二垂直扫描电路161、第一水平扫描电路170、第二水平扫描电路171、第一列处理电路180、第二列处理电路181和贯通电极区域404的配置不仅限于此，只要收于第2基板11的区域内就可以是任意的配置。图7A是示出固体摄像装置22的剖视图。图7B是示出固体摄像装置22具备的第2基板11的平面构造的俯视图。与图6A、图6B所示的例子的不同点是第2基板11的区域内的第一垂直扫描电路160、第二垂直扫描电路161、第一水平扫描电路170、第二水平扫描电路171、第一列处理电路180、第二列处理电路181和贯通电极区域404的配置。图7B所示的例子与图6B所示的例子不同，在从水平方向观察时重叠的区域内配置第一水平扫描电路170和第二水平扫描电路171。即，第一水平扫描电路170与第二水平扫描电路171在水平方向上重叠。同样，在从水平方向观察时重叠的区域内配置第一列处理电路180和第二列处理电路181。这样，在水平方向上可重叠地配置第一水平扫描电路170和第二水平扫描电路171，另外，在水平方向上可重叠地配置第一列处理电路180和第二列处理电路181。另外，在图示的例子中，在从垂直方向观察时不重叠的区域内配置第一列处理电路180和第二列处理电路181，但不仅限于此，也可以在垂直方向上重叠地配置第一列处理电路180和第二列处理电路181。如上所述，根据本实施方式，为了与外部电连接，而在第2基板11上构成基板贯通电极405、背面电极401和突起电极403。因此，不需要在第I基板10的主面上设置在第I实施方式的固体摄像装置2中构成的焊盘101，所以能够进一步增大像素201相对于固体摄像装置22的芯片尺寸(芯片的表面积)的占有面积比率。另外，在固体摄像装置22的制造阶段，在第I基板10的两个主面中的照射光侧的主面(与第2基板相反侧的主面)上粘贴微型镜头和玻璃基板，然后进行切割，进行封装，由此能够提供廉价且小型的固体摄像装置22。(第3实施方式)接着，参照附图来说明本发明的第3实施方式。本实施方式中的固体摄像装置的结构与第I实施方式中的固体摄像装置2的不同点如以下所述。即，在本实施方式中，层叠有第I基板10、第2基板11和第3基板13。在第I基板10和第2基板11上配置各个像素。图8是示出本实施方式的固体摄像装置32的结构的框图。在图示的例子中，固体摄像装置32具备多个像素500、`第一垂直扫描电路160、第二垂直扫描电路161、第一水平扫描电路170、第二水平扫描电路171、第一列处理电路180、第二列处理电路181、垂直信号线电流源210和输出放大器230、231。本实施方式中的固体摄像装置32由第I基板10、第2基板11和第3基板13这3片基板构成。层叠(堆叠)有第I基板10、第2基板11和第3基板13。另外，第I基板10与第2基板11之间经由连接部进行电连接。第2基板11与第3基板13之间经由连接部进行电连接。在第I基板10和第2基板11上配置像素201。在第3基板13上配置第一垂直扫描电路160、第二垂直扫描电路161、第一水平扫描电路170、第二水平扫描电路171、第一列处理电路180、第二列处理电路181、垂直信号线电流源210和输出放大器230、231。此外，图示的各个电路要素的配置位置未必与实际的配置位置一致。像素500具有光电转换兀件和存储器。另外，像素500所输出的像素信号是在固体摄像装置32对图像进行摄像时提取数字信号的单位区划的信号。在图示的例子中，排列有6行X8列这48个像素500，但像素500的排列仅是一例，只要行数以及列数是I以上即可。另外，图示的例子是示意性示出矩阵状地排列各个像素500的状况的图，而并非分离地配置各个像素500。另外，在本实施方式中，将由固体摄像装置32具有的全部像素500构成的区域作为像素信号的读出对象区域，不过也可以将由固体摄像装置32具有的全部像素500构成的区域的一部分作为读出对象区域。读出对象区域优选至少包含有效像素区域的全部像素500。另外，读出对象区域可包含在有效像素区域的外侧配置的光学黑色像素(始终被遮光的像素)。例如在暗电流分量的校正中使用从光学黑色像素读出的像素信号。
此外，固体摄像装置32具备的第一垂直扫描电路160、第二垂直扫描电路161、第一水平扫描电路170、第二水平扫描电路171、第一列处理电路180、第二列处理电路181、垂直信号线电流源210和输出放大器230、231与第I实施方式的固体摄像装置2具备的各个部相同。图9示出像素500的电路结构。像素500具备光电转换元件501、传送晶体管502、FD (浮置扩散区)503、FD复位晶体管504、第I放大晶体管505、负载晶体管506、箝位电容507、采样晶体管508、模拟存储器复位晶体管509、模拟存储器510、第2放大晶体管511和选择晶体管512。图9所示的各个电路要素的配置位置未必与实际的配置位置一致。另外，在图示的例子中，对I个光电转换元件501设置I个模拟存储器510，但不仅限于此，可以多个光电转换元件501共用I个模拟存储器510。光电转换兀件501的一端接地。传送晶体管502的漏极端子与光电转换兀件501的另一端连接。传送晶体管502的栅极端子与第一垂直扫描电路160或第二垂直扫描电路161连接，提供传送脉冲φΤΧΑ δΟβ的一端与传送晶体管502的源极端子连接，FD503的另一端接地。FD复位晶体管504的漏极端子与电源电压VDD连接，FD复位晶体管504的源极端子与传送晶体管502的源极端子连接。FD复位晶体管504的栅极端子与第一垂直扫描电路160或第二垂直扫描电路161连接，提供FD复位脉冲(pRST 第I放大晶体管505的漏极端子与电源电压VDD连接。第I放大晶体管505的输入部即栅极端子与传送晶体管502的源极端子连接。负载晶体管506的漏极端子与第I放大晶体管505的源极端子连接，负载晶体管506的源极端子接地。负载晶体管506的栅极端子与第一垂直扫描电路160或第二垂直扫描电路161连接，提供电流控制脉冲(pBias^箝位电容507的一端与第I放大晶体管505的源极端子以及负载晶体管506的漏极端子连接。采样晶体管508的漏极端子与箝位电容507的另一端连接。采样晶体管508的栅极端子与第一垂直扫描电路160或第二垂直扫描电路161连接，提供采样脉冲q>SH。模拟存储器复位晶体管509的漏极端子与电源电压VDD连接，模拟存储器复位晶体管509的源极端子与采样晶体管508的源极端子连接。模拟存储器复位晶体管509的栅极端子与第一垂直扫描电路160或第二垂直扫描电路161连接，提供箝位&存储器复位脉冲 cpCL。模拟存储器510的一端与采样晶体管508的源极端子连接，模拟存储器510的另一端接地。第2放大晶体管511的漏极端子与电源电压VDD连接。构成第2放大晶体管511的输入部的栅极端子与采样晶体管508的源极端子连接。选择晶体管512的漏极端子与第2放大晶体管511的源极端子连接，选择晶体管512的源极端子与垂直信号线140连接。选择晶体管512的栅极端子与第一垂直扫描电路160或第二垂直扫描电路161连接，提供选择脉冲cpSEU关于上述各晶体管可以使极性相反，使源极端子和漏极端子与上述相反。光电转换元件501例如是光 电二极管，生成(产生)基于入射光的信号电荷，且保持并积蓄已生成(产生)的信号电荷。传送晶体管502是将在光电转换元件501中积蓄的信号电荷传送至FD503的晶体管。利用来自第一垂直扫描电路160或第二垂直扫描电路161的传送脉冲φΤΧ未控制传送晶体管502的导通/截止。FD503是暂时保持并积蓄从光电转换元件501传送来的信号电荷的电容。FD复位晶体管504是使FD503复位的晶体管。利用来自第一垂直扫描电路160或第二垂直扫描电路161的FD复位脉冲(pRST来控制FD复位晶体管504的导通/截止。还可以通过使FD复位晶体管504与传送晶体管502同时导通，来使光电转换元件501复位。FD503/光电转换元件501的复位是指，控制在FD503/光电转换元件501中积蓄的电荷量，将FD503/光电转换元件501的状态(电位)设定为基准状态(基准电位、复位电平)。第I放大晶体管505是从源极端子输出放大信号的晶体管，该放大信号是基于在FD503中积蓄的信号电荷将输入到栅极端子的信号放大后的信号。负载晶体管506是作为第I放大晶体管505的负载发挥功能并向第I放大晶体管505提供驱动第I放大晶体管505的电流的晶体管。利用来自第一垂直扫描电路160或第二垂直扫描电路161的电流控制脉冲cpBias来控制负载晶体管506的导通/截止。第I放大晶体管505与负载晶体管506构成源极跟随电路。箝位电容507是对从第I放大晶体管505输出的放大信号的电压电平进行箝位(固定)的电容。采样晶体管508是采样保持箝位电容507的另一端的电压电平并积蓄在模拟存储器510中的晶体管。利用来自第一垂直扫描电路160或第二垂直扫描电路161的米样脉冲来控制采样晶体管508的导通/截止。模拟存储器复位晶体管509是使模拟存储器510复位的晶体管。模拟存储器510的复位是指，控制在模拟存储器510中积蓄的电荷量，将模拟存储器510的状态(电位)设定为基准状态(基准电位、复位电平)。模拟存储器510保持并积蓄通过采样晶体管508采样保持的模拟信号。将模拟存储器510的 电容设定为比FD503的电容大的电容。在模拟存储器510中优选使用每一单位面积的漏电流(暗电流)小的电容即MIM (Metal Insulator Metal :金属绝缘体金属)电容或MOS (Metal Oxide Semiconductor :金属氧化物半导体)电容。由此，对噪声的耐性提闻，获得闻品质的/[目号。第2放大晶体管511是从源极端子输出放大信号的晶体管，该放大信号是基于在模拟存储器510中积蓄的信号电荷将输入到栅极端子的信号放大后的信号。第2放大晶体管511和与垂直信号线140连接的作为负载的电流源(未图示)构成源极跟随电路。选择晶体管512是选择像素500并将第2放大晶体管511的输出传递至垂直信号线140的晶体管。利用来自第一垂直扫描电路160或第二垂直扫描电路161的选择脉冲tpSEL来控制选择晶体管512的导通/截止。图9所示的电路要素中的光电转换元件501被配置在第I基板10上，模拟存储器510被配置在第2基板11上，其它电路要素被配置在第I基板10与第2基板11的任意一个上。图9的虚线Dl表示第I基板10与第2基板11的边界线。在图示的例子中，在第I基板10上配置有光电转换元件501、传送晶体管502、FD503、FD复位晶体管504和第I放大晶体管505。在第2基板11上配置有负载晶体管506、箝位电容507、采样晶体管508、模拟存储器复位晶体管509、模拟存储器510、第2放大晶体管511和选择晶体管512。从第I基板10的第I放大晶体管505输出的放大信号经由连接部12向第2基板11输出。另外，电源电压VDD经由连接部12在第I基板10与第2基板11之间收发。
在图9中，在第I放大晶体管505的源极端子与负载晶体管506的漏极端子以及箝位电容507的一端之间的路径上配置连接部12，但不仅限于此。还可以在从光电转换元件501到模拟存储器510的电连接的路径上的任意处配置连接部12。图10表示第I基板10与第2基板11的边界线的例子。虚线Dl D5表示可作为第I基板10与第2基板11的边界线的例子。第I基板10与第2基板11的边界线可以是虚线Dl D5的任意一个，也可以是这些以外。关于虚线Dl如以上所述。在虚线D2所示的例子中，在光电转换元件501的另一端与传送晶体管502的漏极端子之间的路径上配置连接部12。在虚线D3所示的例子中，在传送晶体管502的源极端子与FD503的一端、FD复位晶体管504的源极端子以及第I放大晶体管505的栅极端子之间的路径上配置连接部12。在虚线D4所示的例子中，在箝位电容507的另一端与采样晶体管508的漏极端子之间的路径上配置连接部12。在虚线D5所示的例子中，在采样晶体管508的源极端子与模拟存储器复位晶体管509的源极端子、模拟存储器510的一端以及第2放大晶体管511的栅极端子之间的路径上配置连接部12。接着，参照图11来说明像素500的动作。图11示出从第一垂直扫描电路160或第二垂直扫描电路按照每行对像素500提供的控制信号、并且示出对所有行的像素500集中(同时)提供的电流控制脉冲CpBias以及用于从第一水平扫描电路170或第二水平扫描电路171向行控制线150读出信号的读出脉冲。以下，对控制信号附加表示行编号的后缀进行说明。例如，将向第I行的像素500输出的传送脉冲φΤΧ表示为φΤΧ-l。另外，在表示任意行的控制信号的情况下，附加i作为表示行编号的后缀进行说明。例如，代表向所有行的像素500即全部像素500 (以下，记载为全部像素)输出的传送脉冲φΤΧ，表示为( TX-1。在时刻tl中，向全部像素输出的传送脉冲φΤΧ-1从“L” (Low)电平变化为“H”(High)电平，由此全部像素的传送晶体管502导通。同时，向全部像素输出的FD复位脉冲(pRST-1从“L”电平变化为“H”电平，由此全部像素的FD复位晶体管504导通。从而，使光电转换元件501复位。 接着，在时刻t2，向全部像素输出的传送脉冲φΤΧ-1以及FD复位脉冲(pRST-1从“H”电平变化为“L”电平，由此全部像素的传送晶体管502以及FD复位晶体管504截止。从而，全部像素的光电转换元件501的复位结束，并集中(同时)开始全部像素的曝光(信号电荷的积蓄)。在曝光期间内的时刻t3，向全部像素输出的FD复位脉冲cpRST-1从“L”电平变化为“H”电平，由此全部像素的FD复位晶体管504导通。从而，使全部像素的FD503复位。同时，向全部像素输出的电流控制脉冲cpBias从“L”电平变化为“H”电平，由此全部像素的负载晶体管506导通。从而，对第I放大晶体管505提供驱动电流，第I放大晶体管505开始放大动作。同时，向全部像素输出的箝位&存储器复位脉冲<pCL-1从“L”电平变化为“H”电平，由此全部像素的模拟存储器复位晶体管509导通。从而，使全部像素的模拟存储器510复位。同时，向全部像素输出的采样脉冲(pSH-1从“L”电平变化为“H”电平，由此全部像素的采样晶体管508导通。从而，将箝位电容507的另一端的电位复位为电源电压VDD，并且采样晶体管508开始箝位电容507另一端的电位的采样保持。
接着，向全部像素输出的FD复位脉冲cpRST-1从“H”电平变化为“L”电平，由此全部像素的FD复位晶体管504截止。从而，全部像素的FD503的复位结束。进行FD503的复位的定时只要是曝光期间中即可，通过在曝光期间刚要结束之前的定时进行FD503的复位，可进一步降低FD503的漏电流的噪声。接着，在曝光期间内的时刻t4，向全部像素输出的箝位&存储器复位脉冲tpCL-1从“H”电平变化为“L”电平，由此全部像素的模拟存储器复位晶体管509截止。从而，全部像素的模拟存储器510的复位结束。在此时刻，箝位电容507对从第I放大晶体管505输出的放大信号(FD503复位后的放大信号)进行箝位。接着，在时刻t5，向全部像素输出的传送脉冲φΤΧ-1从“L”电平变化为“H”电平，由此全部像素的传送晶体管502导通。从而，在全部像素的光电转换元件501中积蓄的信号电荷经由传送晶体管502传送至FD503，并在FD503中进行积蓄。如图11所示，从时刻t2到时刻t5的期间是曝光期间。接着，在时刻t6中，向全部像素输出的传送脉冲φΤΧ-1从“H”电平变化为“L”电平，由此全部像素的传送晶体管502截止。从而，全部像素的曝光(信号电荷的积蓄)集中(同时)结束。接着，在时刻t7，向全部像素输出的采样脉冲(pSH-1从“H”电平变化为“L”电平，由此全部像素的采样晶体管508截止。从而，采样晶体管508结束箝位电容507另一端的电位的采样保持。同时，向全部像素输出的电流控制脉冲φΒ—从“H”电平变化为“L”电平，由此全部像素的负载晶体管506截止。从而，停止对第I放大晶体管505提供驱动电流，第I放大晶体管505停止放大动作。如图11所示，从时刻t5到时刻t7的期间是信号传送期间。 图12示出从第一垂直扫描电路160或第二垂直扫描电路161对第I行的像素500提供的控制信号，并且示出FD503 —端的电位、第I放大晶体管505的源极端子的电位以及模拟存储器510 —端的电位。当将FD503的复位结束之后从光电转换元件501向FD503传送信号电荷而引起的FD503 —端的电位的变化设为AVfd、将第I放大晶体管505的增益设为α I时，从光电转换元件501向FD503传送信号电荷而引起的第I放大晶体管505的源极端子的电位变化AVampl 成为 α IX AVfd0当将模拟存储器510与采样晶体管508的合计增益设为α 2时，在从光电转换元件501向FD503传送信号电荷之后的采样晶体管508的采样保持所引起的模拟存储器510一端的电位变化AVmem为α 2Χ AVampl即α IX α 2Χ AVfd0因为模拟存储器510的复位结束的时刻的模拟存储器510的一端电位是电源电压VDD,所以在从光电转换兀件501向FD503传送信号电荷之后，通过采样晶体管508进行采样保持的模拟存储器510的一端电位Vmem为以下的式子(I)。在式子(I)中，AVmem〈0, Δ VfcKO0Vmem=VDD+ Δ Vmem=VDD+ α I X α 2 X Λ Vfd- (I)另外，α 2为以下的式子(2)。在式子(2)中，CL是箝位电容507的电容值，CSH是模拟存储器510的电容值。为了进一步减小增益的降低，期望箝位电容507的电容CL大于模拟存储器510的CSH。
权利要求
1.一种固体摄像装置，其中， 第I基板至第η基板经由连接部电连接并且层叠， 第m基板具备具有像素的像素区域，该像素包含光电转换元件， 所述第m基板以外的其它基板具备驱动电路，该驱动电路具有用于驱动所述像素的电路要素， 在所述其它基板的区域中与所述像素区域在垂直方向上重叠的重叠区域内，配置所述驱动电路的至少一部分， η是2以上的整数，m是I以上η以下的整数。
2.根据权利要求1所述的固体摄像装置，其中， 所述驱动电路是垂直扫描电路。
3.根据权利要求2所述的固体摄像装置，其中， 所述垂直扫描电路包含以驱动全部所述像素所需的数量在垂直方向上排列的单位电路， 将所述垂直扫描电路分割为多个垂直电路块进行配置。
4.根据权利要求3所述的固体摄像装置，其中， 所述分割配置的垂直电路块彼此间在水平和垂直方向的至少一方向错开地配置。
5.根据权利要求3所述的固体摄像装置，其中， 所述分割配置的垂直电路块彼此间以相互不重叠的方式错开地配置。
6.根据权利要求3所述的固体摄像装置，其中， 所述分割配置的垂直电路块彼此间被配置为从水平方向观察处于一部分重叠的位置关系。
7.根据权利要求4 6中任意一项所述的固体摄像装置，其中， 将所述多个垂直电路块配置为包含在所述重叠区域内。
8.根据权利要求7所述的固体摄像装置，其中， 在所述重叠区域中没有配置所述垂直电路块的位置，设置有贯通所述基板的基板贯通电极。
9.根据权利要求1所述的固体摄像装置，其中， 在所述第I基板至所述第η基板中的至少I个基板上设置有贯通该基板的基板贯通电极。
10.根据权利要求9所述的固体摄像装置，其中， 所述第I基板至所述第η基板依次层叠，在所述第η基板的背面设置有与外部交换信号的电极部。
11.根据权利要求1所述的固体摄像装置，其中， 在所述第2基板上设置有所述驱动电路， 在所述第3基板至所述第η基板上设置有读出电路。
12.根据权利要求1所述的固体摄像装置，其中， 所述其它基板具备的所述驱动电路具有信号积蓄部，该信号积蓄部积蓄经由所述连接部输入的由所述第m基板具备的所述光电转换元件所产生的信号。
13.根据权利要求12所述的固体摄像装置，其中，所述其它基板具备读出电路，该读出电路具有用于读出所述像素所输出的信号的电路要素， 所述读出电路读出所述信号积蓄部所积蓄的所述信号。
14.根据权利要求13所述的固体摄像装置，其中， 在所述其它基板的区域中与所述像素区域在垂直方向上重叠的所述重叠区域内，配置所述读出电路的至少一部分。
15.一种固体摄像装置，其中， 第I基板至第η基板经由连接部电连接并且层叠， 第m基板具备具有像素的像素区域，该像素包含光电转换元件， 所述第m基板以外的其它基板具备读出电路，该读出电路具有用于读出所述像素所输出的信号的电路要素， 在所述其它基板的区域中与所述像素区域在垂直方向上重叠的重叠区域内，配置所述读出电路的至少一部分， η是2以上的整数，m是I以上η以下的整数。
16.一种摄像装置，其中， 第I基板至第η基板经由连接部电连接并且层叠， 第m基板具备具有像素的像素区域，该像素包含光电转换元件， 所述第m基板以外的其它基板具备驱动电路，该驱动电路具有用于驱动所述像素的电路要素， 在所述其它基板的区域中与所述像素区域在垂直方向上重叠的重叠区域内，配置所述驱动电路的至少一部分， η是2以上的整数，m是I以上η以下的整数。
17.一种摄像装置，其中， 第I基板至第η基板经由连接部电连接并且层叠， 第m基板具备具有像素的像素区域，该像素包含光电转换元件， 所述第m基板以外的其它基板具备读出电路，该读出电路具有用于读出所述像素所输出的信号的电路要素， 在所述其它基板的区域中与所述像素区域在垂直方向上重叠的重叠区域内，配置所述读出电路的至少一部分， η是2以上的整数，m是I以上η以下的整数。
全文摘要
固体摄像装置以及摄像装置。该固体摄像装置中第1基板(10)至第n基板经由连接部电连接，并且层叠。第m基板具备具有像素的像素区域(50)，该像素包含光电转换元件。第m基板以外的其它基板具备第一垂直扫描电路(160)和第二垂直扫描电路(161)，第一垂直扫描电路(160)和第二垂直扫描电路(161)具有用于驱动像素的电路要素。在其它基板的区域中与像素区域在垂直方向上重叠的重叠区域(51)内配置第一垂直扫描电路(160)与第二垂直扫描电路(161)的至少一部分。n是2以上的整数，m是1以上n以下的整数。
文档编号H04N5/374GK103067674SQ20121038982
公开日2013年4月24日 申请日期2012年10月15日 优先权日2011年10月18日
发明者竹本良章 申请人:奥林巴斯株式会社