第O路，将由[1，Β+1]组成的单元输入至片外存储器的第I路……将由[B-l，2Β-1]组成的组合数据的第B行输入片外存储器的第B-1支路。。
[0023]片外存储器延迟组合数据(块130)可由图4所示的片外存储器实现，也可由包含类似于图2的M个子交织器的片外存储器实现。本领域普通技术人员可以理解，该子交织器的个数M可与矩阵交织器所合并的列数相对应的子交织器的个数不相关，也即，M可以不等于2。如图4所示，组合数据420的第一行输入片外存储器的第O支路，该行数据直通并且不进行任何延迟，组合数据420的第二行输入片外存储器的第I支路，并由片外存储器的第I支路延迟I个符号周期，组合数据420的第三行输入片外存储器的第2支路，并由片外存储器的第2支路延迟2个符号周期，……组合数据420的第B行输入片外存储器的第B-1支路，并由片外存储器的第B-1支路延迟延迟B-1个符号周期。
[0024]然后，在输出时，将片外存储器输出的数据拆分(块140)为多列，使得每个拆分的列包括与多个相邻的子交织器中的一个相对应的数据。如图4所示，组合的数据被拆分成2列，分别对应于与第I子交织器对应的数据0、1……B-1的一列，以及与第2子交织器对应的数据Β、Β+1、Β+2……2Β-1的一列。
[0025]概括言之，图4中M为偶数，采用的矩阵交织器为Β*2，将I (b，2m)与I (b，2m+l)这2列数据(b从O到B-l，m从O到M/2-1)先经过矩阵交织器，交织器在输出时将这2列数据转化成了 I列数据。此列数据的每个单元(即[I (b, 2m)、I (b，2m+l)]单元，b从O到B-1)输入到片外存储器中后基本上占用了连续的片外存储器上的地址或者同一地址。在输出时，将此单元经过矩阵解交织器后重新拆分成2个数据。
[0026]换言之，上述交织器解交织器有个重要的特点，即同一行的交织单元的数据延迟是相同的。因此，首先可以将整个交织器拆分成(M/k)个子交织器，其中，k=2n，且k为M的因子，其次将相同延迟的k列数据通过矩阵交织器组合起来，这样通过每次对外部存储器连续读写，提高了外部存储器的吞吐率。此外，当需要传输的数据位宽不是16bit的整数倍时，可以有效地提闻外部存储器的利用率。
[0027]图5是表示图3所示的交织器的另一实现方式的框图。参照图5，符号0、1、2…B-1表示待输入至第I子交织器的第一列数据500，符号B、Β+1、B+2…2B-1表示待输入至第2子交织器的第一列数据510，也即对应于图2所示的第2子交织器中的0、1、2…B-1。在图5中，为了便于与待输入至第I子交织器中的第一列数据500进行区分，对待输入至第2子交织器的第一列数据510重新命名为Β、Β+1、Β+2…2B-1。同理，符号2Β、2Β+1、2Β+2…3B-1表示待输入至第3子交织器的第一列数据520，也即对应于图2所示的第3子交织器中的O、
1、2…B-1。符号3Β、3Β+1、3Β+2、…4B-1表示待输入至第4子交织器的第一列数据530，也即对应于图2所示的第4子交织器中的0、1、2…B-1。如图5所示，将待输入至第I子交织器、第2子交织器、第3子交织器和第4子交织器的四列数据500、510、520和530组合成一列540，标记为组合数据540。此外，第O路位于第I子交织器的第I行，第B路位于第2子交织器的第I行，第2B路位于第3子交织器的第I行，第3B路位于第4子交织器的第I行。因此，位于第O路、第B路、第2B路和第3B路的数据具有相同的延时。如图5所示，第O路、第B路数据、第2B路和第3B路数据位于列数据540的同一行。同理，第I路、第B+1路、第2B+1路和第3B+1路处于相同的行，也即，位于第I路、第B+1路、第2B+1路和第3B+1路的数据具有相同的延时，依次类推。图5虽然没有示出，类似地，可以将相邻的第5、第6、第7和第8子交织器的数据组合在一起，将相邻的第9、第10、第11和第12子交织器的数据组合在一起，等等。然后，将组合数据逐行写入至片外存储器。此处的“行”指的是组合以后的行，也即，将由[O, B, 2B, 3B]组成的单元输入至片外存储器的第O路，将由[1,B+1,2B+1,3B+1]组成的单元输入至片外存储器的第I路，……将由[B-l，2B-1, 3B-1, 4B-1]组成的组合数据的第B行输入片外存储器的第B-1支路。
[0028]片外存储器延迟组合数据(块130)可由图5所示的片外存储器实现，也可由包含类似于图2的M个子交织器的片外存储器实现。如图5所示，组合数据540的第一行输入片外存储器的第O支路，该行数据直通并且不进行任何延迟，组合数据540的第二行输入片外存储器的第I支路并由第I支路延迟I个符号周期，组合数据540的第三行输入片外存储器的第2支路并由第2支路延迟2个符号周期，……组合数据540的第B行输入片外存储器的第B-1支路并由第B-1支路延迟B-1个符号周期。因为将相邻的第I子交织器、第2子交织器、第3子交织器和第4子交织器的数据组合在了一起，因此节省了片外存储器的存储空间。
[0029]然后，在输出时，将片外存储器输出的数据拆分(块140)为多列，使得每个拆分的列包括与多个相邻的子交织器中的一个相对应的数据。如图5所示，组合的数据被拆分成4列，分别对应于与第I子交织器对应的数据0、1……B-1的一列，与第2子交织器对应的数据B、B+1、B+2……2B-1的一列，与第3子交织器对应的数据2Β、2Β+1、2Β+2……3B-1的一列，以及与第4子交织器对应的数据3Β、3Β+1、3Β+2……4B-1的一列。
[0030]图4和图5所示的结构适用于需要传输的数据位宽不是16bit的整数倍，这时可以将若干相邻子交织器的列数据有序组合在一起，如图4或图5所示，采用矩阵交织器完成此功能，然后将它们连续写入到片外存储器中。在输出数据时，也是连续地从片外存储器中进行读出来，然后再通过对应的矩阵解交织器将数据拆分到后续处理模块中。由于组合起来的数据地址都是连续的，因此有效地利用了片外存储器的存储特性，提高吞吐率和利用率，降低了存储功耗。
[0031]图6示出了交织方法的另一个实施例的方法60流程图。在该实施例中，源数据大于片外存储器的位宽，因此可对源数据进行拆分。例如，源数据的比特位宽为24比特，大于片外存储器的16比特位宽。在该方法中，首先将待输入至多个相邻的子交织器的源数据的第一部分直接输入(块610)至该片外存储器，其中该源数据的第一部分与片外存储器的位宽相同，也即该源数据的第一部分的位宽为16比特。然后，生成组合数据还包括，将待输入至多个相邻的子交织器的源数据的剩余部分组合(块620)成一列，该剩余部分包括该源数据的除该第一部分以外的剩余部分，也即，该剩余部分包括除16比特以外的部分，即剩余的8比特。块630、640和650分别与图1中的120、130和140类似，在此不予赘述。在图6所示的实施例中，将大于片外存储器位宽的输入数据分为两部分，与片外存储器位宽相同的第一部分直接输入至片外存储器并由该片外存储器进行交织处理，而超出片外存储器位宽的剩余部分与相邻子交织器的超出片外存储器位宽的剩余部分组合在一起存储在片外存储器中并进行交织处理，从而节省了片外存储器的空间。
[0032]可选地，在生成(块620)组合数据之前，方法600还包括将源数据的该剩余部分存储在片上存储器中。
[0033]可选地，仍参照图4和图5并结合图6，图4中合并了 2列相邻的数据，图5中合并了 4列相邻的数据。因此，所合并的列数或者相邻子交织器的个数是基于片外存储器的位宽和源数据的剩余部分的位宽。
[0034]在上述描述中，片上存储器包括但不限于静态随机存储器(SRAM)，
[0035]片外存储器包括但不限于同步动态随机存取存储器(SDRAM)。
[0036]本发明的至少一个实施例有效地利用了外部存储器，例如SDRAM的存储特性，提高吞吐率，降低了存储功耗。