固态成像装置的制造方法
【技术领域】
[0001]本发明涉及固态成像装置。
【背景技术】
[0002]国际公布N0.WO 10/109815公开了包括放大像素信号的列放大器和向列放大器输出具有与经受A/D转换的各数据位对应的不同电平的信号的多个依次比较电容器单元的固态成像装置。
【发明内容】
[0003]在上述的现有技术中有一个问题，S卩，如果像素信号大，那么列放大器的输出处的像素信号将超过A/D转换器的输入上限或下限，并且，像素信号的动态范围将因此减小。
[0004]根据本发明的固态成像装置包括:输出单元，其输出模拟信号；A/D转换单元，其将所述模拟信号转换成数字信号；以及偏移添加单元，在所述模拟信号处于能够在A/D转换单元中进行A/D转换的范围之外的情况下，所述偏移添加单元向输出单元中的所述模拟信号添加根据所述模拟信号的大小的偏移，使得该模拟信号落在所述范围内。
[0005]根据本发明，获得防止模拟信号的动态范围减小的有利效果。
[0006]参照附图阅读示例性实施例的以下说明，本发明的其它特征将变得清晰。
【附图说明】
[0007]图1是根据第一实施例的固态成像装置的框图。
[0008]图2是根据第一实施例的像素的配置图。
[0009]图3是根据第一实施例的放大器和信号电平检测电路的框图。
[0010]图4是示出根据第一实施例的操作的定时图。
[0011]图5是示出根据第一实施例的放大器的输入-输出特性的示图。
[0012]图6是示出根据第一实施例的放大器和限幅电路的示图。
[0013]图7是示出根据第一实施例的放大器和限幅电路的操作的定时图。
[0014]图8是根据第二实施例的固态成像装置的框图。
[0015]图9是根据第三实施例的放大器和信号电平检测电路的框图。
[0016]图10是用于描述根据第三实施例的操作的定时图。
[0017]图11是示出根据第三实施例的放大器的输入-输出特性的示图。
[0018]图12是根据第四实施例的放大器和信号检测电路的框图。
[0019]图13是用于描述根据第四实施例的操作的定时图。
[0020]图14是根据第五实施例的固态成像装置的框图。
[0021]图15是根据第六实施例的固态成像装置的框图。
【具体实施方式】
[0022]现在根据附图详细描述本发明的优选实施例。
[0023]第一实施例
[0024]图1是根据本发明的第一实施例的固态成像装置的框图。在图1中，固态成像装置包括像素阵列101、垂直扫描电路102、放大器103、比较信号产生电路104、信号电平检测电路105、比较器106、计数器107和存储器108。像素阵列101由以具有m行Xn列的矩阵形状布置的多个像素100构成，其中，像素阵列的各列的像素100分别与垂直信号线30连接。垂直扫描电路102由解码器或移位寄存器等构成，并且，以行为单位扫描像素阵列101。通过垂直扫描电路102从各行根据需要读出来自像素阵列101的图像信号，并且，通过垂直信号线30将读出的信号输出到放大器103。
[0025]用作输出单元的放大器103是由反相放大器构成的列放大器，并且，以预定的增益放大从像素100读出的各信号。放大的信号被输入到信号电平检测电路105。各信号电平检测电路105确定从放大器103输出的信号的电平是否处于放大器103的动态范围内，即，输出的信号电平是否处于能够实现A/D转换的范围之外。除了检测输出信号电平以外，还希望信号电平检测电路105还具有限制(限幅)输出使得输出信号电平不明显偏离动态范围的功能。用于输出信号电平的检测基准电压被设定为放大器103的饱和信号电平处的电压或者接近饱和信号电平的电压。
[0026]如果信号电平检测电路105检测到输出信号电平处于动态范围之外，那么信号电平检测电路105控制D/A转换器(dac) 110以改变施加到放大器103的偏移电平。在一次或更多次重复上述的检测之后，信号电平检测电路105在相应的存储器108中存储检测结果。信号电平检测电路105和dac 110用作向作为模拟信号的像素信号添加偏移的偏移添加单元。比较信号产生电路104、各比较器106和各计数器107构成其中斜坡信号被用作比较信号的斜率型A/D转换单元。各比较器106比较相应放大器103的输出VOUT与比较信号产生电路104产生的比较信号VRMP。通过根据比较结果控制相应的计数器107，依次执行输出VOUT的A/D转换。通过执行A/D转换获得的结果作为数字信号存储于存储器108中，并且，被水平扫描电路109依次读出。
[0027]图2是像素100的配置图。像素100包含光电二极管10、传送晶体管11、复位晶体管12、放大晶体管13和选择晶体管14。信号PTX被施加到传送晶体管11的栅电极，信号PRES被施加到复位晶体管12的栅电极，信号PSEL被施加到选择晶体管14的栅电极。当信号PTX为“低”电平时，在光电二极管10中蓄积光电荷，并且，在使得信号PTX为“高”电平时，光电荷被传送到放大晶体管13的栅电极。光电荷通过放大晶体管13的栅电极部分即浮动扩散(FD)部分的静电电容被转换成电压，并且，通过接通各选择晶体管14所选择的行的各放大晶体管13的输出电压通过垂直信号线30作为像素信号被输出到各放大器103。
[0028]以下，主要详细描述放大器103、dac 110和信号电平检测电路105。
[0029]图3是根据本示例性实施例的放大器103、dac 110、信号电平检测电路105和比较器106的电路图。放大器103由反相放大器103a、连接反相放大器103a的输入和输出的复位开关SWr、输入电容Ci和反馈电容Cf构成。在图3中，输入电容Ci的静电电容值由2C表示，反馈电容Cf的静电电容值由IC表示。注意，2C和IC代表相对静电电容值，并且表示输入电容Ci的静电电容值的值为反馈电容Cf的静电电容值的值的两倍。因此，放大器103输出通过将输入信号VIN大致加倍而获得的信号V0UT。
[0030]dac 110包含电容Ca和可通过信号SELO切换的开关SW0，并且，构成I位D/A转换器。电容Ca的静电电容值与反馈电容Cf的静电电容值相同。电容Ca的端子中的一个与反相放大器103a的输入连接，并且，其另一端子通过开关SWO可切换地与基准电压VRF或接地电压gnd连接。基准电压VRF是控制施加到放大器103的偏移值的电压，并且，被设定为比接地电压gnd高的电压。如果信号SELO为“低”电平，那么向电容Ca施加接地电压gnd,而如果信号SELO为“高”电平，那么向电容Ca施加基准电压VRF。当向电容Ca施加比接地电压高的基准电压VRF时，反相放大器103a的输出VOUT减小与基于基准电压VRF的偏移值(在这种情况下，为VRF电压)对应的量。
[0031]信号电平检测电路105基于作为检测基准电压的信号VCLP执行信号电平检测。即，信号电平检测电路105比较放大器103的输出VOUT与基于信号VCLP (检测基准电压)的阈值，并然后根据比较结果输出信号SEL0。如果输出VOUT不超过上限电平(阈值)，那么信号电平检测电路105将信号SELO控制到“低”电平，并且，向电容Ca施加接地电压gnd。另一方面，如果输出VOUT超过阈值，那么信号电平检测电路105将SELO控制到“高”电平，并且，向电容Ca施加基准电压VRF。上限电平是与作为执行A/D转换的结果获得的数字信号的最大值对应的输出VOUT (模拟信号)的电压。因此，在输出VOUT接近