碳化硅半导体衬底、制造碳化硅半导体衬底的方法、以及制造碳化硅半导体器件的方法
【技术领域】
[0001]本发明涉及一种碳化娃半导体衬底、制造碳化娃半导体衬底的方法，以及制造碳化硅半导体器件的方法，特别地，涉及一种即使在高温下热处理时也具有高平坦度的碳化硅半导体衬底、制造碳化硅半导体衬底的方法，以及制造碳化硅半导体器件的方法。
【背景技术】
[0002]近年来，已经采用碳化硅(SiC)晶体作为用于制造半导体器件的半导体衬底。SiC具有大于已经被更广泛地采用的硅(Si)的带隙。因此，采用SiC的半导体器件有利地具有高击穿电压、低导通电阻，以及不太可能在高温环境下下降的特性。
[0003]而且，为了有效地制造碳化硅半导体器件，碳化硅半导体衬底已经开始提供有更大直径。但是，当碳化硅半导体衬底具备例如约6英寸的外径时，碳化硅半导体衬底变得不平坦。
[0004]日本专利公布N0.2012-214376描述了具有至少约75毫米(3英寸)直径、小于约5μπι的形变、小于约5mm的翘曲以及小于约2.Ομπι的TTV的S i C晶片。具体地，其描述了 S i C晶锭被薄切割成晶片形式，并且薄切割的晶片置于双面研磨机上以利用比弯曲晶片所需的向下的力小的向下的力开始研磨工艺，由此生产具有低形变、翘曲以及TTV的晶片。
[0005]引用文献列表
[0006]专利文献
[0007]PTD1:日本专利公布N0.2012-214376
【发明内容】
[0008]技术问题
[0009]但是，即使碳化硅半导体衬底在室温下具有分别落入日本专利公布N0.2012-214376中描述的范围的翘曲以及TTV，也证实某些碳化硅半导体衬底由于高温热处理而具有低平坦度。例如，通常在制造碳化硅半导体器件的方法中，在高温下借助离子注入执行掺杂；但是难以将具有低平坦度的碳化硅半导体衬底吸取至注入装置的静电卡盘台上，并且在某些情况下，已经证实衬底不利地破裂。
[0010]而且，向这种具有低平坦度的碳化硅半导体衬底的离子注入会造成以下区域的形成:具有垂直于离子注入方向的表面的区域，以及具有不垂直于离子注入方向并相对于离子注入方向倾斜的表面的区域。这导致碳化硅半导体衬底中形成的杂质区的形状的改变。
[0011]而且，这种在高温下导致的低平坦度在具有不小于100mm的大直径的碳化硅半导体衬底中是特别严重的问题。具体地，即使具有大直径(特别地，不小于100mm)的碳化硅半导体衬底用于有效地获得碳化硅半导体器件，如上所述造成的低平坦度也会使得难以生产具有优良良率的碳化硅半导体器件。
[0012]已经提出本发明以解决上述问题。本发明具有的一个主要目的是提供一种即使在高温下也具有高平坦度的碳化娃半导体衬底、制造碳化娃半导体衬底的方法，以及制造碳化硅半导体器件的方法。另一目的是提供一种用于利用具有大直径的碳化硅半导体衬底生产具有优良良率的碳化硅半导体器件的制造碳化硅半导体器件的方法。
[0013]解决问题的技术方案
[0014]根据本发明的碳化硅半导体衬底包括:具有外径不小于100mm的主表面并且由单晶碳化硅制成的基础衬底；以及形成在主表面上的外延层。碳化硅半导体衬底当衬底温度为室温时具有不小于-ΙΟΟμπι且不大于ΙΟΟμπι的翘曲量，并且当衬底温度为400°C时具有不小于-1.5mm且不大于1.5mm的翘曲量。
[0015]根据本发明的制造碳化硅半导体器件的方法包括以下步骤:制备具有外径不小于100mm的主表面并且由单晶碳化硅制成的基础衬底;在主表面上形成外延层;通过去除基础衬底的与主表面相反的背侧表面的至少一部分来制备碳化硅半导体衬底；以及将杂质离子注入到碳化娃半导体衬底中。
[0016]发明的有利效果
[0017]根据本发明，即使在高温下也可获得具有高平坦度的碳化硅半导体衬底。而且，可提供制造碳化硅半导体器件的方法以生产具有优良良率的碳化硅半导体器件。
【附图说明】
[0018]图1是根据一个实施例的碳化硅半导体衬底的示意图。
[0019]图2是用于说明碳化硅半导体衬底中的翘曲量的定义的示意图。
[0020]图3是用于说明碳化硅半导体衬底中的翘曲量的定义的示意图。
[0021 ]图4是根据该实施例的制造碳化硅半导体衬底的方法的流程图。
[0022]图5示出根据该实施例的制造碳化硅半导体器件的方法。
[0023]图6示出根据该实施例的制造碳化硅半导体器件的方法。
[0024]图7示出根据该实施例的制造碳化硅半导体器件的方法。
[0025]图8是根据该实施例的碳化硅半导体器件的示意图。
[0026]图9是根据该实施例的制造碳化硅半导体器件的方法的流程图。
[0027]图10示出根据该实施例的制造碳化硅半导体器件的方法的功能和效果。
[0028]图11示出根据该实施例的制造碳化硅半导体器件的方法的功能和效果。
[0029]图12是用于说明根据该实施例的制造碳化硅半导体器件的方法的功能和效果的参考图。
[0030]图13是用于说明根据该实施例的制造碳化硅半导体器件的方法的功能和效果的参考图。
【具体实施方式】
[0031][本申请发明的实施例说明]
[0032]下文参考【附图说明】本发明的一个实施例。应当注意在下述附图中，相同或相应的部分由相同的参考符号指定且不再重复说明。对于本说明中的晶体学表示来说，单独的晶向由[]代表，组晶向由〈>代表，且单独的面由()代表，且组面由{}代表。此外，负晶体学指数通常通过置于数字上的(横杠)表示，但是在本说明书中通过置于数字前的负号表示。
[0033]首先列出本发明的一个实施例的概述。
[0034](1)参考图1，根据本实施例的碳化硅半导体衬底10包括:具有外径不小于100mm的主表面1A并且由单晶碳化硅制成的基础衬底1;以及形成在主表面1A上的外延层2，当衬底温度为室温时，碳化硅半导体衬底10具有不小于-ΙΟΟμπι且不大于ΙΟΟμπι的翘曲量，并且当衬底温度为400°C时，碳化硅半导体衬底10具有不小于-1.5mm且不大于1.5mm的翘曲量。这里，参考图2和图3，术语碳化硅半导体衬底10的“翘曲量”旨在表示当碳化硅半导体衬底10置于平面S1上时，在碳化硅半导体衬底10的主表面2A中的相对于平面S1的最高位置的高度以及最低位置的高度之间的差。这里，参考图2，翘曲量的负值代表碳化硅半导体衬底10的主表面2A向下突出的情况(碳化硅半导体衬底10的中心位置相对于平面S1低于其外周位置的情况)，而参考图3，翘曲量的正值代表碳化硅半导体衬底10的主表面2A向上突出的情况(碳化硅半导体衬底10的中心位置相对于平面S1高于其外周位置的情况)。而且，术语“衬底温度”旨在表示在例如诸如离子注入设备的半导体制造设备中通过辐射温度计从碳化硅半导体衬底10的主表面2A侧测量的温度。应当注意根据本实施例的碳化硅半导体衬底10是具有不小于100mm、优选不小于125mm，并且更优选不小于150mm的外径的大直径衬底。
[0035]即，根据本实施例的碳化娃半导体衬底10是具有不小于100mm外径、在衬底温度为400°C时具有不小于-1.5mm且不大于1.5mm的翘曲量的大直径衬底，并且因此在高温度下具有高平坦度。这可减小在利用碳化硅半导体衬底10执行制造碳化硅半导体器件的方法中的制造工艺过程中在碳化硅半导体衬底10中造成的诸如裂缝的缺陷的风险。具体地，现在例如针对其中在制造碳化硅半导体器件的方法中，在高温下借助离子注入执行到碳化硅半导体衬底10中的掺杂，并且其中碳化硅半导体衬底10利用离子注入设备的静电卡盘台被吸附的情况进行讨论。在这种情况下，高温(400°C)下的碳化硅半导体衬底10的翘曲量足够小，因此没有大的应力通过吸附施加至碳化硅半导体衬底10。这可减小在碳化硅半导体衬底10中造成诸如破裂和裂缝的缺陷的风险。
[0036]而且，根据本实施例的碳化娃半导体衬底10是具有不小于100mm外径且在高温下具有高平坦度的大直径衬底，因此可在当利用碳化硅半导体衬底10执行制造碳化硅半导体器件的工艺时在碳化硅半导体衬底10上生产具有小特性变化的碳化硅半导体器件。具体地，也在诸如碳化娃半导体衬底10的离子注入的、在特定方向上对碳化娃半导体衬底10的主表面2A执行工艺的步骤中，主表面2A的高平坦度可抑制主表面2A的处理区(注入区)的位置和构造在主表面2A中局部改变的这种问题的发生。因此，可减小针对主表面2A的工艺的变化。
[0037]而且，为了以高精度曝光，碳化娃半导体衬底10例如需要具有不大于Ιμ??的LTV(局部厚度变化)。在这种情况下，如果碳化硅半导体衬底的实际厚度波动小到不大于lym，但是在碳化硅半导体衬底吸附在曝光设备的真空卡盘台上时碳化硅半导体衬底的翘曲量较大，则外观上的LTV会变大。相反，因为根据本实施例的碳化硅半导体衬底10具有小翘曲量，夕卜观上的LTV不变大，因此允许以高精度曝光。如上所述，可通过利用具有高平坦度的大直径碳化硅半导体衬底10执行制造碳化硅半导体器件的工艺来以优良良率生产碳化硅半导体器件。
[0038](2)在根据本实施例的碳化硅半导体衬底10中，基础衬底1可在垂直于主表面1A、2A的方向上具有不小于200μπι且不大于700μπι的厚度。而且以此方式，根据本实施例的碳化娃半导体衬底10可