ΙΟμπι的抛光量来抛光基础衬底1的背侧表面1Β。在步骤(S30)的抛光之后，背侧表面1Β具有不大于10nm，优选地不大于lnm的表面粗糙度(Ra)。
[0060]以下，下文说明根据本实施例的碳化娃半导体衬底10以及制造碳化娃半导体衬底10的方法的功能和效果。根据本实施例的碳化娃半导体衬底10构造为从堆叠体4的背侧表面1B去除损伤层3，堆叠体4包括具有6英寸外径的基础衬底1以及形成在基础衬底1的主表面1A上的外延层2。因此，在衬底温度为室温时，碳化硅半导体衬底10具有不小于-ΙΟΟμπι且不大于ΙΟΟμπι的翘曲，并且在衬底温度不小于100°C且不大于500°C时，碳化硅半导体衬底10具有不小于-1.5mm且不大于1.5mm的翘曲量。而且，在衬底温度为室温时，碳化娃半导体衬底10也可具有不小于-ΙΟΟμπι且不大于ΙΟΟμπι的翘曲，并且在衬底温度不小于200°C且不大于400°C时，碳化娃半导体衬底10可具有不小于-1.5mm且不大于1.5mm的翘曲量。而且，在本实施例中，可采用背侧表面1B的表面粗糙度来检查在衬底温度不小于100°C且不大于500°C时，翘曲量是否降低为落入翘曲量的上述范围，即损伤层3是否已被完全去除。具体地，在表面粗糙度(Ra)不大于10nm的情况下，可在如上所述的高温下获得具有小翘曲量的碳化硅半导体衬底10。而且，通过抛光背侧表面1B以实现不大于lnm的表面粗糙度(Ra)，可充分去除损伤层3。因此，依照根据本实施例的制造碳化硅半导体衬底的方法，即使在执行加热直至衬底温度变成约不小于100°c且不大于500°C，可获得具有不小于-1.0mm且不大于1.0mm的足够小的翘曲量的碳化硅半导体衬底10。而且，依照根据本实施例的制造碳化硅半导体衬底的方法，即使执行加热直至衬底温度变成约不小于200°C且不大于400°C，也可获得具有不小于-1.0mm且不大于1.0mm的足够小的翘曲量的碳化娃半导体衬底10。
[0061 ]而且，通过根据本实施例的制造碳化娃半导体衬底的方法生产的碳化娃半导体衬底10即使在基础衬底1的外径为6英寸、基础衬底1的厚度不小于200μπι且不大于700μπι，且在约不小于100°C且不大于500°C的衬底温度下执行加热时，翘曲量小且具有高平坦度。换言之，根据本实施例的碳化硅半导体衬底10即使在基础衬底1不具有大于700μπι的厚度时，也能在高温下具有高平坦度。因此，依照根据本实施例的制造碳化硅半导体衬底的方法，可以低成本获得具有大直径且在高温下具有高平坦度的碳化硅半导体衬底10。
[0062]以下参考图8，将说明根据本实施例的碳化硅半导体器件。根据本实施例的碳化硅半导体器件包括:元件区IR(有源区)；以及围绕元件区IR的终端区0R(无源区)。终端区0R包括保护环区5。即，元件区IR由保护环区5围绕。在元件区IR中，设置诸如晶体管或二极管的半导体元件7。
[0063 ]半导体元件7主要包括:例如由六方碳化硅制成的碳化硅半导体衬底10、栅极绝缘膜15、栅电极17、源电极16以及漏电极19。碳化硅半导体衬底10包括基础衬底1以及外延层2，并且外延层2主要包括漂移区124体区13、11+源极区14以及口+区18。
[0064]漂移区12是包括在外延层2中并且不具备p体区13、n+源极区14以及p+区18的区域。
[0065]p体区13具有p型导电性。p体区13形成在漂移区12中以包括碳化硅半导体衬底10的主表面2AW体区13包括诸如铝(A1)或硼(B)的p型杂质。p体区13中的诸如铝的杂质的浓度例如约为lX1017cm—3。
[0066]n+源极区14具有η型导电性。n+源极区14包括主表面2A且形成在p体区13中以被p体区13围绕。n+源极区14例如包括诸如P(磷)的η型杂质。n+源极区14中的诸如磷的杂质的浓度高于漂移区12中的η型杂质浓度，例如约1 X 1020cm-3。
[0067]p+区18具有p型导电类型。p+区18形成为与主表面2A以及p体区13接触以便在n+源极区14的中心附近延伸通过n+源极区14。？+区18包括诸如A1或B的p型杂质，其浓度高于p体区13中包括的p型杂质的浓度，例如约1 X 1020cm-3。
[0068]栅极绝缘膜15形成为与漂移区12接触以从一个n+源极区14的上表面上延伸至另一 Π+源极区14的上表面上。栅极绝缘膜15例如由二氧化硅(Si02)制成。
[0069]栅电极17设置在栅极绝缘膜15上且与其接触以便从一个n+源极区14上方延伸至另一 n+源极区14上方。例如，栅电极17由诸如多晶硅或A1的导体制成。
[0070]在主表面2A中，设置源电极16以与n+源极区14和p+区18接触。源电极16例如包括钛(Ti)原子、A1原子以及硅(Si)原子。因此，源电极16可与η型碳化硅区(n+源极区14)以及p型碳化硅区(P+区18)两者欧姆接触。
[0071]漏电极19形成为与碳化硅半导体衬底10中的背侧表面1B接触。该漏电极19可具有与源电极16相同的构造，或例如可由能与碳化娃半导体衬底10 (基础衬底1)形成欧姆接触的诸如镍(Ni)的不同材料制成。因此，漏电极19电连接至基础衬底1。
[0072]具有环形平面形状的保护环区5设置在碳化硅半导体衬底10的终端区0R中，以便围绕其中设置半导体元件7的元件区IR。保护环区5具有p型(第二导电类型)。保护环区5是用作保护环的导电区。
[0073]保护环区5具有多个保护环6，每个保护环6例如包括诸如硼或铝的杂质。多个保护环6中的每一个中的杂质浓度都低于p体区13中的杂质浓度。例如，多个保护环6中的每一个中的杂质浓度为1.3 X 1013cm—3，优选地，例如约不小于8 X 1012cm—3且不大于1.4 X 1013cm—3。
[0074]以下参考图9，将说明根据本实施例的制造碳化硅半导体器件的方法。在根据本实施例的制造碳化硅半导体器件的方法中，根据本实施例的碳化硅半导体衬底用于其生产。
[0075]首先，制备如上所述获得的碳化硅半导体衬底10(步骤(S10)至步骤(S30))。随后，参考图9，将杂质注入碳化硅半导体衬底10的主表面2A中，由此在外延层2中形成p体区13、n源极区14、p+区18以及保护环区5(步骤(S40))。具体地，例如，作为p型杂质的A1的离子注入具有η型导电性的外延层2中，由此形成具有p型导电性的p体区13。而且，例如，作为η型杂质，将Ρ的离子注入Ρ体区13，由此形成具有η型导电性的η源极区14。而且，例如，作为ρ型杂质注入Α1的离子，由此形成具有ρ型导电性的ρ+区18。而且，例如，作为ρ型杂质注入Α1的离子，由此形成具有Ρ导电性的保护环区5。这时，例如，在碳化硅半导体衬底10的衬底温度增至约不小于100°C且不大于500°C(高温注入)的情况下，执行这个步骤(S40)中的离子注入。在执行这个步骤(S40)之前和之后的时间点，碳化硅半导体衬底10具有不小于-1.5mm且不大于1.5mm的翘曲量。而且，如上所述，在根据本实施例的制造碳化娃半导体衬底的方法中，通过抛光背侧表面1B 3以例如实现不大于lnm的表面粗糙度(Ra)来充分去除损伤层，在执行该步骤(S40)之前和之后的时间点，碳化硅半导体衬底10可具有不小于-1.0mm且不大于
1.0mm的翘曲量。
[0076]随后执行热处理以活化通过离子注入添加的杂质(步骤(S50))。优选在不小于1500°C且不大于1900°C的温度，例如约1700°C的温度下执行热处理。热处理例如执行约30分钟。热处理的气氛优选为惰性气体气氛，例如氩(Ar)气氛。在执行这个步骤(S50)之后的时间点，碳化娃半导体衬底10具有不小于-1.5mm且不大于1.5mm的翘曲量。而且，如上所述，在根据本实施例的制造碳化硅半导体衬底的方法中，通过抛光背侧表面1B以实现例如不大于lnm的表面粗糙度(Ra)来充分去除损伤层3，在执行该步骤(S50)之前和之后的时间点，碳化娃半导体衬底10可具有不小于-1.0mm且不大于1.0mm的翘曲量。
[0077]随后，形成栅极绝缘膜15(步骤(S60))。具体地，首先热氧化具有其中形成的所需杂质区的碳化娃半导体衬底10。例如可通过在氧气气氛下，在约1300°C下执行加热约40分钟而执行热氧化。因此，由Si02制成的栅极绝缘膜15形成在碳化硅半导体衬底10的主表面2A上。
[0078]随后，形成栅电极17(步骤(S70))。在本步骤中，例如由诸如多晶硅或A1的导体制成的栅电极17形成为与栅极绝缘膜15接触，以便从一个n+源极区14上方延伸至另一 n+源极区14上方。当多晶硅用作栅电极17的材料时，多晶硅可构造为以诸如大于1 X 1020cm"3的高浓度包括P。随后，例如由Si02制成的绝缘膜形成为覆盖栅电极17。
[0079]随后，形成欧姆电极(步骤(S80))。具体地，抗蚀剂图案形成为具有开口以暴露p+区18以及n+源极区14的一部分，且包括Si原子、Ti原子以及A1原子的金属膜例如形成在衬底的整个表面上。作为欧姆电极的金属膜例如通过溅射方法或蒸发方法形成。随后，例如剥离抗蚀剂图案以形成与栅极绝缘膜15、p+区18以及n+源极区14接触的金属膜。随后，例如在约1000°C下加热金属膜，由此形成与碳化硅半导体衬底10欧姆接触的源电极16。而且，漏电极19形成为与碳化硅半导体衬底10的n+衬底11欧姆接触。以此方式，完成作为M0SFET的碳化娃半导体器件100。
[0080]以