在衬底温度为400°C时具有不小于-1.5mm且不大于1.5mm的翘曲量。通常，在碳化硅衬底中，形成在基础衬底1的主表面1A上的外延层2具有约不小于几个μπι且不大于1 ΟΟμπι的厚度。因此，当基础衬底1的厚度薄时，碳化硅半导体衬底10的翘曲量变大。另一方面，当基础衬底1的厚度厚时，制造成本变高。相反，即使基础衬底1不具有大于700μι的厚度，根据本实施例的碳化硅半导体衬底10也可在高温下具有高平坦度。换言之，依照根据本实施例的制造碳化硅衬底的方法，可以低成本获得在高温下具有高平坦度的碳化硅半导体衬底10。
[0039](3)优选地，在根据本实施例的碳化硅半导体衬底10中，基础衬底1具有与主表面1Α相反且具有不大于10nm的表面粗糙度的背侧表面1Β。当基础衬底1的背侧表面1Β的表面粗糙度高时，考虑在高温环境下去除构成背侧表面1B的碳化硅的过剩的硅(Si)，由此造成碳化层(损伤层)的形成。本发明人已经发现当衬底温度如上所述为400°C时，具有具备在基础衬底1的主表面1A上形成外延层2之后具有不大于10nm的表面粗糙度的背侧表面1B的基础衬底1的碳化娃半导体衬底具有不小于-1.5mm且不大于1.5mm的翘曲量。具体地，当碳化硅半导体衬底10具有高衬底温度时，作为一个实例，推断翘曲量由于以下原因而增大:由碳化娃半导体衬底10中的基础衬底1的背侧表面1B中形成的损伤层3的剩余形变而产生的应力。
[0040](4)根据本实施例的制造碳化硅半导体衬底的方法包括以下步骤:制备(S10)具有外径不小于100mm的主表面1A并且由单晶碳化硅制成的基础衬底1;在主表面1A上形成(S20)外延层2;以及去除(S30)基础衬底1的与主表面1A相反的背侧表面1B的至少一部分。
[0041]即，在根据本实施例的制造碳化娃半导体衬底的方法中，在具有外径不小于100_且由单晶碳化硅制成的基础衬底1的主表面1A上形成外延层2之后去除基础衬底1的背侧表面1B的一部分。因此，即使在形成外延层2的步骤(S20)中在基础衬底1的背侧表面1B处造成损伤层3，也能在去除基础衬底1的背侧表面1B的一部分的步骤(S30)中去除损伤层3。由此获得的碳化硅半导体衬底10具有不小于100mm的外径，并且在衬底温度为室温时具有不小于-ΙΟΟμπι且不大于ΙΟΟμπι的翘曲量，并且在衬底温度为400°C时具有不小于-1.5mm且不大于1.5mm的翘曲量。换言之，依照根据本实施例的制造碳化硅半导体衬底的方法，可获得在高温环境下具有高平坦度且具有不小于100mm外径的碳化硅半导体衬底10。
[0042](5)在根据本实施例的制造碳化娃半导体衬底的方法中，可通过对背侧表面1B执行化学机械抛光(CMP)来执行去除步骤(S30)。而且以此方式，即使在形成外延层2的步骤(S20)中在基础衬底1的背侧表面1B处造成损伤层3，也可通过对基础衬底1的背侧表面1B执行化学抛光来确保去除损伤层3。
[0043](6)在根据本实施例的制造碳化娃半导体衬底的方法中，可通过对背侧表面1B执行反应离子蚀刻而执行去除步骤(S30)。也以此方式，即使在形成外延层2的步骤(S20)中在基础衬底1的背侧表面1B处造成损伤层3，也可通过对基础衬底1的背侧表面1B执行反应离子蚀刻来确保去除损伤层3。
[0044](7)在根据本实施例的制造碳化娃半导体衬底的方法中，可在卤素气体气氛下对背侧表面1B执行热蚀刻来执行去除步骤(S30)。也以此方式，即使在形成外延层2的步骤(S20)中在基础衬底1的背侧表面1B处造成损伤层3，也可通过对基础衬底1的背侧表面1B执行热蚀刻来确保去除损伤层3。
[0045](8)在根据本实施例的制造碳化硅半导体衬底的方法中，可通过在背侧表面IB处形成热氧化膜并且随后利用氢氟酸蚀刻热氧化膜来执行去除步骤(S30)。也以此方式，即使在形成外延层2的步骤(S20)中在基础衬底1的背侧表面1B处造成损伤层3，也可通过利用氢氟酸蚀刻形成在基础衬底1的背侧表面1B的热氧化膜来确保去除损伤层3。
[0046](9)根据本实施例的制造碳化硅半导体器件的方法包括以下步骤:制备(S10)具有外径不小于100mm的主表面1A并且由单晶碳化硅制成的基础衬底1;在主表面1A上形成(S20)外延层2;通过去除基础衬底1的与主表面1A相反的背侧表面1B的至少一部分来制备(S30)碳化娃半导体衬底10;以及将杂质离子注入(S40)到碳化娃半导体衬底10中。
[0047]即，在根据本实施例的制造碳化硅半导体器件的方法中，采用通过根据本实施例的制造碳化娃半导体衬底的方法获得的碳化娃半导体衬底10，并且在碳化娃半导体衬底10上制造碳化硅半导体器件。如上所述，通过根据本实施例的制造碳化硅半导体衬底的方法获得的碳化硅半导体衬底10具有不小于100mm的外径，并且在衬底温度为室温时具有不小于-ΙΟΟμπι且不大于ΙΟΟμπι的翘曲量，并且在衬底温度为400°C时具有不小于-1.5mm且不大于1.5mm的翘曲量。即，例如，即使在将杂质离子注入到碳化硅半导体衬底10中的步骤(S40)中在约400°C的衬底温度下执行加热，也可抑制碳化硅半导体衬底10翘曲且可保持平坦。因此，即使碳化娃半导体衬底10的外径不小于100mm，无论碳化娃半导体衬底10的主表面2A中的面内位置如何，都可使步骤(S40)中由杂质注入方向相对于碳化硅半导体衬底10的主表面2A形成的角度基本恒定。因此，无论主表面2A中的面内位置如何，可使离子注入区的构造(例如衬底等的深度方向上的注入区的形状或离子浓度分布)基本恒定。因此，依照根据本实施例的制造碳化硅半导体器件的方法，可以优良良率生产碳化硅半导体器件。
[0048][本申请发明的实施例细节]
[0049]以下将说明本发明的实施例的细节。
[0050](第一实施例)
[0051]参考图1，将说明根据第一实施例的碳化硅半导体衬底10。根据本实施例的碳化硅半导体衬底10包括:基础衬底1;以及形成在基础衬底1的主表面1A上的外延层2。
[0052]基础衬底1由单晶碳化硅制成，并且具有外径为6英寸的主表面1A。基础衬底1例如由具有六方晶体结构的碳化硅制成，并且优选具有4H-SiC的晶体多型(多晶型)。基础衬底1包括高浓度的例如氮(N)的η型杂质，并且具有η型导电性。基础衬底1例如具有约不小于1.0X 1018cm—3且不大于1.0 X 1018cm—3的杂质浓度。主表面1A可对应于{0001}面，且例如可对应于相对于{0001}面具有不小于1°且不大于10°的偏离角的面。基础衬底1例如具有约不小于200μηι且不大于700μηι，优选地，不小于300μηι且不大于600μηι的厚度。在碳化娃半导体衬底10中，在基础衬底1的与基础衬底1的主表面1Α相反的背侧表面1Β处没有形成碳化硅的碳的损伤层3(参见图6)。应当注意将在下文说明损伤层3。
[0053]外延层2是由通过外延生长形成在基础衬底1的主表面1Α上的碳化硅制成的层。夕卜延层2包括诸如氮(Ν)的η型杂质，且外延层2具有η型导电性。外延层2的杂质浓度可低于基础衬底1的杂质浓度。外延层2的杂质浓度例如约为7.5 X1015cm—2。外延层2例如具有约不小于5μηι且不大于40μηι的膜厚。
[0054]当衬底温度是室温时，碳化娃半导体衬底10具有不小于-ΙΟΟμπι且不大于ΙΟΟμπι，优选地，不小于-40μηι且不大于40μηι的翘曲量。同时，当衬底温度不小于100°C且不大于500°C时，碳化娃半导体衬底10具有不小于-1.5mm且不大于1.5mm，优选地，不小于-1.0mm且不大于1.0mm的翘曲量。更优选地，当衬底温度不小于200°C且不大于400°C时，翘曲量不小于-1.5mm且不大于1.5mm，进一步优选地，不小于-1.0mm且不大于1.0mm。
[0055]以下参考图4至图7，下文说明根据本实施例的制造碳化硅半导体衬底的方法。
[0056]参考图4和图5，首先，制备基础衬底1(步骤(S10))，其具有外径为6英寸的主表面1A并且由单晶碳化硅制成。通过任意方法制备具有6英寸外径的基础衬底1。应当注意基础衬底1的外径可不小于100mm(例如5英寸、8英寸等)。
[0057]以下参考图6，外延层2通过外延生长形成在基础衬底1的主表面1A上(步骤(S20))。通过CVD方法执行外延生长。作为原料气体，例如可采用硅烷(SiH4)和丙烷(C3H8)的混合气体。这时，例如可引入氮(N)或磷(P)作为杂质。
[0058]在执行这个步骤(S20)之后的时间点处，在基础衬底1的背侧表面1B的全部或一部分处移除硅(Si)原子，这会导致形成以相对高浓度包括碳(C)原子的损伤层3(碳化层)。损伤层3可例如形成为具有约不小于Ο.ΟΟΙμπι且不大于ΙΟμπι的厚度，且当损伤层3形成为具有不小于lwii的厚度时，能够通过肉眼观察为背侧表面1Β中的白色浑浊(whiting)。在背侧表面1B中，其上形成有损伤层3的区域具有不小于Ο.ΟΟΙμπι的表面粗糙度(Ra)。在执行这个步骤(S20)之后的时间点，由具有形成在背侧表面1B上的损伤层3的基础衬底1以及外延层2制成的堆叠体4例如在衬底温度为室温的情况下具有不小于_150μπι且不大于150μπι的翘曲。
[0059]以下参考图7，去除基础衬底1的背侧表面1Β的至少一部分(步骤(S30))。具体地，通过CMP抛光堆叠体4中的基础衬底1的背侧表面1Β，由此去除损伤层3。例如通过不小于Ο.ΟΟΙμπι且不大于