半导体封装件及其制法
【技术领域】
[0001]本发明有关一种封装制程，特别是关于一种半导体封装件及其制法。
【背景技术】
[0002]随着电子产业的蓬勃发展，电子产品亦朝着轻、薄、短、小、高积集度、多功能化方向发展。而为满足封装结构高积集度(Integrat1n)以及微型化(Miniaturizat1n)的封装需求，封装基版除了导入球栅阵列(BGA)的设计，封装形式逐渐由打线式(WireBonding)封装或覆晶式(Flip Chip, FC)封装进展到直接在一封装基板(packagingsubstrate)中嵌埋并电性整合一例如具有积体电路的半导体晶片，此种封装件能缩减整体半导体装置的体积并提升电性功能。
[0003]如图1所示，现有嵌埋式半导体封装件I包括:一具有相对第一及第二表面10a, 1b及贯穿该第一及第二表面10a，1b的开口 100的核心板10、设于该开口 100中的晶片11、设于该核心板10的第一及第二表面10a，1b与晶片11上的线路增层结构13、以及设于该线路增层结构13上的防焊层16。
[0004]所述的晶片11具有作用面Ila及非作用面11b，于该作用面Ila上具有多个电极垫110，且藉由粘着材12填充于该开口 100，以固定该晶片11于该开口 100中。
[0005]所述的线路增层结构13具有至少一介电层130、设于该介电层130上的线路层131、及多个设于该介电层130中并电性连接该电极垫100与线路层131的导电盲孔132。
[0006]所述的防焊层16具有多个开孔160，以令该线路层131的部分表面外露于各该开孔160中，俾供作为电性接触垫以外接其他电子装置。
[0007]然而，现有半导体封装件I中，因整体结构包含核心板10，导致增加整体结构的厚度，而难以符合薄化的需求，且需考量该核心板的制作成本，因而难以降低整体制作成本。
[0008]此外，现有半导体封装件I的制法需先埋设该晶片11，待制作该线路增层结构13后，才进行测试，所以当测试后该半导体封装件I为不良品时，不论晶片11、该线路增层结构13或核心板10好坏与否，均需将该半导体封装件I整体报废，导致材料浪费，且大幅提高制作成本。
[0009]此外，该晶片11需经由各该线路层131才能电性连接外部的电子元件，导致讯号传递路径冗长，因而降低该半导体封装件I的电性效能。
[0010]因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
【发明内容】
[0011]鉴于上述现有技术的种种缺失，本发明提供一种半导体封装件及其制法，能避免将半导体封装件整体报废而造成材料浪费的问题。
[0012]本发明的半导体封装件，包括:封装层，其具有相对的第一表面与第二表面，且该封装层的第一表面上具有至少一开口 ；线路层，其形成于该封装层的第一表面且嵌埋于该封装层中；以及至少一电子元件，其设于该开口中并外露出该第一表面。
[0013]前述的半导体封装件中，该开口未连通至该第二表面。
[0014]前述的半导体封装件中，该电子元件未外露出该第二表面。
[0015]本发明还提供一种半导体封装件的制法，其包括:提供一具有线路层的承载件；形成至少一阻块于该承载件上；形成一具有相对的第一表面及第二表面的封装层于该承载件上，使该封装层包覆该线路层与该阻块，且该第一表面结合于该承载件上；移除该承载件与该阻块，以令该封装层的第一表面上形成开口 ；以及设置至少一电子元件于该开口中。
[0016]前述的制法中，该阻块以金属电镀方式或网版印刷方式形成者。
[0017]前述的半导体封装件及其制法中，该封装层以模压制程或压合制程形成者，所以形成该封装层的材质为封装胶材、介电材或感光型绝缘材。
[0018]前述的半导体封装件及其制法中，还包括形成线路结构于该封装层的第二表面上，且该线路结构电性连接该线路层。又包括形成绝缘保护层于该封装层的第二表面上，且供部分该线路结构外露出该绝缘保护层。另外，该线路结构具有形成于该封装层中的多个导电柱，以供该线路结构藉该些导电柱电性连接该线路层，且该导电柱为先以激光方式、机械钻孔方式或曝光显影方式于该封装层的第二表面上形成多个通孔，再形成导电材于各该通孔中。
[0019]前述的半导体封装件及其制法中，还包括形成绝缘保护层于该封装层的第一表面上，且供部分该线路层外露出该绝缘保护层。
[0020]前述的半导体封装件及其制法中，还包括设置堆迭件于该封装层的第一表面上，且该堆迭件电性连接该线路层或电子元件。
[0021]前述的半导体封装件及其制法中，还包括设置堆迭件于该封装层的第二表面上。
[0022]另外，前述的半导体封装件及其制法中，还包括形成线路重布结构于该封装层的第一表面与该线路层上或第二表面上。
[0023]由上可知，本发明的半导体封装件及其制法中，藉由无现有核心板的设计，以减少整体结构的厚度，且降低成本。
[0024]此外，藉由在该封装层中设置阻块，之后再移除该阻块，以形成开口，所以于置放该电子元件之前，可先对线路层与该电子元件分别进行测试，以淘汰不良品，因而能避免将半导体封装件整体报废而造成材料浪费的问题。
[0025]又，该电子元件可与该堆迭件直接电性连接，而无需经由该线路层，所以能缩短讯号传递路径，以提高该半导体封装件的电性效能。
【附图说明】
[0026]图1为现有半导体封装件的剖面示意图；
[0027]图2A至图2G为本发明半导体封装件的制法的剖视示意图；
[0028]图3为图2G的后续制程；以及
[0029]图4及图5分别为图2G的不同实施例。
[0030]符号说明
[0031]1,2,4,5半导体封装件
[0032]10核心板
[0033]10a, 20a 第一表面
[0034]10b, 20b第二表面
[0035]100,200开口
[0036]11晶片
[0037]Ila作用面
[0038]Ilb非作用面
[0039]110电极垫
[0040]12，22粘着材
[0041]13线路增层结构
[0042]130, 400, 500 介电层
[0043]131，23线路层
[0044]132导电盲孔
[0045]16防焊层
[0046]160, 260开孔
[0047]20封装层
[0048]21电子元件
[0049]210电极
[0050]230电性接触垫
[0051]231导电迹线
[0052]24导电层
[0053]25线路结构
[0054]250导电柱
[0055]26绝缘保护层
[0056]27导电元件
[0057]28阻块
[0058]29承载件
[0059]290结合层
[0060]3堆迭封装单元
[0061]30堆迭件
[0062]40, 50线路重布结构
[0063]401, 501 线路部
[0064]A置放区。
【具体实施方式】
[0065]以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
[0066]须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“左”、“右”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
[0067]图2A至图2G为本发明无核心式(coreless)半导体封装件2的制法的剖视示意图。
[0068]如图2A所示，提供一具有结合层290的承载件29，再形成一线路层23于该承载件29的结合层290上。
[0069]于本实施例中，该承载件29可选用金属板、半导体晶圆或玻璃板，且该结合层290为离形膜、粘着材或绝缘材等，该结合层290也可为复合材料，如箔片(foil)上具有晶种层(seed layer)。
[0070]此外，该承载件29定义有一置放区A，使该线路层23位于该置放区A外。
[0071]又，该线路层23包含多个导电迹线231与多个电性接触垫230，且该线路层23以电镀或其它方式制作，并无特别限制。
[0072]如图2B所示，形成一阻块28于该承载件29的置放区A的结合层290上。
[0073]于本实施例中，该阻块28以金属电镀方式形成者，亦可以网版印刷(screenprinting)高分子材料的方式形成。
[0074]如图2C所示，形成一封装层20于该结合层290上以覆盖该线路层23与该阻块28，使该线路层23嵌埋于该封装层20中。
[0075]于本实施例中，该封装层20具有相对的第一表面20a及第二表面20b,且该第一表面20a结合于该结合层290上。
[0076]此外,该封装层20以模压(molding)或压合(laminate)制程形成者,且该封装层20的材质为封装胶体、介电材或感光型绝缘材，但并不限于此。
[0077]又,于该封装层20的第二表面20b上还可压合一导电层24,以利于后续制作线路。例如，先压合如铜箔的导电层24于该封装层20的第二表面20b上，再将该导电层24与该封装层20 —并结合于该结合层290上。或者，也可先压合该封装层20于该结合层290上，再将该导电层24形成于该封装层20上。
[0078]另外，于另一实施例中，可于封装层20的第二表面20b上溅镀形成该导电层24。
[0079]如图2D所示，利用该导电层24以电镀形成一线路结构25于该封装层20的第二表面20b上，且该线路结构25具有形成于该封装层20中的导电柱250，以电性连接该线路层23的电性接触垫230。
[0080]于本实施例中，该导电柱250的制作可先以激光方式于该封装层20的第二表面20b上形成通孔，再于该通孔中形成导电材。或者，以感光型材料制作该封装层20，再以曝光显影方式形成通孔，之后于该通孔中形成导电材。
[0081]如图2E所示，移除多余的导电层24，且移除该承载件29、结合层290与该阻块28，以令该封装层20的第一表面20a上于对应该置放区A的处形成开口 200。
[0082]于本实施例中，移除该线路结构25以外的导线层24，即保留该线路结构