1.一种GOA驱动电路，由多级GOA驱动单元级联构成，每一级GOA驱动单元用于驱动一行像素单元，其特征在于，所述GOA驱动单元包括：
上拉控制单元，接收前一级GOA驱动单元的行扫描信号，生成控制上拉单元动作的扫描控制信号；
上拉单元，与所述上拉控制单元相连接，根据接收的扫描控制信号将本级GOA驱动单元的扫描时钟信号转化为行扫描信号；
下拉单元，与所述上拉控制单元和上拉单元相连接，基于后一级GOA驱动单元的扫描时钟信号将所述扫描控制信号和行扫描信号下拉至低电平；
下拉维持单元，与所述上拉控制单元和上拉单元相连接，用于在非本行像素单元的行扫描期间将所述扫描控制信号和行扫描信号维持在低电平。
2.根据权利要求1所述的GOA驱动电路，其特征在于，所述上拉控制单元包括上拉控制晶体管，所述上拉控制晶体管的栅极与漏极连接在一起以接收前一级GOA驱动单元的行扫描信号，其源极与所述上拉单元相连接。
3.根据权利要求2所述的GOA驱动电路，其特征在于，所述上拉单元包括：
上拉晶体管，所述上拉晶体管的栅极与所述上拉控制晶体管的源极相连接，其漏极与本级GOA驱动单元的扫描时钟信号相连接，其源极生成并输出行扫描信号；
自举电容，其两端并联接在所述上拉晶体管的栅极与源极，用于在输出行扫描信号时抬升所述扫描控制信号以保证上拉晶体管的可靠输出。
4.根据权利要求1所述的GOA驱动电路，其特征在于，所述下拉单元包括第一下拉晶体管与第二下拉晶体管，
所述第一下拉晶体管和第二下拉晶体管的漏极分别连接行扫描信号和扫描控制信号；
所述第一下拉晶体管的栅极与第二下拉晶体管的栅极相连接，同时接收后一级GOA驱动单元的扫描时钟信号；
所述第一下拉晶体管的源极与第二下拉晶体管的源极相连接，同时连接直流下拉电压。
5.根据权利要求1所述的GOA驱动电路，其特征在于，所述下拉维持单元包括第一下拉维持单元与第二下拉维持单元，由第一下拉控制信号与第二下拉控制信号控制所述第一下拉维持单元与第二下拉维持单元交替工作。
6.根据权利要求5所述的GOA驱动电路，其特征在于，所述第一下拉维持单元包括：
第一晶体管，其栅极与漏极相连接，共同接收第一下拉控制信号，其源极与第二晶体管的漏极相连接；
第二晶体管，其栅极与所述扫描控制信号相连接，其源极与直流下拉电压相连接；
第三晶体管，其栅极和漏极分别与所述第二晶体管的漏极和所述第一晶体管的漏极相连接，其源极与第四晶体管的漏极相连接；
第四晶体管，其栅极与所述第二晶体管的栅极相连接，其源极与直流下拉电压相连接；
第五晶体管，其漏极与所述行扫描信号相连接；
第六晶体管，其漏极与所述扫描控制信号相连接；
所述第五晶体管与所述第六晶体管的栅极共同连接于所述第四晶体管的漏极，其源极共同连接于直流下拉电压。
7.根据权利要求6所述的GOA驱动电路，其特征在于，所述第二下拉维持单元具有与所述第一下拉维持单元相同的结构，并将所述第一下拉控制信号替换为第二下拉控制信号。
8.根据权利要求7所述的GOA驱动电路，其特征在于，所述第一下拉控制信号与第二下拉控制信号交替为高电平和低电平。
9.根据权利要求8所述的GOA驱动电路，其特征在于，所述第一下拉控制信号与第二下拉控制信号的频率小于所述GOA驱动电路的扫描时钟信号的频率。
10.根据权利要求1至9中任一项所述的GOA驱动电路，其特征在于，采用四组扫描时钟信号对所述GOA驱动电路进行驱动，其中，
第一组扫描时钟信号连接第4n+1行GOA驱动单元，第二组扫描时钟信号连接第4n+2行GOA驱动单元，第三组扫描时钟信号连接第4n+3行GOA驱动单元，第四组扫描时钟信号连接第4n+4行GOA驱动单元，n为大于等于0的整数；
所述第一组扫描时钟信号、第二组扫描时钟信号、第三组扫描时钟信号及第四组扫描时钟信号的周期相等，且其占空比均为1/4；
所述第一组扫描时钟信号、第二组扫描时钟信号、第三组扫描时钟信号及第四组扫描时钟信号中后一组扫描时钟信号依次较前一组扫描时钟信号的相位滞后1/4周期。