移位寄存电路的制作方法
【技术领域】
[0001]本发明涉及一种的移位寄存电路，特别涉及一种用于单一晶体管类型工艺的移位寄存电路。
【背景技术】
[0002]阵列上栅极驱动电路(GOA，gate driver on array)技术是现今面板厂基于降低制造成本及窄边框效果的考虑，而逐渐发展出来的面板驱动技术。GOA技术是利用半导体工艺将移位寄存电路直接制作在面板的玻璃基板上，并利用多个串接的移位寄存器依序地输出多个栅极信号，以驱动面板的像素阵列。
[0003]在GOA技术中，移位寄存器对栅极信号的下拉速度常影响到栅极信号驱动像素阵列的成效。然而，由于现今面板在时序上的设定，以及移位寄存器中的开关元件在开关电压时可能产生的漏电流，因此造成移位寄存器对栅极信号的下拉速度变慢。若栅极信号的下拉速度可以有效提升的话，将能优化整体面板的显示画面，进而提升显示画面的质量。
【发明内容】
[0004]本发明在于提供一种移位寄存电路，藉以解决栅极信号的下拉速度变慢而图像显示画面质量的问题。
[0005]本发明所公开的移位寄存电路，包含多个移位寄存器，其中第i个移位寄存器与第(1-2)个移位寄存器、第(i+2)个移位寄存器以及第(i+4)个移位寄存器电性连接，i为正整数。第i个移位寄存器包含驱动模块、第一下拉模块、控制模块及第二下拉模块。驱动模块用以依据控制信号，将栅极信号的电压电平调整至时钟信号的电压电平。第一下拉模块电性连接至驱动模块，用以依据控制信号与下拉指令，将控制信号的电压电平与栅极信号的电压电平调整至参考电压。控制模块电性连接至驱动模块，用以依据起始信号的电压电平，调整控制信号的电压电平。第二下拉模块包含下拉单元、开关单元、预充单元、加速单元及重置单元。下拉单元用以依据第(i+2)个移位寄存器的栅极信号，将控制信号的电压电平调整为参考电压。开关单元用以依据第二下拉信号将栅极信号的电压电平调整为时钟信号的电压电平。预充单元电性连接至驱动模块，用以依据栅极信号的电压电平调整第二下拉信号的电压电平。加速单元用以将第(i+2)个移位寄存器的栅极信号的电压电平变化耦合至第二下拉信号。重置单元用以依据第(i+4)个移位寄存器的栅极信号的电压电平将第二下拉信号的电压电平调整至参考电压。
[0006]根据上述本发明所公开的移位寄存电路，藉由预充单元调整第二下拉信号的电压电平，以及加速单元将后两级移位寄存器的栅极信号耦合至第二下拉信号，使得开关单元可以依据第二下拉信号的电压电平，将栅极信号的电压电平下拉至时钟信号的电压电平，进而增加面板显示的画面质量，并且减少开关单元容易受到漏电流影响而降低栅极信号下拉速度的问题。
[0007]以上的关于本公开内容的说明及以下的实施方式的说明用以示范与解释本发明的精神与原理，并且提供本发明的专利申请范围更进一步的解释。
【附图说明】
[0008]图1是依据本发明一实施例所绘示的移位寄存电路的示意图。
[0009]图2是依据本发明一实施例所绘示的移位寄存器的电路示意图。
[0010]图3是依据图2所绘示的移位寄存器中多个电压的时序图。
[0011]图4是依据本发明另一实施例所绘示的移位寄存器的电路示意图。
[0012]图5是依据本发明再一实施例所绘示的移位寄存器的电路示意图。
[0013]图6是依据本发明又一实施例所绘示的移位寄存器的电路示意图。
[0014]【符号说明】
[0015]ll、lla、llb、21a、21b 驱动模块
[0016]13、13a、13b、23a、23b 第一下拉模块
[0017]131、131a、131b 第一下拉单元
[0018]132、132a、132b 第二下拉单元
[0019]15、15a、15b 控制模块
[0020]17、17a、17b 第二下拉模块
[0021]171、171a、171b、271a、271b 下拉单元
[0022]173、173a、173b、273a、273b 开关单元
[0023]175、175a、175b、275a、275b 预充单元
[0024]177、177a、177b 加速单元
[0025]179、179a、179b 重置单元
[0026]A、M、N 节点
[0027]Cl、C2、Cla、Clb、C2a、C2b、Cla，、Clb’ 电容
[0028]F (5)第二下拉信号
[0029]F(i+2)、F(i+4)、F’(i+2)、F’ (i+4)第二下拉信号
[0030]F_a(i+2)、F_b(i+2)第二下拉信号
[0031]G⑶栅极信号
[0032]G(i)、G(1-2)、G(i+2)、G(i+4)栅极信号
[0033]G’ (i)、G，(i_2)、G，(i+2)、G，(i+4)栅极信号
[0034]G_a(i)、G_a(1-2)、G_a(i+2)、G_a(i+4)栅极信号
[0035]G_b ⑴、G_b (1-2)、G_b (i+2)、G_b (i+4)栅极信号
[0036]HC(I)?HC (7)时钟信号
[0037]HC ⑴、HC (i+2)时钟信号
[0038]HC’ (i)、HC，(i+2)时钟信号
[0039]HC_a(i)、HC_a(i+2)时钟信号
[0040]HC_b (i)、HC_b (i+2)时钟信号
[0041]P(i)、P_a(i)、P_b(i)第一下拉控制信号
[0042]K(i)、K_a(i)、K_b(i)第二下拉控制信号
[0043]VGH直流信号
[0044]LCl、LCl_a、LCl_b 下拉指令
[0045]LC2、LC2_a、LC2_b 下拉指令
[0046]SR(I)?SR (η)移位寄存器
[0047]SR’ (i)、SR，(i+2)、SR_a ⑴、SR_b(i)移位寄存器
[0048]Tl第一时间点
[0049]T2第二时间点
[0050]T3第三时间点
[0051]T4第四时间点
[0052]TlUTlla,Tllb 晶体管开关
[0053]T31?T33晶体管开关
[0054]T31a ?T33a、T31b ?T33b、T31c ?T33c 晶体管开关
[0055]T41?T43晶体管开关
[0056]T41a ?T43a、T41b ?T43b、T41c ?T43c 晶体管开关
[0057]T51?T54晶体管开关
[0058]T51a ?T54a、T51b ?T54b、T51c ?T51c 晶体管开关
[0059]T61?T64晶体管开关
[0060]T61a ?T64a、T61b ?T64b、T61c ?T61c 晶体管开关
[0061]T71?T73晶体管开关
[0062]T71a ?T73a、T71b ?T73b、T71c ?T73c 晶体管开关
[0063]T21、T21a、T21b 驱动开关
[0064]ST (1-2)、ST (i+2)起始信号
[0065]ST_a (i)、ST_a (i_2)、ST_a (i+2)、ST_a (i+4)起始信号
[0066]ST_b (1-2)、ST_b (i+2)起始信号
[0067]Q (3)控制信号
[0068]Q(i)、Q’ (i)、Q，(i+2)控制信号