至输出模块的第二输入端。当该第十晶体管MlO的栅极接收到帧复位信号端RST_T的有效电平时，使上拉节点PU处的电平与公共电压端VGL的电平相同。
[0070]如图3所示，作为本实用新型实施例提供的输出模块，包括:第三晶体管M3和电容Cl。该第三晶体管M3的栅极连接至输出模块的第一输入端，源极或者漏极中的一个连接至输出模块的第三时钟信号输入端CLKNl，源极或者漏极中的另一个连接至输出模块的扫描信号输出端。该电容Cl的第一极连接至上拉节点PU，第二连接至输出模块的扫描信号输出端。
[0071]本实用新型实施例提供的移位寄存器单元的工作过程:
[0072]第一阶段:当移位前信号输入端Gout(n-l)接收到有效信号时，此时第一晶体管Ml导通将上拉节点PU处的电平上拉至高电平，从而使第三晶体管M3导通，将第三时钟信号输入端CLKNI的输入信号从扫描信号输出端Gout (η)输出。同时，由于电容CI的第一极与上拉节点PU处相连接，移位前信号输入端Gout(n-l)的有效信号向电容Cl充电，由于该电容Cl内存储有电荷，从而使第三晶体管M3的栅漏极保持正向偏置，该第三晶体管M3保持工作状态。由于移位前信号输入端Gout(n-l)为有效信号，此时第七晶体管M7与第十七晶体管M7_E导通，将第一下拉节点PD或者第二下拉节点H)’处的电压下拉至公共电压端VGL处的低电压。当第一下拉节点PD处为低电压时，第八晶体管M8与第十三晶体管M13不工作；或者，第二下拉节点H)’处为低电压时，第十八晶体管M8_E与第十四晶体管Ml3_E不工作，从而使上拉节点PU处的电压不会受到第一时钟信号输入端CLK3_0和第二时钟信号输入端CLK3_E的影响。
[0073]第二阶段:当第三时钟信号输入端CLKNl的输入信号为有效电平时，可以作为扫描信号从扫描信号输出端Gout(n)输出。
[0074]第三阶段:第一时钟信号输入端CLK3_0或者第二时钟信号输入端CLK3_ES有效电平时，由于第一下拉控制模块与第二下拉控制模块电路结构相同。下面以第二时钟信号输入端CLK3_E为有效电平为例进行说明。
[0075]当第二时钟信号输入端CLK3_E为有效电平时会将第二下拉节点H)’处电压上拉至高电平，此时第十八晶体管M8_E与第十四晶体管M13_E导通，会将上拉节点PU与扫描信号输出端Gout(n)处的电压下拉至公共端电压VGL，从而使电容Cl放电保证第三晶体管M3截止。
[0076]需要说明的是，第一时钟信号输入端CLK3_0与第二时钟信号输入端CLK3_E所输入的时钟信号相位相反。这样通过第一下拉节点ro与第二下拉节点ro’两个下拉节点的方式，使得第三晶体管M3的栅极与漏极一直保持在低电压状态，可以防止第三晶体管M3随着第三时钟信号输入端CLKNl的驱动而输出耦合噪声。
[0077]如图5所示，在奇周期期间(OdcLframe)，本实用新型实施例中第一时钟信号输入端CLK3_0输入时间信号CLKB1_0时，此时在第二时钟信号输入端CLK3_E输入时钟信号CLKD1_E，相对应的需要在第三时钟信号输入端CLKNl输入时钟信号CLKl。同理，第一时钟信号输入端CLK3_0在Odd_f rame期间输入时间信号CLKB2_0时，此时在第二时钟信号输入端CLK3_E输入时钟信号CLKD2_E，相对应的需要在第三时钟信号输入端CLKNl输入时钟信号CLK2o
[0078]在偶周期期间(EVen_frame)，本实用新型实施例中第一时钟信号输入端0^3_0输入时间信号CLKB1_0时，此时在第二时钟信号输入端CLK3_E输入时钟信号CLKD1_E，相对应的需要在第三时钟信号输入端CLKNl输入时钟信号CLK1。第一时钟信号输入端CLK3_0输入时间信号CLKB2_0时，此时在第二时钟信号输入端CLK3_E输入时钟信号CLKD2_E，相对应的需要在第三时钟信号输入端CLKNl输入时钟信号CLK2。
[0079]本实用新型实施例通过设置第二下拉控制模块，通过第一下拉控制模块与第二控制模块分时工作，使第一下拉节点PD与第二下拉节点H)’分时处于高电平状态，该两个下拉节点的整体效果如图6所示。本实用新型通过使第一下拉节点分时处于高电平状态，一半时间处于不工作状态，可以使第五晶体管M5、第八晶体管M8以及第十三晶体管M13由原来的持续工作变为只有在0dd_frame期间工作，如图7所示，随着0dd_frame与Even_frame周期变长，第五晶体管M5、第八晶体管M8以及第十三晶体管M13的电压应力StreSS3变为电压应力StreSS5时，第五晶体管M5、第八晶体管M8以及第十三晶体管M13的恢复时间(recoverytime)也变来越长，阈值电压Vth的变化也越来越小。其中，电压应力stress是指，晶体管导通时的栅源压差。需要说明的是，stress为高电平时，第五晶体管M5、第八晶体管M8以及第十三晶体管M13处于导通状态；stress3为低电平时，晶体管处于关闭状态。而stress5为高电平时，第五晶体管M5、第八晶体管M8以及第十三晶体管M13处于工作状态，而stress5为低电平(恢复时间段内)时，晶体管处于不工作状态，此时晶体管的自身温度下降，阈值电压变化降低。恢复时间达到一定程度时，阈值电压变化A Vth能够降低30%，提高第五晶体管M5、第八晶体管M8以及第十三晶体管M13的工作可靠性，进而防止输出模块出现耦合噪音引出的不良输出。
[0080]第二方面，本实用新型实施例提供了一种移位寄存器，如图8所示，包括多个级联的如上文所述的多个移位寄存器单元；
[0081]除第一级的移位寄存器单元外，任意一级的移位前信号输入端连接至前一级移位寄存器单元的扫描信号输出端，其复位信号输入端连接至下一级移位寄存器单元的扫描信号输出端；
[0082]第一级移位寄存器单元的移位前信号连接至起始信号输入端STV;
[0083]最后一级的移位寄存器单元的扫描信号输出端输出复位信号至所有移位寄存器单元的帧复位信号端RST_T。
[0084]由上可以看出，本实用新型实施例提供的移位寄存器基于上文所述的移位寄存器单元实现，因而可以解决同样的技术问题，并取得相同的技术效果，在此不再一一赘述。
[0085]第三方面，本实用新型还提供了一种显示装置，包括上文所述的移位寄存器。该显示装置可以为:显示面板、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置由于包括上述任意一种移位寄存器单元，因而可以解决同样的技术问题，并取得相同的技术效果，在此不再一一赘述。
[0086]最后，需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接;可以是机械连接，也可以是电连接;可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。
[0087]本实用新型的说明书中，说明了大量具体细节。然而能够理解的是，本实用新型的实施例