半导体器件的制造方法

专利名称：半导体器件的制造方法
技术领域：
本发明涉及一种半导体器件的制造方法，特别涉及对在半导体器件的制造工序中，使用光掩模(以下简称掩模)将预定图形转印到半导体晶片(以下简称晶片)上的光刻技术用之有效的技术。
背景技术：
在半导体器件的制造领域，作为在晶片上形成细微图形的方法，广泛使用光刻技术。该光刻技术的主流，是将在掩模上所形成的图形通过缩小投影光学系统反复转印到晶片上的、所谓的光学式投影曝光技术。
光学式投影曝光技术中的晶片上的分辨率R，一般以R＝k×λ/NA表示。其中，k是与抗蚀剂材料和工艺相关的常数，λ是曝光光的波长，NA是投影曝光用透镜的数值孔径。由分辨率R的关系式可知，随着形成在晶片上的图形的细微化，需要采用使用了波长更短的光源的投影曝光技术。例如，利用使用了水银灯的i线(λ＝365nm)、KrF准分子激光(λ＝248nm)或者ArF准分子激光(λ＝193nm)作为照明光源的投影曝光装置，进行半导体器件的制造。为了进一步实现细微化，需要采用波长更短的照明光源，人们考虑采用例如F2准分子激光(λ＝157nm)。
另一方面，在投影曝光技术中所使用的掩模，采用了这样的构造在对照明光(曝光光)透明的石英玻璃基板(blanks)上形成由作为遮光膜的铬膜等构成的遮光图形。但是，随着转印的图形的细微化，移相掩模和半色调(halftone)掩模等包含了相位信息的掩模也被广泛使用。我们认为，这种包含了相位信息的掩模，今后使用量将会增大。
对于移相掩模，在掩模上进行了用于对透过相邻的图形的光施加相位差的加工。当前，主流方法是，在形成了由铬膜构成的图形之后，对露出未形成铬膜的图形区域的石英玻璃基板进行挖掘，挖入到透射光的相位反转的程度，并进行调整，使得通过相邻的透明图形的光的相位反转。
这里，作为使用了移相掩模的技术，在日本特开平11-072902号公报(专利文献1)中记载了以下技术。即，在石英基板的移相器配制区域形成深度不同的多个沟，在这些沟内填入由同一半透明材料构成的衰减形移相器(attenuated phase shifter)，由此，高精度地修正光接近效果，提高图形的分辨率。
另外，在日本特开2000-010256号公报(专利文献2)中记载了以下技术。即，在透光性基板上形成大的和小的凹部(沟)，在这些凹部内形成半透明膜。并且，通过改变半透明膜的膜厚，使照射在小的凹部和大的凹部的边缘部分的光透过，不使照射在大的凹部的中央部分的光透过。由此，将所要的图形转印到在晶片上形成的抗蚀剂膜上。
近年来，虽然在形成尺寸相对较大的图形时使用铬膜等遮光膜，但是，人们关注着在形成细微图形时不使用铬膜等遮光膜，而是以透明的移相器来形成图形的方法。由于该方法不在相对细微的图形上使用铬膜，因此，被称作CPL(Cr-less Phase-shift Lithography，无铬移相光刻)。(例如，参照非专利文献1)专利文件1日本特开平11-072902号公报(第3页、图1)专利文件2日本特开2000-010256号公报(第4页、图1)非专利文件1W.Conley，et.Al，“Application of CPL reticletechnology for the 65-and 50-nm node”Proc.SPIE Vol.5040，pp.392(2003)发明内容在上述CPL技术中，使用了透明移相器的细微图形，利用图形的边缘部分的相位反转效果，起到遮光部的作用。但是，当在尺寸大的图形上也使用透明移相器时，图形的边缘部分变为遮光部，在中央部分，相位反转了的透射光不会相互抵消，因此，起不到遮光部的作用。所以，难以形成所要的图形，在尺寸大的图形的部分，采用形成由铬膜等构成的遮光膜的构造。
以下，说明该无铬移相掩模的制造方法。首先，准备在主面上形成了铬膜的石英玻璃基板。然后，在铬膜上涂敷正型的第1电子束感应抗蚀剂膜，之后，对沟图形的形成区域照射电子束。接着，通过进行显影处理，形成照射了电子束的区域变成开口部的图形。
接下来，在以干法刻蚀(dry etching)除去了在开口部的底部露出的铬膜之后(第1干法刻蚀工序)，使通过对铬膜进行干法刻蚀而露出的石英玻璃基板形成预定深度的挖入沟图形(第2干法刻蚀工序)。该沟图形的形成也使用干法刻蚀。另外，使该沟图形的挖入量为能够得到相位反转效果的深度。
接着，在去除图形化了的正型的第1电子束感应抗蚀剂膜之后，在图形化了的铬膜上和沟图形上，涂敷新的负型的第2电子束感应抗蚀剂膜。然后，对形成尺寸相对较大的图形(宽图形)的区域照射电子束。接下来，通过进行通常的显影处理，在第2电子束感应抗蚀剂膜上形成尺寸较大的图形。该尺寸较大的图形占石英玻璃基板的面积微乎其微，大部分的第2电子束感应抗蚀剂膜被除去，在所除去的区域露出位于下层的铬膜。
接着，采用干法刻蚀除去露出的铬膜(第3干法刻蚀工序)，形成由铬膜构成的尺寸较大的图形。然后，通过除去图形化了的第2电子束感应抗蚀剂膜，能够形成混合了具有移相效果的细微的沟图形和由铬膜构成的尺寸较大的图形的无铬移相掩模。
在以上所述的工序中，干法刻蚀工序需要进行3次，掩模的制造工序复杂，并且，由在干法刻蚀工序中所产生的异物引起的掩模的缺陷也成为问题。特别是在上述第3干法刻蚀工序中，需要刻蚀铬膜的大部分，由异物引起的掩模的缺陷的产生更容易成为问题。
另外，在上述工序中，细微的沟图形和尺寸大的图形用不同的电子束描画而成。因此，存在容易产生细微的沟图形和尺寸大的图形之间的相对的位置偏移这样的问题。
本发明的目的在于，提供这样的半导体器件的制造方法使用能以简化了的工序制造的高精度的掩模，在晶片上形成所要的图形。
根据本说明书的记述和附图将会明白本发明的上述及其它的目的和新的特征。
下面，简单地说明本申请所公开的发明中有代表性的发明的概要。
本发明的半导体器件的制造方法的特征在于包括使用光掩模将预定的图形曝光到在半导体衬底上的形成感光膜上的步骤，上述光掩模包括(a)在基板上形成的多个沟图形和(b)在上述多个沟图形中的一部分沟图形内形成的遮光膜。
下面，简单地说明由本申请所公开的发明中有代表性的发明所取得的效果。
能够使用能以简化了的工序制造的掩模在晶片上形成所要的图形。


图1是表示本发明实施例1的掩模的一个例子的俯视图。
图2是在图1的A-A线剖开的剖视图。
图3是表示沟图形的宽度为0.05μm时的光强度分布的曲线图。
图4是表示沟图形的宽度为0.05μm时所形成的抗蚀剂膜的图。
图5是表示沟图形的宽度为0.2μm时的光强度分布的曲线图。
图6是表示沟图形的宽度为0.2μm时所形成的抗蚀剂膜的图。
图7是表示沟图形和遮光膜之间的位置偏移的图。
图8是表示遮光膜的位置偏移量给向晶片转印的转印尺寸带来的影响的曲线图。
图9是表示沟图形的宽度和遮光膜的宽度的关系的图。
图10是表示使遮光膜的宽度比沟图形的宽度小时的向晶片转印的转印尺寸的变动量的曲线图。
图11是表示沟图形的宽度(晶片上的换算值)和转印到晶片上的图形的宽度的关系的曲线图。
图12是表示填入了遮光膜的沟图形的宽度(晶片上的换算值)和转印到晶片上的图形的宽度的关系的曲线图。
图13是表示实施例1的掩模的制造工序的俯视图。
图14是在图13的A-A线剖开的剖视图。
图15是表示实施例1的掩模的制造工序的俯视图。
图16是在图15的A-A线剖开的剖视图。
图17是表示接在图16之后的掩模的制造工序的剖视图。
图18是表示实施例1的掩模的制造工序的俯视图。
图19是在图18的A-A线剖开的剖视图。
图20是表示实施例1的掩模的制造工序的俯视图。
图21是在图20的A-A线剖开的剖视图。
图22是表示在实施例1中所使用的投影曝光装置的图。
图23是用于说明在实施例1中所使用的投影曝光装置的扫描动作的图。
图24是表示实施例1的半导体器件的逻辑元件的俯视图。
图25是表示实施例1的半导体器件的制造工序的剖视图。
图26是表示接在图25之后的半导体器件的制造工序的剖视图。
图27是表示接在图26之后的半导体器件的制造工序的剖视图。
图28是表示接在图27之后的半导体器件的制造工序的剖视图。
图29是表示接在图28之后的半导体器件的制造工序的剖视图。
图30是表示接在图29之后的半导体器件的制造工序的剖视图。
图31是表示接在图30之后的半导体器件的制造工序的剖视图。
图32是表示接在图31之后的半导体器件的制造工序的剖视图。
图33是表示接在图32之后的半导体器件的制造工序的剖视图。
图34是表示栅极电极形成图形的平面形状的俯视图。
图35是表示栅极电极形成用的掩模的图形的俯视图。
图36是表示栅极电极形成用的掩模的制造工序的俯视图。
图37是表示接在图33之后的半导体器件的制造工序的剖视图。
图38是表示接在图37之后的半导体器件的制造工序的剖视图。
图39是表示接在图38之后的半导体器件的制造工序的剖视图。
图40是表示接在图39之后的半导体器件的制造工序的剖视图。
图41是表示接在图40之后的半导体器件的制造工序的剖视图。
图42是表示接在图41之后的半导体器件的制造工序的剖视图。
图43是表示实施例1的掩模的剖视图。
图44是表示实施例2的掩模的剖视图。
具体实施例方式
在以下的实施例中，为了方便，在必要时分割成多个部分或实施例进行说明，除了在特别指明的情况下，多个部分或实施例之间不是没有关系的，它们之间是变形例、详细说明、补充说明等关系。
另外，在以下的实施例中，在说到要素的数量等(包括个数、数值、量、范围等)时，除了在特别指明的情况下和在原理上明确地限定为特定的数量的情况下等之外，并不限于该特定的数量，也可以大于或小于特定的数量。
当然，在以下的实施例中，其结构要素(包括步骤要素等)，除了在特别指明的情况下和被认为在原理上明显是必须的的情况下等之外，并非一定是必须的。
同样地，在以下的实施例中，在说到结构要素等的形状、位置关系等时，除了在特别指明的情况下和被认为在原理上明显不是那样的情况下等之外，实质上还包括与其形状等近似或类似的要素等。这对于上述数值和范围也一样。
另外，在用于说明实施例的所有图中，同一部件原则上赋予相同的标号，省略其重复的说明。
另外，在附图中，为了不用剖视图也能容易明白，有时添加阴影线。
以下，根据附图详细说明本发明的实施例。
(实施例1)图1是表示本实施例1的掩模的一个例子的俯视图，图2是在图1的A-A线剖开的剖视图。如图1所示，本实施例1的掩模，在石英玻璃基板1(基板)上，形成有沟图形(第1沟图形)5a和沟图形(第2沟图形)5b，在沟图形5b上形成有遮光膜6。
如图2所示，沟图形5a由相对较窄的沟形成，沟图形5b由相对较宽的沟形成。并且，仅在相对较宽的沟图形5b上形成有遮光膜6。相对较窄的沟图形5a用于将细微图形转印到晶片上，相对较宽的沟图形5b用于将尺寸较大的图形转印到晶片上。
这些沟图形5a和沟图形5b，具有在掩模上作为遮光区域的作用。即，通过在石英玻璃基板1上形成沟图形5a、5b，从石英玻璃基板1的没有沟的区域透射过来的曝光光和从沟内透射过来的曝光光相互抵消，沟图形5a、5b成为遮光区域。就是说，沟图形5a、5b的深度，确定为从没有沟的区域透射过来的曝光光的光路长度和从沟内透射过来的曝光光的光路长度错开180度的相位，由此，从没有沟的区域透射过来的曝光光和从沟内射过来的曝光光就相互抵消了。
这里，图3～图6表示沟图形的宽度和由该沟图形得到的光强度分布的关系，以及沟图形的宽度和所形成的抗蚀剂膜的图形的关系。图3表示沟图形的宽度为0.05μm时的光强度分布。在图3中，横轴表示X轴方向的坐标，纵轴表示透射光与照射光的光强度比(相对值)。从图3可知，黑色区域表示沟图形，该沟图形的宽度为0.05μm。此时，观察光强度比可知，在沟图形下光强度比约为0.2，比沟图形以外的光强度比低。因此可知，当沟图形的宽度为0.05μm时，由于沟图形下的光强度比降低，因此，遮光特性良好。
图4表示沟图形的宽度为0.05μm时所形成的抗蚀剂膜的图形。在图4中，横轴表示X轴方向的坐标，纵轴表示抗蚀剂膜的高度。从图4可知，在抗蚀剂膜上形成有宽度为约0.05μm、高度为约0.2μm的良好的图形，这是因为用于掩模的沟图形的遮光特性良好的缘故，即，由于在沟图形的宽度为0.05μm这样细微的情况下，沟图形的遮光特性良好，因此，抗蚀剂膜的图形化也良好。
相对于此，图5表示沟图形的宽度为0.2μm时的光强度分布。在图5中，横轴表示X轴方向的坐标，纵轴表示光强度比(相对值)。从图5可知，在沟图形的边缘部分产生了由相位反转效果引起的光强度比的下降，在沟图形的中央部，透射光强度变大。具体而言，在沟图形的边缘部分，光强度比约为0.3，而在沟图形的中央部分，光强度比上升为约0.5。
这样，在沟图形的宽度为0.2μm这样比较大的情况下，在沟图形的边缘部分，从没有沟的区域透射过来的曝光光和从沟内透射过来的曝光光相互抵消了。在沟图形的中央部，从没有沟的区域透射过来的曝光光的光强度变小，而从沟内透射过来的曝光光的光强度变大。由此可知未抵消而残留的曝光光的光强度比变大，沟图形的遮光特性变差。
图6表示沟图形的宽度为0.2μm时所形成的抗蚀剂膜的图形。在图6中，横轴表示X轴方向的坐标，纵轴表示抗蚀剂膜的高度。从图6可知，在中央部抗蚀剂膜消失了，未形成良好的图形。即，通过将宽度为0.2μm的沟图形用于掩模，应该形成剖面为一个大致长方形的图形的抗蚀剂膜。但是，由于沟图形的中央部的遮光特性变差，因此，透射光的光强度变大了。所以，在抗蚀剂图形的中央部，抗蚀剂膜因显影处理而消失，形成了在中央部分离开了的两个图形。
这样，当由沟图形对透过的曝光光进行遮光时，在形成细微的图形的情况下没有问题。但是，在形成尺寸在某种程度上较大的图形时，在中央部，遮光特性变差，不能正常地形成抗蚀剂膜的图形。
因此，以往在形成细微的图形时使用能得到移相效果的沟图形。对于尺寸大的图形，不形成沟图形，而是使用铬膜形成遮光图形。但是，如上所述，在这样的掩模中，在制造工序需要进行3次干法刻蚀，制造工序变得复杂。并且，干法刻蚀产生异物，掩模容易产生缺陷。另外，由于分别用电子束描画形成沟图形和由铬膜构成的遮光图形，因此，在沟图形和由铬膜构成的遮光图形之间容易产生相对的位置偏移。
因此，如图1和图2所示，在本实施例1中，为了形成细微的图形和尺寸大的图形这两种图形，在掩模上形成分别与它们对应的宽度的沟图形5a、5b。并且，在宽度宽的沟图形5b内形成由抗蚀剂膜6a构成的遮光膜6。即，为了形成尺寸大的图形而形成宽度宽的沟图形5b；为了确保沟图形5b的中央部的遮光特性，在沟图形5b内形成了遮光膜6。
由此，通过在形成细微的图形时使用能在整个沟上得到移相效果的沟图形5a，能形成良好的细微图形。并且，通过在形成尺寸大的图形时使用在沟图形5b中填入了遮光膜6的图形，能形成良好的图形。
另外，在填入了遮光膜6的沟图形5b中，边缘部分由沟图形5b决定，因此，能够减小所填入的遮光膜6的位置偏移的影响和遮光膜6的尺寸的影响。
遮光膜6需要具有对曝光光遮光的性质，可以使用例如有机感光性树脂膜。作为该有机感光性树脂膜，例如有由电子束感光的抗蚀剂膜。作为遮光膜6对曝光光的遮光特性，例如曝光光对遮光膜的透射率必须小于或等于0.1％。
如上所述，本实施例1的掩模，采用以下的构造包括为了形成细微图形而挖入石英玻璃基板1的沟图形5a，为了形成尺寸大的图形而挖入石英玻璃基板1的宽度宽的沟图形5b，以及填入该沟图形5b的遮光膜6。并且，在掩模上，形成位于元件图形形成区域的周围的遮光图形8a和用于曝光装置和掩模的对准的标志图形8b，以及其它曝光所需的辅助图形。这些图形也由填入了遮光膜的沟图形形成。
在用于形成元件的图形以外的图形中，在需要与曝光光不同的光的遮光特性的情况下，以及在检测光的透射率高而难以检测图形的情况下，需要在遮光膜中添加对该光具有遮光特性的吸光剂等，或者将图形的形状构成为其光学系统的分辨界限以下的薄长方形而取得遮光特性。即，需要在沟图形中所填入的遮光膜对曝光光具有遮光特性。但是，对于用于曝光装置和掩模的对准的标志图形等元件形成图形以外的图形，有时使用种类与曝光光不同的光。因此，对于元件形成图形以外的图形，需要对种类与曝光光不同的光具有充分的遮光特性。
接下来，说明在掩模上所形成沟图形5b和在该沟图形5b内所形成的遮光膜6之间的位置偏移给向晶片转印的转印尺寸所带来的影响。图7是表示在石英玻璃基板1上所形成的沟图形5b和在该沟图形5b内所形成的遮光膜6存在相对位置偏移的情况的图。在图7中，设沟图形5b和遮光膜6的相对位置偏移量为P1。
图8是表示在沟图形5b和遮光膜6之间存在相对位置偏移的情况下，该位置偏移量P1给向晶片转印的转印尺寸所带来的影响的曲线图。在图8中，横轴表示将图形转印到晶片上时所使用的曝光装置的缩小倍率为1/4时的遮光膜6的位置偏移量P1(nm)，纵轴表示转印到晶片上的图形尺寸的变动量(nm)。从图8可知，在遮光膜6的位置偏移量P1增加的同时，转印到晶片上的图形尺寸的变动量也增加，特别是当遮光膜6的位置偏移量P1大于约80nm时，转印到晶片上的图形尺寸的变动量也迅速增加。
这里，遮光膜6通过电子束描画装置进行图形化而形成。通常所使用的电子束曝光装置的对准精度约为30nm左右。因此，当考虑电子束曝光装置的对准精度时，遮光膜6的位置偏移量P1约为30nm左右。此时，由图8可知，转印到晶片上的图形尺寸的变动量，约为2nm左右，给向晶片进行转印的图形尺寸所带来的影响微乎其微。即，当遮光膜6的位置偏移量P1为电子束曝光装置的对准精度左右时，不会有大的问题。
接下来，说明在沟图形5b内形成的遮光膜6的图形尺寸的变动量给向晶片转印的转印尺寸所带来的影响。图9表示在石英玻璃基板1上形成了沟图形5b、在该沟图形5b内形成了遮光膜6时的沟图形5b的宽度L1和遮光膜6的宽度L2。图10是表示以遮光膜6的宽度L2与沟图形5b的宽度L1相等时为初始值，遮光膜6的宽度L2比沟图形5b的宽度L1小时的向晶片转印的转印尺寸的变动量的曲线图。如曲线图10所示，当在曝光装置中使用本实施例1中的掩模时，能够评价由例如抗蚀剂膜构成的遮光膜劣化的现象。即，在由抗蚀剂膜构成的遮光膜为有机物，使用掩模时用强烈的紫外线照射的情况下，遮光膜6与空气中的氧反应、分解。因此，由抗蚀剂膜构成的遮光膜6的宽度L2减小。因此，通过调整遮光膜6的宽度L2从初始尺寸减小时的向晶片转印的转印尺寸的变动量，能够评价遮光膜6的劣化的影响。
如图10所示，以遮光膜6的宽度L2与沟图形5b的宽度L1相等、为760nm时作为转印尺寸的变动量的基准(变动量0)。此时，即使将遮光膜6的宽度L2从760nm减小约40nm，成为720nm时，向晶片转印的转印尺寸的变动量，约为1.5nm左右。因此，可知，即使发生由遮光膜6的劣化引起的宽度L2的减小，对转印尺寸的影响也处于不会产生问题的水平。
接下来，在本实施例1的掩模中，将沟图形5a用于细微图形的形成，将填入了遮光膜6的沟图形5b用于尺寸大的图形的形成，并对使用沟图形5a形成转印图形时和使用填入了遮光膜6的沟图形5b形成转印图形时的界限进行说明。即，评价转印图形的尺寸在何种程度下可以使用能获得移相效果的沟图形5a，或者转印图形的尺寸在何种程度以上时可以使用填入了遮光膜6的沟图形5b。
以下表示用于转印的条件。首先，曝光光使用波长为193nm的ArF准分子激光，光学系统的透镜的数值孔径为0.7，照明形状是轮带状，σ比率是0.85/0.57，转印的抗蚀剂膜的膜厚为0.2μm。
图11是表示沟图形5a的宽度(晶片上的换算值)和转印到晶片上的图形的宽度的关系的曲线图。在图11中，三角形标记表示曝光量为30(mJ/cm2)的情况，四边形标记表示曝光量为40(mJ/cm2)的情况，圆形标记表示曝光量为50(mJ/cm2)的情况。
从图11可知，在曝光量为50(mJ/cm2)的情况下，当使沟图形5a的宽度从约0.06(μm)增大到约0.09(μm)时，转印图形的尺寸也随之从约0.05(μm)增大到约0.08(μm)。因此，可知，沟图形5a的宽度在晶片上的换算值到0.09(μm)为止，能够正常地形成转印图形。但是，当将沟图形5a的宽度增大到大于或等于0.09(μm)时，转印图形的宽度不增大反而减小。因此，可知，当使沟图形5a的宽度大于或等于0.09(μm)时，不能正常地形成转印图形。
同样可知，在曝光量为40(mJ/cm2)的情况下，沟图形5a的宽度到约0.09(μm)为止，能正常地形成转印图形；当沟图形5a的宽度大于约0.09(μm)时，转印图形的宽度不增大反而减小，因此，无法正常地形成转印图形。
在曝光量为30(mJ/cm2)的情况下，当使沟图形5a的宽度从约0.05(μm)增大到约0.075(μm)时，转印图形的尺寸也随之从约0.06(μm)增大到约0.10(μm)。因此可知，沟图形5a的宽度在晶片上的换算值到0.075(μm)为止，能正常地形成转印图形。但是，随着沟图形5a的宽度变得大于0.075(μm)，转印图形的宽度并不减小。但是相对于沟图形5a的宽度的增加，转印图形的宽度只增加一点。因此可知，当沟图形5a的宽度大于约0.075(μm)时，不能正常地形成转印图形。因此可知，在曝光量为30(mJ/cm2)的情况下，用沟图形5a能正常地进行转印的图形的宽度为小于或等于0.10(μm)。
接下来，图12是表示填入了遮光膜6的沟图形5b的宽度(晶片上的换算值)和转印到晶片上的图形的宽度的关系的曲线图。从图12可知，当曝光量为30(mJ/cm2)、40(mJ/cm2)以及50(mJ/cm2)中的任意一个的情况下，随着填入了遮光膜6的沟图形5b的宽度的增加，转印的图形的宽度也增加。因此，可知，在填入了遮光膜6的沟图形5b中，能正常地形成转印图形。
如上所述，例如在曝光量为30(mJ/cm2)的情况下，在形成宽度到0.1(μm)为止的转印图形时，作为掩模使用沟图形5a；在形成宽度大于或等于0.1(μm)的转印图形时，作为掩模可以使用填入了遮光膜6的沟图形5b。
接下来，参照

本实施例1的掩模的制造方法。
如图13和表示在图13的A-A线剖开的剖面的图14所示，首先，在石英玻璃基板1上涂敷正型的感应电子束的抗蚀剂膜(第1抗蚀剂膜)2，在该抗蚀剂膜2上形成导电膜(第1导电性膜)3。该导电膜3是为了防止由后述的电子束描画时的电子束引起的带电而形成的。
接着，如图15和表示在图15的A-A线剖开的剖面的图16所示，在对所要的图形部4a、4b照射了电子束(电子束描画)之后，进行显影处理，由此，形成使图形部4a、4b形成了开口的抗蚀剂膜2。另外，图形部4a的宽度相对较窄，图形部4b的宽度相对较宽。
这里，在进行显影处理时，除去形成在抗蚀剂膜2上的导电膜3。即，导电膜3由例如水溶性的有机膜构成，用显影液除去。具体而言，导电膜3可以使用例如Espacer(昭和电工株式会社制造)和AquaSave(三菱RAYON株式会社制造)等。
另外，导电膜3与照射电子束的电子束描画装置的接地进行电连接，在对抗蚀剂膜2照射电子束时，能防止抗蚀剂膜2带电。因此，能防止抗蚀剂膜2的图形形状异常和图形位置偏移等不良状况。
接下来，如图17所示，以使图形部4a、4b形成了开口的抗蚀剂膜2为掩膜，对石英玻璃基板1的露出部分进行挖掘，挖入预定的深度，形成沟图形5a、5b。该沟图形5a、5b，能用例如干法刻蚀形成。该沟图形5a、5b的深度，为能获得相位反转效果的深度，例如，当作为曝光光使用波长为193nm的ArF准分子激光时，沟图形5a、5b的深度例如为190nm。另外，当作为曝光光使用波长为248nm的KrF准分子激光时，沟图形5a、5b的深度例如为245nm。
另外，沟图形5a、5b分别与在抗蚀剂膜2上所形成的图形部4a、4b相对应地形成，因此，沟图形5a的宽度相对较窄，而沟图形5b的宽度相对较宽。
接着，通过除去图形化了的抗蚀剂膜2，如图18和表示在图18的A-A线剖开的剖面的图19所示，能形成在石英玻璃基板1上形成了沟图形5a、5b的移相掩模。
但是，在该移相掩模上所形成的宽度宽的沟图形5b，由于宽度宽，因此遮光特性不充分，利用它不能形成正常的转印图形。因此，在本实施例1中，通过以下所示的工序，在沟图形5b内形成了成为遮光膜的抗蚀剂膜(第2抗蚀剂膜)6a。就是说，如图20和表示在图20的A-A线剖开的剖面的图21所示，在形成了沟图形5a、5b的石英玻璃基板1上，形成抗蚀剂膜6a。
抗蚀剂膜6a，通过使用例如旋涂法等形成在石英玻璃基板1上。该抗蚀剂膜6a，具有吸收KrF准分子激光、ArF准分子激光或者F2激光等曝光光的性质。并且，需要具有感应电子束的性质。就是说，抗蚀剂膜6a形成在沟图形5b内，需要具有对使用掩模时的曝光光进行遮光的特性，并且，在形成掩模时，由于抗蚀剂膜6a的图形化通过例如电子束来进行，因此，需要具有感应电子束的性质。
具体而言，作为抗蚀剂膜6a，以例如200nm的厚度形成了酚醛清漆类抗蚀剂膜，但并不限于此。例如作为抗蚀剂膜6a，还可以使用α-甲基苯乙烯和α-氯丙稀酸的共聚物、酚醛清漆树脂和(苯)醌二嗪、酚醛清漆树脂和聚甲基戊烯-1-砜、以氯甲基化聚苯乙烯等为主要成分的化合物、萘酚化酚醛树脂、萘酚-酚醛清漆树脂、酚醛丙烯酸酯树脂、以蒽加成-酚醛清漆树脂为主要成分的化合物。另外，例如还可以使用在聚乙烯酚醛树脂的酚醛树脂和酚醛清漆树脂中，混合了抗蚀剂和酸发生剂的、所谓的化学增强型抗蚀剂膜。
上述抗蚀剂膜6a的材料，是以对波长小于或等于200nm的真空紫外线进行遮光的材料为对象的，但并不限于此。例如在对波长为248nm的KrF准分子激光进行遮光时，作为抗蚀剂膜6a可以使用其它的材料，或者也可以在抗蚀剂膜6a中添加光吸收材料和遮光材料。
另外，作为抗蚀剂膜6a的材料，对投影曝光装置的光源具有遮光特性，并且，如果在掩模制造工序中所使用的图形描画装置的光源具有例如感应电子束的性质，则不限于上述材料，还可以进行各种变更。另外，膜厚也不限于上述的200nm。
接着，在石英玻璃基板1上形成了抗蚀剂膜6a之后，在该抗蚀剂膜6a上形成导电膜(第2导电性膜)7。导电膜7是为了防止后述的电子束描画时由电子束引起的带电而形成的，例如，与上述导电膜3相同，由水溶性的有机膜等形成。
接下来，对抗蚀剂膜6a的预定区域照射电子束，之后，通过进行显影处理，如图1和表示在图1的A-A线剖开的剖面的图2所示，仅在宽度相对较宽的沟图形5b内残留遮光膜6(抗蚀剂膜6a)。此时，通过所进行的显影处理，除去导电膜7。
为了与沟图形5b的位置对准地进行抗蚀剂膜6a的图形化，留有对准余量地进行抗蚀剂膜6a的图形化。因此，在沟图形5b中所填入的抗蚀剂膜6a的宽度比沟图形5b的宽度小。
另外，由于掩模的周边部(元件图形形成区域的外侧)成为与投影曝光装置的接触部，因此，除去抗蚀剂膜6a，以防止异物的产生，该异物起因于由机械性冲击所引起的抗蚀剂膜6a的剥离和削减等。
这里，作为抗蚀剂膜6a，通过使用例如负型的抗蚀剂膜，能以Q-TAT(Quick Turn Around Time快速周转时间)制作掩模。即，如果在元件图形形成区域的外侧留有抗蚀剂膜6a，则如上所述，成为产生异物的原因，因此，需要除去位于元件图形形成区域的外侧的抗蚀剂膜6a。这里，由于使抗蚀剂膜6a为正型的抗蚀剂膜，并通过显影处理除去用电子束描画的区域，因此，对位于元件图形形成区域的外侧的大半的区域，也必须用电子束进行描画，从而费时。相对于此，作为抗蚀剂膜6a，如果使用负型的抗蚀剂膜，则通过显影处理除去未用电子束描画的区域，因此，在掩模的主面内，仅在面积相对较小的区域(图形形成区域)进行电子束的描画即可。由此，能够减小描画面积，缩短描画时间。
另外，在进行了仅在沟图形5b内残留抗蚀剂膜6a的处理之后，还可以进行所谓的抗蚀剂膜的硬化处理。硬化处理，例如，能够由施加热处理的工序和强烈地照射紫外线的工序来实施。通过进行该硬化处理，能够提高使用掩模时的抗蚀剂膜6a对曝光光照射的耐性。
这样，能形成本实施例1的掩模，该掩模形成了宽度相对较窄的沟图形5a和宽度相对较宽的沟图形5b，并仅在沟图形5b的内部形成了由抗蚀剂膜6a构成的遮光膜6。
根据本实施例1的掩模的制造方法，仅在在石英玻璃基板1上形成沟图形5a、5b的工序中使用干法刻蚀工序，因此，与以往的掩模的制造方法相比，能削减干法刻蚀工序。就是说，当像以往的掩模那样形成由沟图形和铬膜构成的遮光图形时，需要3次干法刻蚀工序，但在本实施例1中，只使用1次干法刻蚀工序即可。
因此，在本实施例1中，能够简化掩模的制造工序，并且，能够抑制由在干法刻蚀工序中产生的异物引起的掩模的缺陷。另外，由于能够简化掩模的制造工序，因此，能够缩短TAT(Turn Around Time周转时间)，进而谋求提高成品率。
另外，对于以往的掩模，由于分别用电子束描画来形成由沟图形和铬膜构成的遮光图形，因此，在由沟图形和铬膜构成的遮光图形之间，容易产生相对的位置偏移，但在本实施例中，因为以1次电子束描画来形成宽度相对较窄的沟图形5a和宽度相对较宽的沟图形5b，因此，能够防止沟图形5a和沟图形5b之间的相对位置偏移。
另外，对于由本实施例1所制造的掩模，为了防止在沟图形5b内所形成的抗蚀剂膜6a的氧化，将掩模的图形形成面预先放在氮气(N2)等惰性气体气氛中是有效的。
另外，用于仅在沟图形5b内形成抗蚀剂膜6a的图形化，并不限于用上述电子束进行的描画方法，还可以利用例如230nm以上的紫外线(例如i线(波长为365nm))，来进行抗蚀剂膜6a的图形化。
本发明的目的在于，提供一种无铬移相掩模的实用的掩模构造。因此使用掩模时所照射的曝光光的对象波长也可以使用其它的波长，抗蚀剂膜6a的材料和掩模基板材料也可以使用其它的材料。另外，在本实施例1中，作为遮光膜6使用了抗蚀剂膜6a，但是，并不限于此，只要是具有遮光性的膜，也可以使用抗蚀剂膜6a以外的材料。
接下来，参照

使用本实施例1的掩模的投影曝光装置(扫描装置)。
图22表示扫描装置10的一个例子。扫描装置10是例如缩小比为4∶1的扫描式缩小投影曝光装置。在图22中，从曝光光源10a发出的曝光光EXL，经由复眼透镜(flyeye lens)10b、孔径10c、聚光透镜10d1、聚光透镜10d2以及反射镜10e，对掩模(掩模原版(reticle))1A进行照射。通过使孔径10f的开口部的大小变化来调整光学条件中的干涉因子(coherent factor)。在掩模1A上设置有薄膜PE，用于防止由异物附着引起的图形转印不良等。在掩模1A上所描画的掩模图形，通过投影透镜10g投影到在作为试样基板的晶片的主面上形成的抗蚀剂膜上。另外，掩模1A配置在由掩模位置控制装置10h和反射镜10i1控制的掩模载物台10i2上，其中心和投影透镜10g的光轴已准确地对准。
晶片9真空吸附在试样台10j上。试样台10j配置在能够沿投影透镜10g的光轴方向，即在可沿与试样台10j的晶片配制面垂直的方向移动的Z载物台10k上，并且，Z载物台10k配置在可沿与试样台10j的晶片配制面平行的方向移动的XY载物台10m上。
Z载物台10k和XY载物台10m，根据来自主控制系统10n的控制命令，分别由驱动装置10p、10q控制，因此，能够将晶片9移动到所要的曝光位置。以固定在Z载物台10k上的反射镜10r的位置作为所要的曝光位置，由激光测长器10s正确地监视。另外，晶片9的表面位置由通常的曝光装置所具有的焦点位置检测装置进行测量。而且，通过根据测量结果驱动Z载物台10k，能够使晶片9的主面总是与投影透镜10g的成像面一致。
根据缩小比例同步驱动掩模1A和晶片9。然后，通过使曝光区域对掩模1A的主面进行扫描，将掩模图形缩小转印到在晶片9的主面上所形成的抗蚀剂膜上。此时，晶片9的主面的位置，也通过上述装置对晶片9的扫描进行动态的驱动控制。当使掩模1A上的掩模图形与在晶片9上所形成的电路图形重合并曝光时，使用校准检测光学系统10t，检测在晶片9上所形成的掩模图形的位置，根据该检测结果进行晶片9的定位并进行重合转印。另外，主控制系统10n与网络装置10u进行了电连接，能够远程监视扫描装置10的状态。
图23是示意地表示扫描装置10的扫描曝光动作的说明图。在图23中，为了容易看图而添加了阴影线。
在使用了扫描装置10的扫描曝光处理中，一边使掩模1A和晶片9的主面保持平行，一边使掩模1A和晶片9相对地逆向移动。即，掩模1A和晶片9是镜面对称的关系，因此，在进行曝光处理时，掩模1A的扫描方向和晶片9的扫描(scan)方向，如以图23的箭头表示的载物台扫描方向G、H所示那样成逆向。对于驱动距离，当缩小比例为4∶1时，设掩模1A的移动量为4，则晶片9的移动量为1。此时，使曝光光EXL通过孔径10f的平面长方形的缝隙10fs照射到掩模1A上。即，将投影透镜10g的有效曝光区域内所包含的缝隙状的曝光区域作为有效的曝光区域来使用。
虽然没有特别限定，但缝隙10fs的宽度(短方向尺寸)，在晶片9上通常为例如4mm～7mm左右。并且，使该缝隙状的曝光区域沿缝隙10fs的宽度方向(短方向)，即，与缝隙10fs的长边方向正交或倾斜交叉的方向连续移动(扫描)，并且，通过成像光学系统(投影透镜10g)将曝光光照射到晶片9的主面上。由此，能够将掩模1A的掩模图形分别转印到位于晶片9上的多个芯片区域CA。另外，这里，仅示出了说明扫描装置10的功能所需的部分，其它的通常的扫描装置所需的部分，在通常的范围内相同。
接下来，说明本实施例1的使用了掩模的半导体器件的制造例子。在该半导体器件的制造工序中，包括用上述曝光装置将本实施例1的掩模的图形转印到晶片上的光刻工序。
图24是表示半导体器件中的逻辑元件的一部分的俯视图。该逻辑元件例如由2个n沟道MISFET(Metal Insulator Semiconductor FieldEffect Transistor金属绝缘体半导体场效应晶体管)Qn，以及2个p沟道MISFETQp构成。n沟道MISFETQn形成在形成于半导体衬底上的p阱PW上，p沟道MISFETQp形成在形成于半导体衬底上的n阱NW上。n沟道MISFETQn具有栅极电极12A、在p阱PW的表面区域形成的n型半导体区域(扩散层)11n；p沟道MISFETQp具有栅极电极12A、在n阱NW的表面区域形成的p型半导体区域(扩散层)11p。
栅极电极12A由n沟道MISFETQn和p沟道MISFETQp共用。栅极电极12A例如由以下构造等构成低电阻多晶硅的单体膜，在低电阻多晶硅膜的上部设置了硅化物膜的多晶硅-硅化物(polycide)构造，以及在低电阻多晶硅膜上形成氮化钨膜等阻挡膜、再在该阻挡膜上形成了钨膜等金属膜的多晶硅-金属(polymetal)构造。栅极电极12A的下方的半导体衬底部分为沟道区域。
布线13A是高电位(例如3.3V或者1.8V左右)侧的电源布线，该电源布线通过接触孔CNT与2个p沟道MISFETQp的p型半导体区域11p进行电连接。另外，布线13B是例如低电位(例如0V左右)侧的电源布线，该电源布线通过接触孔CNT与1个n沟道MISFETQn的n型半导体区域11n进行电连接。
布线13C是2端输入NAND栅极电路的输入布线，该输入布线通过接触孔CNT与栅极电极12A的宽幅部分接触并进行电连接。布线13D通过接触孔CNT电连接在n型半导体区域11n和p型半导体区域11p这两者上。布线14A通过通孔TH与布线13D电连接。
接下来，使用沿图24的虚线的剖面图，说明形成半导体器件中的逻辑元件的工序。
首先，如图25所示，在由例如p型单硅晶构成的半导体衬底9S的主面(元件形成面)上，通过热氧化法形成由例如氧化硅膜构成的绝缘膜15。并且，在绝缘膜15上，利用CVD(Chemical VaporDeposition化学气相淀积)法等形成由例如氮化硅膜构成的绝缘膜16，在该绝缘膜16上涂敷抗蚀剂膜17。
接着，利用使用了掩模的扫描装置10对抗蚀剂膜17实施曝光处理，该掩模形成了元件隔离沟形成用图形，之后，进行显影处理。由此，如图26所示，抗蚀剂膜17被图形化，从而在半导体衬底9S的主面上形成抗蚀剂图形17a。抗蚀剂图形17a，形成为露出元件隔离区域，并覆盖有源区域。
接下来，如图27所示，将抗蚀剂图形17a作为刻蚀掩膜，依次除去露出的绝缘膜16和绝缘膜15，之后，通过刻蚀半导体衬底9S，在半导体衬底9S上形成元件隔离沟18。之后，除去抗蚀剂图形17a。
接着，如图28所示，在半导体衬底9S的主面上利用CVD法等形成由例如氧化硅膜构成的绝缘膜19，之后，通过使用例如化学机械研磨法(CMPChemical Mechanical Polishing)等对半导体衬底9S实施平坦化处理。通过该平坦化处理，最终形成图29所示的元件隔离区域SG。在本实施例1中，使元件隔离区域SG为沟型隔离构造(trench isolation)，但并不限于此，例如，还可以由以LOCOS(LocalOxidization Of Silicon局部硅氧化)法得到的区域绝缘膜来形成。
接下来，在半导体衬底9S的主面上涂敷抗蚀剂膜，之后，通过使用了n阱形成用掩模的扫描装置10对半导体衬底9S实施曝光处理。由此，如图30所示，在半导体衬底9S的主面上形成抗蚀剂图形17b。抗蚀剂图形17b形成为露出n阱形成区域，并覆盖除此以外的区域。之后，以抗蚀剂图形17b为掩膜，将例如磷和砷等n型杂质离子注入到半导体衬底9S，由此，在n阱形成区域形成n阱NW。然后，除去抗蚀剂图形17b。
同样地，在半导体衬底9S的主面上涂敷抗蚀剂膜，之后，利用使用了p阱形成用掩模的扫描装置10对半导体衬底9S实施曝光处理。由此，如图31所示，在半导体衬底9S的主面上形成抗蚀剂图形17c。抗蚀剂图形17c形成为露出p阱形成区域，并覆盖除此以外的区域。之后，以抗蚀剂图形17c为掩膜，将例如硼等p型杂质离子注入到半导体衬底9S，由此，在p阱形成区域形成p阱PW。然后，除去抗蚀剂图形17c。
接着，如图32所示，在半导体衬底9S的主面上形成由例如氧化硅膜构成的栅极绝缘膜20，进而，在栅极绝缘膜20上形成由多晶硅膜等构成的导电膜12。由氧化硅膜构成的栅极绝缘膜20，例如使用热氧化法而形成；由多晶硅膜等构成的导电膜12，例如使用CVD法而形成。
接下来，在导电膜12上涂敷抗蚀剂膜(感光膜)，之后，利用使用了栅极电极形成用掩模的扫描装置10对半导体衬底9S实施曝光处理。由此，如图33所示，在半导体衬底9S的主面上形成抗蚀剂图形17d。抗蚀剂图形17d，如表示抗蚀剂图形17d的平面形状的图34所示，被图形化为抗蚀剂膜覆盖栅极电极形成区域，并露出除此以外的区域。就是说，该抗蚀剂图形17d形成为彼此平行的两条线图形和在2条线图形的端部分别形成了宽幅图形的形状，该线图形的宽度相对较窄，宽幅图形的宽度与线图形相比，相对较宽。相对较宽的宽幅图形，是用于形成栅极电极中与插针(plug)连接的部分的图形。即，在后述的层间绝缘膜上形成接触孔，该接触孔的一部分形成在栅极电极上(参照图24)。因此，通过将导体膜填入接触孔而形成的插针和栅极电极连接起来。栅极电极的图形中与该插针连接的部分为相对较宽的宽幅图形。
在形成这样的形状的抗蚀剂图形17的掩模上，形成有图35所示的图形。即，在栅极电极图形形成用的掩模上，形成相互平行的线状的沟图形5a和形成在该沟图形的端部的沟图形5b，在沟图形5b的内部，形成有对从扫描装置10发出的曝光光进行遮光的遮光膜6。根据该掩模，利用由宽度相对较窄的沟图形5a带来的相位反转效果，能在半导体衬底9S上的抗蚀剂膜上形成线图形。另外，对于中央部的遮光特性不太好的宽度相对较宽的沟图形5b，也在内部形成有遮光膜6，因此，具有良好的遮光特性，能够在半导体衬底9S上的抗蚀剂膜上形成宽幅图形。
上述栅极电极图形形成用掩模，能够如下所示地形成。即，如图36所示，在石英玻璃基板上形成了抗蚀剂膜2之后，通过1次电子束描画(曝光)进行图形化。图形化为使沟图形5a和沟图形5b的形成区域形成开口。并且，通过以图形化了的抗蚀剂膜2为掩膜对石英玻璃基板进行刻蚀，形成沟图形5a和沟图形5b，如图36所示。这里，因为利用1次电子束形成了沟图形5a和沟图形5b的形成区域，因此，沟图形5a和沟图形5b之间不会产生相对的位置偏移。并且，在除去了抗蚀剂膜2之后，在石英玻璃基板上形成新的抗蚀剂膜。之后，通过进行电子束描画，对该抗蚀剂膜进行图形化，从而形成如图35所示的遮光膜6。这样，能够形成彼此平行的线状沟图形5a和在该沟图形的端部形成的沟图形5b，并制作出仅在沟图形5b的内部具有遮光膜6的栅极电极形成用掩模。以下，回到对形成半导体器件中的逻辑元件的工序的说明。
如图33所示，通过使用栅极电极图形形成用掩模，对半导体衬底9S上的抗蚀剂膜进行图形化，并形成抗蚀剂图形17d，此时，在图33中，栅极电极图形形成用掩模，在石英玻璃基板1上仅示出了沟图形5a。这是由于示出了沿图24的虚线剖开的剖面的制造工序的缘故。即，图24的虚线剖开了栅极电极12A的宽度相对较窄的线图形。虽然在图33中未图示，但在栅极电极图形形成用掩模上，不仅形成有沟图形5a，还形成有填入了遮光膜6的沟图形5b。
接着，如图33所示，通过以抗蚀剂图形17d为掩膜对导电膜12进行刻蚀来形成栅极电极12A。之后，如图37所示，形成源极区域、漏极区域、以及还起布线层作用的n沟道MISFETQn用n型半导体区域11n和p沟道MISFETQp用p型半导体区域11p。向n型半导体区域11n和p型半导体区域11p导入高浓度的杂质，利用例如离子注入法和扩散法，相对于栅极电极12A自对准地形成。
接下来，如图38所示，在半导体衬底9S的主面上，使用例如CVD法形成由掺杂了例如磷的氧化硅膜构成的层间绝缘膜21a。接着，在该层间绝缘膜21a上，涂敷抗蚀剂膜，之后，利用使用了接触孔形成用掩模的扫描装置10对半导体衬底9S实施曝光处理。由此，如图39所示，在半导体衬底9S的主面上形成抗蚀剂图形17e。抗蚀剂图形17e形成为露出大致圆形的接触孔形成区域，并覆盖除此以外的区域。并且，以抗蚀剂图形17e为掩膜，在层间绝缘膜21a上形成接触孔CNT。
接着，如图40所示，除去抗蚀剂图形17e，之后，在半导体衬底9S的主面上，利用溅射法等形成由例如铝膜、铝合金膜或者铜膜等构成的导体膜13。并且，在导体膜13上涂敷抗蚀剂膜，之后，利用使用了布线形成用掩模的扫描装置10对半导体衬底9S实施曝光处理。由此，如图41所示，在半导体衬底9S的主面上形成抗蚀剂图形17f。抗蚀剂图形17f形成为覆盖布线形成区域，并露出除此以外的区域。之后，以抗蚀剂图形17f为掩膜，通过刻蚀导体膜13形成布线13A～13D。
以后，如图42所示，在半导体衬底9S的主面上，利用例如CVD法形成层间绝缘膜21b，并依次形成通孔TH和上层的布线14A，由此，能够形成半导体器件中的逻辑元件。
根据本实施例1，由于作为栅极电极形成用的掩模，使用了无Cr移相掩模，该无Cr移相掩模形成了沟图形5a和填入了由例如抗蚀剂膜构成的遮光膜的沟图形5b，因此，能够谋求降低掩模价格。即，由于本实施例1的掩模，能够以简化了的工序形成，因此，能够谋求降低掩模价格。特别是本实施例1中的掩模，适用于需要降低掩模价格的少量多品种的半导体器件的制造。
(实施例2)在本实施例2中，说明上述实施例1的变形例。图43是表示上述实施例1的掩模的剖视图。即，在图43中，在石英玻璃基板1上，形成有宽度相对较窄的沟图形5a和宽度比该沟图形5a宽的沟图形5b，进而，在沟图形5b的内部，形成有由例如抗蚀剂膜构成的遮光膜6。此时，为了对准沟图形5b形成遮光膜6，使遮光膜6具有对准余量。因此，遮光膜6的宽度比沟图形5b的宽度小。
在本实施例2中，在形成了与图43所示的构造相同的掩模之后，如图44所示，以在沟图形5b内所形成的遮光膜6流动的温度，即遮光膜6软化的温度以上的温度进行热处理。其结果，如图44所示，遮光膜6流动，以没有间隙的状态填入到沟图形5b中。由此，在实施例2中，能够形成遮光膜6完全填入沟图形5b的掩模。
由此，能够消除遮光膜6相对于沟图形5b的位置偏移的影响，能够形成高精度的掩模。另外，由于遮光膜6的侧壁(侧面)与石英玻璃基板1接触，因此，难以将氧提供给遮光膜6的侧面。因此，在对掩模照射作为曝光光的紫外线时，能够抑制遮光膜6和氧的反应，并抑制使用掩模时的掩模尺寸的变动。
以上，基于实施例具体地说明了由本发明人所完成的发明。但本发明并不限于上述实施例，在不脱离其主旨的范围内，还可进行各种变更。
在上述实施例1中，示出了使用通常的曝光装置的例子，但还可以将上述实施例1的掩模用于使用了例如液浸曝光技术的曝光装置。一般地，曝光装置的分辨率，与照明光的波长成正比，与透镜的数值孔径成反比。并且，透镜的数值孔径与曝光光所通过的介质n的折射率成正比。通常，曝光光所通过的介质是空气，n＝1，如果是液浸曝光技术，由于曝光光所通过的介质为纯水，因此，n＝1.44(在光源为ArF准分子激光时)。因此，如果在液浸曝光装置中使用上述实施例1的掩模，则与使用通常的曝光装置相比，能提高分辨率。
(工业可利用性)本发明能够广泛用于制造半导体器件的制造业。
权利要求
1.一种半导体器件的制造方法，包括使用光掩模将预定的图形曝光到在半导体衬底上形成的感光膜上的步骤，其特征在于，上述光掩模包括(a)在基板上形成的多个沟图形，以及(b)在上述多个沟图形中的一部分沟图形内形成的遮光膜。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于在上述多个沟图形中，包括具有第1宽度的第1沟图形和具有比上述第1宽度宽的第2宽度的第2沟图形，上述遮光膜形成在上述第2沟图形内。
3.根据权利要求1所述的半导体器件的制造方法，其特征在于上述遮光膜由有机感光性树脂膜形成。
4.根据权利要求1所述的半导体器件的制造方法，其特征在于上述遮光膜由用电子束进行感光的抗蚀剂膜形成。
5.根据权利要求2所述的半导体器件的制造方法，其特征在于上述遮光膜的宽度比上述第2沟图形的宽度窄。
6.根据权利要求1所述的半导体器件的制造方法，其特征在于在上述光掩模上形成有场效应晶体管的栅极电极用图形。
7.根据权利要求6所述的半导体器件的制造方法，其特征在于上述栅极电极用图形，包括具有第1宽度的第1沟图形和比上述第1宽度宽的在内部形成了遮光膜的第2沟图形，上述第2沟图形是用于形成栅极电极中与插针连接的部分的图形。
8.一种半导体器件的制造方法，包括使用光掩模将预定的图形曝光到在半导体衬底上形成的感光膜上的步骤，其特征在于，上述光掩模经过以下步骤形成(a)在基板上形成第1抗蚀剂膜的步骤，(b)对上述第1抗蚀剂膜进行图形化的步骤，(c)以图形化了的上述第1抗蚀剂膜为掩膜，在上述基板上形成宽度不同的多个沟图形的步骤，(d)除去图形化了的上述第1抗蚀剂膜的步骤，(e)在上述步骤(d)之后，在上述基板上形成第2抗蚀剂膜的步骤，以及(f)进行图形化，使得仅在形成于上述基板上的宽度不同的上述多个沟图形中、宽度相对较宽的沟图形内，留下上述第2抗蚀剂膜的步骤。
9.根据权利要求8所述的半导体器件的制造方法，其特征在于在上述步骤(c)，在上述基板上形成第1宽度的第1沟图形和比上述第1宽度宽的第2沟图形，在上述步骤(f)，仅在上述第2沟图形内形成上述第2抗蚀剂膜。
10.根据权利要求9所述的半导体器件的制造方法，其特征在于在上述步骤(f)，在上述第2沟图形内形成宽度比上述第2沟图形的宽度窄的上述第2抗蚀剂膜，上述光掩模还经过以下步骤形成(g)在上述步骤(f)之后，以大于或等于上述第2抗蚀剂膜软化的温度对上述光掩模施加热处理的步骤。
11.根据权利要求8所述的半导体器件的制造方法，其特征在于上述第2抗蚀剂膜是负型的抗蚀剂膜。
12.根据权利要求8所述的半导体器件的制造方法，其特征在于在上述步骤(b)，使用电子束对上述第1抗蚀剂膜进行图形化，在上述步骤(f)，使用电子束对上述第2抗蚀剂膜进行图形化。
13.根据权利要求12所述的半导体器件的制造方法，其特征在于在上述步骤(a)，在上述第1抗蚀剂膜上形成第1导电性膜，在上述步骤(e)，在上述第2抗蚀剂膜上形成第2导电性膜。
14.根据权利要求13所述的半导体器件的制造方法，其特征在于上述第1导电性膜和上述第2导电性膜由水溶性有机膜形成。
15.根据权利要求14所述的半导体器件的制造方法，其特征在于在上述步骤(b)，进行上述第1抗蚀剂膜的显影处理，利用该显影处理除去上述第1导电性膜；在上述步骤(f)，进行上述第2抗蚀剂膜的显影处理，利用该显影处理除去上述第2导电性膜。
16.根据权利要求8所述的半导体器件的制造方法，其特征在于在上述步骤(f)，使用波长大于或等于230nm的紫外线进行上述第2抗蚀剂膜的图形化。
17.根据权利要求16所述的半导体器件的制造方法，其特征在于在上述步骤(f)，使用波长为365nm的i线进行上述第2抗蚀剂膜的图形化。
18.根据权利要求8所述的半导体器件的制造方法，其特征在于在上述第2抗蚀剂膜中添加有光吸收材料或遮光材料。
19.根据权利要求8所述的半导体器件的制造方法，其特征在于上述光掩模还经过以下步骤形成(g)在上述步骤(f)之后，进行硬化处理的步骤，该硬化处理用于提高上述第2抗蚀剂膜对使用上述光掩模时的曝光光照射的耐性。
20.根据权利要求19所述的半导体器件的制造方法，其特征在于在上述步骤(g)，作为上述硬化处理，实施热处理或者照射紫外线。
全文摘要
本发明提供一种半导体器件的制造方法，使用能以简化了的工序制造的高精度的光掩模，在晶片上形成所要的图形。在石英玻璃基板(1)的主面上，形成宽度相对较窄的沟图形(5a)和宽度比沟图形(5a)宽的沟图形(5b)，在宽度相对较宽的沟图形(5b)内，形成由例如抗蚀剂膜构成的遮光膜(6)。该掩模的具体的制造方法是在石英玻璃基板(1)上涂敷了抗蚀剂膜之后，通过进行曝光和显影处理进行图形化。并以图形化了的抗蚀剂膜为掩膜，在石英玻璃基板(1)上形成沟图形(5a、5b)。接着，在除去图形化了的抗蚀剂膜之后，涂敷新的抗蚀剂膜。然后，通过进行图形化，仅在沟图形(5b)内形成遮光膜(6)。
文档编号G03F1/56GK1707362SQ20051007513
公开日2005年12月14日 申请日期2005年6月8日 优先权日2004年6月10日
发明者长谷川昇雄, 早野胜也 申请人:株式会社瑞萨科技