液晶显示装置的制作方法

专利名称：液晶显示装置的制作方法
技术领域：
本发明涉及至少对像素部使用薄膜晶体管的液晶显示装置。
背景技术：
近年来，将形成在具有绝缘表面的衬底上的半导体薄膜(厚度为几十
nm至几百nm左右)用于沟道形成区域构成薄膜晶体管的技术引人注目。薄
膜晶体管广泛地应用于电子器件如IC及电光装置，尤其是，正在加快开发
作为图像显示装置的开关元件的薄膜晶体管。
作为图像显示装置的开关元件，采用将非晶半导体膜用于沟道形成区域
的薄膜晶体管、或将多晶半导体膜用于沟道形成区域的薄膜晶体管等。作为 多晶半导体膜的形成方法，一般知道由光学系统将脉冲振荡的受激准分子激
光束加工为线形，并对于非晶硅膜进行线形光束的扫描和照射来晶化的技 术。
此外，作为图像显示装置的开关元件，采用将微晶半导体膜用于沟道形 成区域的薄膜晶体管(参照专利文献1及2)。日本专利申请公开Hei4-242724号公报日本专利申请公开2005-49832号公报
将多晶半导体膜用于沟道形成区域的薄膜晶体管具有如下优点其电场 效应迁移率比将非晶半导体膜用于沟道形成区域的薄膜晶体管高两个数量 级以上，并且可以将半导体显示装置的像素部和其周边的驱动电路一体形成 在相同衬底上。然而，有如下问题与将非晶半导体膜用于沟道形成区域的 情况相比，因使半导体膜晶化而工序较复杂，由此成品率降低且成本升高。
此外，有微晶半导体膜的晶粒的表面容易氧化的问题。这个情况还引起
如下问题当沟道形成区域的晶粒氧化时，在晶粒的表面上形成氧化膜，并
且该氧化膜障碍载流子的移动，从而薄膜晶体管的电特性降低。

发明内容
鉴于上述问题，本发明的目的在于提供包括电特性良好且可靠性高的薄 膜晶体管的液晶显示装置、以及批量生产性高地制造该液晶显示装置的方 法。
在包括反交错型薄膜晶体管的液晶显示装置的反交错型薄膜晶体管中， 在栅电极上形成栅极绝缘膜，在栅极绝缘膜上形成用作沟道形成区域的微晶 半导体膜(也称为半非晶半导体膜)，在微晶半导体膜上形成缓冲层，在缓 冲层上形成一对源区域及漏区域，以使源区域及漏区域的一部分露出的方式 形成与源区域及漏区域接触的一对源电极及漏电极。因此，源区域及漏区域 具有与源电极及漏电极接触的区域和不与源电极及漏电极接触的区域。此 外，在源电极及漏电极的外侧，源区域及漏区域的一部分、以及缓冲层的一 部分露出，并且源电极及漏电极不与微晶半导体膜的端部和源区域及漏区域 的端部重叠。此外，在源电极及漏电极的端部的外侧形成源区域及漏区域的 端部、以及缓冲层的端部。
通过源电极及漏电极的端部和源区域及漏区域的端部不一致，并在源电 极及漏电极的端部的外侧形成源区域及漏区域的端部，源电极及漏电极的端 部之间的距离变长，从而可以防止源电极及漏电极之间的漏电流及短路。此 外，电场不在源电极及漏电极和源区域及漏区域的端部中集中，从而可以防 止在栅电极与源电极及漏电极之间产生的漏电流。
此外，缓冲层的一部分具有凹部，并且该凹部的侧面与源区域及漏区域 的端部一致。由于缓冲层的一部分具有凹部且原区域和漏区域之间的距离远 离而源区域及漏区域之间的载流子移动的距离长，因此可以减少源区域及漏 区域之间产生的漏电流。
此外，在微晶半导体膜和源区域及漏区域之间形成有缓冲层。微晶半导 体膜用作沟道形成区域。另外，缓冲层在防止微晶半导体膜的氧化的同时用
作高电阻区域。在微晶半导体膜和源区域及漏区域之间使用高电阻率的非晶 半导体膜形成有缓冲层。由此，本发明的薄膜晶体管的电场效应迁移率高， 且截止时(即，对栅电极施加负电压时)的漏电流少，而漏耐压性高。
采用非晶半导体膜作为缓冲层。再者，优选采用包含氮、氢、卤素的任 何一种以上的非晶半导体膜。通过非晶半导体膜包含氮、氢、卤素的任何一 种，可以减少包含在微晶半导体膜中的晶粒的氧化。
可以通过等离子体CVD法、溅射法等形成缓冲层。此外，在形成非晶半 导体膜之后，通过对于非晶半导体膜进行使用氮等离子体、氢等离子体、或 卤素等离子体的处理，来可以使非晶半导体膜氮化、氢化、或卤化。
通过在微晶半导体膜的表面上设置缓冲层来可以减少包含在微晶半导 体膜中的晶粒的氧化，因此可以减少薄膜晶体管的电特性的退化。
与多晶半导体膜不同，微晶半导体膜可以直接形成在衬底上。具体而言， 可以将氢化硅作为原料气体并使用等离子体CVD装置来形成。通过上述方法 制造的微晶半导体膜也包括在非晶半导体中含有0. 5nm至20nm的晶粒的微 晶半导体膜。因此，与使用多晶半导体膜的情况不同，不需要在形成半导体 膜之后进行晶化工序。可以縮减制造薄膜晶体管时的工序数，并且还可以提 高液晶显示装置的成品率并抑制成本。此外，使用频率为lGHz以上的微波 的等离子体具有高电子密度，从而容易离解原料气体的氢化硅。因此，通过 使用频率为lGHz以上的微波的等离子体CVD法，与频率为几十MHz至几百 MHz的微波等离子体CVD法相比，可以较容易制造微晶半导体膜，并可以提 高成膜速度。因而，可以提高液晶显示装置的批量生产性。
此外，使用微晶半导体膜制造薄膜晶体管(TFT)，并且将该薄膜晶体管 使用于像素部、驱动电路来制造液晶显示装置。使用微晶半导体膜的薄膜晶 体管的电场效应迁移率为1 cm7V sec至20cm7V sec，其是将非晶半导 体膜用于沟道形成区域的薄膜晶体管的2倍至20倍。因此可以将驱动电路 的一部分或全部形成于与像素部相同的衬底上，来形成系统型面板(system on panel)。
此外，液晶显示装置包括液晶元件。另外，液晶显示装置还包括处于液 晶元件被密封状态的面板、以及处于将包括控制器的IC等安装在该面板上 的状态的模块。再者，本发明涉及制造该液晶显示装置的过程中的相当于液 晶元件完成之前的一个方式的元件衬底，该元件衬底的多个像素的各个中具 备将电压供给给液晶元件的单元。元件衬底采用各种方式，既可以处于只形成有液晶元件的像素电极的状态，又可以处于在形成成为像素电极的导电膜 之后并进行蚀刻来形成像素电极之前的状态。
注意，本说明书中的液晶显示装置是指图像显示器件、液晶显示器件、 或光源(包括照明装置)。此外，如下模块也都包括在液晶显示装置中安 装有连接器如FPC (柔性印刷衬底)、TAB (带式自动接合)胶带、或TCP (带 载封装)的模块；TAB胶带及TCP的前端设置有印刷布线板的模块；或通过 COG (晶玻接装，chip on glass)方式将IC (集成电路)直接安装在液晶 元件中的模块。
根据本发明，可以批量生产性高地制造包括电特性良好且可靠性高的薄 膜晶体管的液晶显示装置。


图1A和IB是说明本发明的液晶显示装置的制造方法的截面图； 图2A至2C是说明本发明的液晶显示装置的制造方法的截面图； 图3A和3B是说明本发明的液晶显示装置的制造方法的截面图； 图4A和4B是说明本发明的液晶显示装置的制造方法的截面图； 图5A至5C是说明本发明的液晶显示装置的制造方法的俯视图； 图6A至6C是说明本发明的液晶显示装置的制造方法的截面图； 图7A至7C是说明本发明的液晶显示装置的制造方法的截面图； 图8A和8B是说明本发明的液晶显示装置的制造方法的截面图； 图9A至9D是说明本发明的液晶显示装置的制造方法的俯视图； 图IO是说明本发明的微波等离子体CVD装置的俯视图IIA至IID是说明可应用于本发明的多级灰度掩模的截面图12A至12C是说明本发明的液晶显示面板的透视图13A至13C是说明使用本发明的液晶显示装置的电子设备的透视图M是说明使用本发明的液晶显示装置的电子设备的图； 图15是说明本发明的液晶显示装置的图； 图16是说明本发明的液晶显示装置的图； 图17是说明本发明的液晶显示装置的图；图18是说明本发明的液晶显示装置的图； 图19是说明本发明的液晶显示装置的图； 图20是说明本发明的液晶显示装置的图； 图21是说明本发明的液晶显示装置的图； 图22是说明本发明的液晶显示装置的图； 图23是说明本发明的液晶显示装置的图； 图24是说明本发明的液晶显示装置的图； 图25是说明本发明的液晶显示装置的图； 图26是说明本发明的液晶显示装置的图； 图27是说明本发明的液晶显示装置的图； 图28是说明本发明的液晶显示装置的图29A和29B是说明本发明的液晶显示面板的俯视图及截面图30是说明本发明的液晶显示装置的结构的框图31是说明本发明的液晶显示装置的驱动电路的结构的等效电路图； 图32是说明本发明的液晶显示装置的驱动电路的结构的等效电路图； 图33是说明本发明的液晶显示装置的驱动电路的布局的俯视图34A和34B是示出通过拉曼光谱法检测微晶半导体膜的结果的图35是用于器件模拟的模型图36是示出通过进行器件模拟而获得的电流电压特性的图； 图37A和37B是示出通过进行器件模拟而获得的薄膜晶体管的电子浓度 分布的图。
本发明的选择图为图2A至2C。
具体实施例方式
下面，关于本发明的实施方式将参照附图给予说明。但是，所属技术 领域的普通技术人员可以很容易地理解一个事实，就是本发明可以以多个不 同形式来实施，其方式和详细内容可以被变换为各种各样的形式而不脱离本 发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在本实施方式所 记载的内容中。实施方式1
在本实施方式中，对于用于液晶显示装置的薄膜晶体管的制造工序，参
照图1A至图12C进行说明。图1A至图4B、图6A至图8B是示出薄膜晶体 管的制造工序的截面图，而图5A至5C以及图9A至9D是一个像素中的薄膜 晶体管及像素电极的连接区域的俯视图。
具有微晶半导体膜的n型薄膜晶体管更优选用于驱动电路，因为其电场 效应迁移率高于具有微晶半导体膜的p型薄膜晶体管的电场效应迁移率。优 选使形成在相同衬底上的所有薄膜晶体管的极性为相同，以抑制工序数的增 加。在此，使用n沟道型的薄膜晶体管来进行说明。
如图1A所示，在衬底50上形成栅电极51。衬底50可以使用通过熔化 方法或浮发方法(float method)制造的无碱玻璃衬底例如钡硼硅酸盐玻璃、 铝硼硅酸盐玻璃、铝硅酸盐玻璃等、或陶瓷衬底，还可以使用具有可承受本 制造工序的处理温度的耐热性的塑料衬底等。此外，还可以使用在不锈钢合 金等金属衬底表面上设置绝缘膜的衬底。在衬底50是母玻璃的情况下，其 尺寸可以采用第一代(320mmx400mm)、第二代(400mmx500mm)、第三代 (550mmx650腿)、第四代(680mmx880mm或730mmx920mm)、第五代 (1000mmxl200mm或1100mmxl250mm)、第六代(1500mmxl800mm)、第七 代(1900mmx2200mm)、第八代(2160mmx2460mm)、第九代(2400mmx2謂mm 或2450mmx3050mm)、第十代(2950mmx3400mra)等。
使用钛、钼、铬、钽、钨、铝等的金属材料或其合金材料形成栅电极 51。可以通过溅射法、真空蒸镀法在衬底50上形成导电膜，通过光刻技术 或喷墨法在该导电膜上形成掩模，并使用该掩模蚀刻导电膜，来形成栅电极 51。注意，作为用来提高栅电极51的紧密性并防止扩散到基底的阻挡金属， 也可以将上述金属材料的氮化物膜设置在衬底50和栅电极51之间。在此， 通过采用使用第一光掩模形成的抗蚀剂掩模来蚀刻形成在衬底50上的导电 膜，来形成栅电极51。
注意，因为在栅电极51上形成绝缘膜、半导体膜及布线等，所以其端 部优选加工为锥形形状，以便防止断开。此外，虽然未图示，但可以通过该 工序同时形成连接到栅电极的布线。
其次，在栅电极51上按顺序形成栅极绝缘膜52a、 52b、微晶半导体膜 53、缓冲层54、添加有赋予一导电型的杂质元素的半导体膜55、导电膜65a 至65c。接着，在导电膜65c上涂敷抗蚀剂80。注意，优选至少连续形成栅 极绝缘膜52a、 52b、微晶半导体膜53及缓冲层54。再者，优选连续形成栅 极绝缘膜52a、 52b、微晶半导体膜53、缓冲层54、以及添加有赋予一导电 型的杂质元素的半导体膜55。通过在不接触大气的状态下至少连续形成栅 极绝缘膜52a、 52b、微晶半导体膜53、及缓冲层54，可以形成各个叠层界 面而不被大气成分及悬浮在大气中的污染杂质元素污染，因此可以减少薄膜 晶体管特性的不均匀。
栅极绝缘膜52a、52b分别可以通过CVD法或溅射法等并使用氧化硅膜、 氮化硅膜、氧氮化硅膜、或氮氧化硅膜来形成。在此示出，按顺序层叠氧化 硅膜或氧氮化硅膜、和氮化硅膜或氮氧化硅膜来形成栅极绝缘膜52a、 52b 的方式。另外，栅极绝缘膜还可以不采用两层结构，而从衬底一侧按顺序层 叠氮化硅膜或氮氧化硅膜、氧化硅膜或氧氮化硅膜、和氮化硅膜或氮氧化硅 膜的三层来形成栅极绝缘膜。此外，还可以使用氧化硅膜、氮化硅膜、氧氮 化硅膜或者氮氧化硅膜的单层来形成栅极绝缘膜。
在此，氧氮化硅膜是指具有如下组成的膜氧的含有量比氮的含有量多， 并且在采用卢瑟福背散射光谱学法(RBS: Rutherford Backscattering Spectrometry) 以及氢前方散射法 (HFS: Hydrogen Forward Scattering) 检测时，作为浓度范围，包含50原子％至70原子％的氧，包含O. 5原子％至 15原子％的氮，包含25原子％至35原子％的硅，包含0. 1原子％至10原子％ 的氢。此外，氮氧化硅膜是指具有如下组成的膜氮的含量比氧的含量多， 并且在采用RBS及HFS检测时，作为浓度范围，包含5原子％至30原子％的 氧，包含20原子％至55原子％的氮，包含25原子％至35原子％的硅，包含 10原子％至30原子％的氢。但是，在构成氧氮化硅或氮氧化硅的原子的总和 为100原子％时，氮、氧、硅及氢的含有比率包括在上述范围内。
微晶半导体膜53是指包括非晶结构和结晶结构(包括单晶、多晶)之 间的中间结构的半导体的膜。该半导体为具有在自由能方面上很稳定的第三 状态的半导体，并且具有短程有序且具有晶格应变的结晶质的半导体，粒径
为0.5nm至20nm的柱状或针状结晶在对于衬底表面成为法线的方向上生长。 此外，微晶半导体与非晶半导体混合在一起。在微晶半导体的典型例子的微 晶硅中，其拉曼光谱转移到比表示单晶硅的521cm—'低波数一侧。即，微晶 硅的拉曼光谱的峰值位于表示单晶硅的521cm—t和表示非晶硅的480cm—'之 间。此外，包含有至少1原子％或更多的氢或卤素，以便终止悬空键。再者， 可以通过将氦、氩、氪、氖等的稀有气体元素包含在微晶半导体膜中而进一 步促进晶格应变来提高稳定性以获得良好的微晶半导体膜。关于这种微晶半 导体膜的记述例如在美国专利文件4， 409， 134号中公开。
可以通过使用频率为几十MHz至几百MHz的高频率等离子体CVD法、或 频率为1GHz以上的微波等离子体CVD装置形成该微晶半导体膜。代表性地， 可以使用氢稀释SiH4、 Si2H6等的氢化硅形成。另外，除了使用氢化硅及氢 之外，还可以使用选自氦、氩、氪、氖中的一种或多种稀有气体元素进行稀 释，来形成微晶半导体膜。将氢的流量比设定为此时的氢化硅的50倍以上 1000倍以下，优选设定为50倍以上200倍以下，更优选为100倍。注意， 也可以使用SiH2Cl2、 SiHCl3、 SiCl4、 SiF4等代替氢化硅。
此外，由于当示意性地不添加用于价电子控制的杂质元素时，微晶半导 体膜呈现弱n型导电性，因此可以通过在形成膜的同时或形成膜之后对于用 作薄膜晶体管的沟道形成区域的微晶半导体膜添加赋予P型的杂质元素，来 控制阈值。作为赋予P型的杂质元素的典型，可举出硼，优选将B2H6、 BF3 等的杂质气体以lppm至1000卯m的比例，优选以lppm至100ppm的比例混 入到氢化硅中。而且，硼的浓度例如优选为1X1014 atoms/cra3至6X 1016atoms/cm3。
此外，微晶半导体膜的氧浓度优选为5X1019cm—3以下，更优选为1X 1(Tciif3以下，且氮及碳的浓度分别为3X1018cm—3以下。通过降低混入到微 晶半导体膜中的氧、氮、及碳的浓度，可以防止微晶半导体膜的n型化。
微晶半导体膜53以厚于Onm至200nra以下的厚度，优选以lnm以上 IOO腿以下的厚度，更优选以5nm以上50nm的厚度形成。微晶半导体膜53 用作后面形成的薄膜晶体管的沟道形成区域。通过以5nm以上50nm以下的 范围内的厚度形成微晶半导体膜53，后面形成的薄膜晶体管成为完全耗尽
型。此外，因为微晶半导体膜53的成膜速度比非晶半导体膜慢，即为非晶 半导体膜的成膜速度的1/10至1/100，所以通过减薄膜厚度，可以提高生 产率。由于微晶半导体膜由微晶构成，因此其电阻比非晶半导体膜低。由此， 在将微晶半导体膜用于沟道形成区域的薄膜晶体管中表示电流电压特性的 曲线的上升部分的倾斜急剧，其作为开关元件的响应性优良且可以进行高速 驱动。此外，通过将微晶半导体膜用于薄膜晶体管的沟道形成区域，可以抑 制薄膜晶体管的阈值变动。因此，可以制造电特性的不均匀少的液晶显示装置。
另外，微晶半导体膜的迁移率比非晶半导体膜高。因此，通过使用其沟 道形成区域由微晶半导体膜形成的薄膜晶体管作为液晶元件的开关，可以縮 小沟道形成区域的面积，即薄膜晶体管的面积。由此，在每一个像素中薄膜 晶体管所占的面积縮小，可以提高像素的开口率。结果，可以制造分辨率高 的装置。
可以通过使用SiH4、 Si2H6等的氢化硅并采用等离子体CVD法形成缓冲 层54。此外，可以对上述氢化硅添加选自氦、氩、氪、氖中的一种或多种 的稀有气体元素进行稀释形成非晶半导体膜。通过使用其流量为氢化硅的流 量的1倍以上20倍以下，优选为1倍以上IO倍以下，更优选为1倍以上5 倍以下的氢，可以形成包含氢的非晶半导体膜。此外，通过使用上述氢化硅 和氮或氨，可以形成包含氮的非晶半导体膜。另外，通过使用上述氢化硅和 包含氟、氯、溴、或碘的气体(F2、 Cl2、 Br2、 12、 HF、 HC1、 HBr、 HI等)， 可以形成包含氟、氯、溴、或碘的非晶半导体膜。注意，可以使用SiH2Cl2、 SiHCl3、 SiCl4、 SiF4等。
此外，作为缓冲层54，可以将非晶半导体用作靶子并使用氢或稀有气 体进行溅射来形成非晶半导体膜。此时，通过将氨、氮、或N20包含在气氛 中，可以形成含有氮的非晶半导体膜。另外，通过将含有氟、氯、溴、或碘 的气体(F2、 Cl2、 Br2、 12、 HF、 HC1、 HBr、 HI等)包含在气氛中，可以形 成含有氟、氯、溴、或碘的非晶半导体膜。
此外，作为缓冲层54，也可以在微晶半导体膜53的表面上采用等离子 体CVD法或溅射法形成非晶半导体膜，然后对非晶半导体膜的表面进行使用氢等离子体、氮等离子体、或卤素等离子体的处理，来使非晶半导体膜表面 氢化、氮化、或卤化。或者，也可以对非晶半导体膜的表面进行使用氦等离 子体、氖等离子体、氩等离子体、氪等离子体等的处理。
优选使用不包含晶粒的非晶半导体膜形成缓冲层54。因此，在采用频 率为几十MHz至几百MHz的高频等离子体CVD法、或微波等离子体CVD法形 成非晶半导体膜的情况下，优选控制成膜条件以使它成为不包含晶粒的非晶 半导体膜。
缓冲层54的一部分有时会在后面的源区域及漏区域的形成过程中被蚀 刻，从而缓冲层54优选以在蚀刻之后其一部分残留的厚度来形成。典型地 说，优选以150nra以上400nm以下的厚度形成缓冲层54。当在薄膜晶体管 的施加电压高(例如，15V左右)的液晶显示装置中，使其膜厚度为如上述 范围所示那样厚地形成缓冲层54时，耐压性提高，从而即使薄膜晶体管被 施加高电压也可以防止薄膜晶体管的退化。
注意，缓冲层54优选不添加有赋予一导电型的杂质元素如磷、硼等。 尤其是，用来控制阈值包含在微晶半导体膜中的硼、或包含在添加有赋予一 导电型的杂质元素的半导体膜中的磷优选不混入在缓冲层54中。结果，通 过消除PN结所导致的漏电流的产生区域，可以实现漏电流的减少。此外， 通过在添加有赋予一导电型的杂质元素的半导体膜和微晶半导体膜之间形 成不添加有赋予一导电型的杂质元素如磷、硼等的非晶半导体膜，可以防止 分别包含在微晶半导体膜和源区域及漏区域中的杂质扩散。
通过在微晶半导体膜53的表面上形成非晶半导体膜，进一步形成包含 氢、氮、或卤素的非晶半导体膜，来可以防止包含在微晶半导体膜53的晶 粒表面的自然氧化。特别是，在非晶半导体和微晶粒相接触的区域中，因受 局部应力而容易产生裂缝。当该裂缝与氧接触时产生晶粒的氧化，并形成氧 化硅。然而，通过在微晶半导体膜53的表面上形成缓冲层，可以防止微晶 粒的氧化。此外，通过形成缓冲层，可以防止当后面形成源区域及漏区域之 际产生的蚀刻残渣混入到微晶半导体膜中。
此外，使用非晶半导体膜或使用包含氢、氮、或卤素的非晶半导体膜形 成缓冲层54。非晶半导体膜的能隙比微晶半导体膜的能隙大(非晶半导体膜的能隙为1. leV至1.5eV,而微晶半导体膜的能隙为1.6eV至1.8eV)， 电阻高，并且迁移率低，即为微晶半导体膜的1/5至1/10。由此，在后面 形成的薄膜晶体管中，形成在源区域及漏区域和微晶半导体膜之间的缓冲层 用作高电阻区域，而微晶半导体膜用作沟道形成区域。因此，可以减少薄膜 晶体管的截止电流。当将该薄膜晶体管用作液晶显示装置的开关元件时，可 以提高液晶显示装置的对比度。
在形成n沟道型薄膜晶体管的情况下，添加磷作为典型杂质元素，即对 于氢化硅添加PH3等的杂质气体，来形成添加有赋予一导电型的杂质元素的 半导体膜55，即可。此外，在形成p沟道型薄膜晶体管的情况下，添加硼 作为典型杂质元素即可，即对于氢化硅添加B2He等的杂质气体即可。可以使 用微晶半导体膜或非晶半导体膜形成添加有赋予一导电型的杂质元素的半 导体膜55。再者，也可以使用添加有赋予一导电型的杂质元素的非晶半导 体膜和添加有赋予一导电型的杂质元素的微晶半导体膜的叠层形成添加有 赋予一导电型的杂质元素的半导体膜55。通过在缓冲层54-—侧形成添加有 赋予一导电型的杂质元素的非晶半导体膜，并在其上形成添加有赋予一导电 型的杂质元素的微晶半导体膜，电阻逐渐变化，所以载流子容易流过，而可 以提高迁移率。以2nm以上50謹以下的厚度形成添加有赋予一导电型的杂 质元素的半导体膜55。通过减薄添加有赋予一导电型的杂质元素的半导体 膜的膜厚度，可以提高生产率。
在此，参照图IO示出一种等离子体CVD装置，该微波等离子体CVD装 置能够连续进行从形成栅极绝缘膜52a、 52b的步骤到形成添加有赋予一导 电型的杂质元素的半导体膜55的步骤。图10是示出等离子体CVD装置的俯 视截面的示意图，其具有在公共室1120的周围具备装载室1110、卸载室 1115、反应室(1) 1111至反应室(4) 1114的结构。在公共室1120和每个 室之间具备闸阔1122至1127，以防止在每个室内进行的处理互相干涉。衬 底装载在装载室1110、卸载室1115的盒子1128、 1129，然后由公共室1120 的传送单元1121传送到反应室(1) 1111至反应室(4) 1114。该微波等离 子体CVD装置能够对于每个堆积膜种类分配反应室，从而可以在不与大气接 触的状态下连续形成多个不同的覆盖膜。在反应室(1)至反应室(4)的各个中，分别层叠形成栅极绝缘膜52a、 52b、微晶半导体膜53、缓冲层54、以及添加有赋予一导电型的杂质元素的 半导体膜55。在此情况下，通过转换原料气体，可以连续地层叠多个不同 种类的膜。在此情况下，形成栅极绝缘膜，然后将硅烷等的氢化硅引入到反 应室内，使残留氧及氢化硅反应，并将反应物排出到反应室的外部，从而可 以降低反应室内的残留氧浓度。结果，可以降低包含在微晶半导体膜中的氧 浓度。此外，可以防止包含在微晶半导体膜中的晶粒的氧化。
或者，在反应室(1)及反应室(3)中形成栅极绝缘膜52a、 52b、微
晶半导体膜53、以及缓冲层54,而在反应室(2)及反应室(4)中形成添
加有赋予一导电型的杂质元素的半导体膜55。通过只使用赋予一导电型的
杂质单独地进行成膜，可以防止残留在反应室中的赋予一导电型的杂质元素 混入到其他膜中。
像这样，由于可以使用连接有多个反应室的微波等离子体CVD装置同时 形成栅极绝缘膜52a、 52b、微晶半导体膜53、缓冲层54、以及添加有赋予 一导电型的杂质元素的半导体膜55，因此提高批量生产性。此外，即使在 某个反应室中进行维护及清洗，也可以在其他反应室中形成膜，从而可以縮 短成膜周期(cycle time)。另外，因为可以在不被大气成分及悬浮在大气 中的污染杂质元素污染的状态下形成各个叠层界面，所以可以减少薄膜晶体 管的特性的不均匀。
此外，可以在反应室(1)中形成栅极绝缘膜52a、 52b，在反应室(2) 中可以形成微晶半导体膜53及缓冲层54，在反应室(3)中可以形成添加 有赋予一导电型的杂质元素的半导体膜55。另外，在使用氧化硅膜或氧氮 化硅膜形成栅极绝缘膜52a，并使用氮化硅膜或氮氧化硅膜形成栅极绝缘膜 52b的情况下，也可以设置五个反应室，并且在反应室(1)中形成栅极绝 缘膜52a的氧化硅膜或氧氮化硅膜，在反应室(2)中形成栅极绝缘膜52b 的氮化硅膜或氮氧化硅膜，在反应室(3)中形成微晶半导体膜，在反应室 (4)中形成缓冲层，在反应室(5)中形成添加有赋予一导电型的杂质元素 的半导体膜。此外，因为微晶半导体膜的成膜速度较慢，所以也可以在多个 反应室中形成微晶半导体膜。例如，也可以在反应室(1)中形成栅极绝缘 膜52a、 52b，在反应室(2)及(3)中形成微晶半导体膜53，在反应室(4) 中形成缓冲层54，在反应室(5)中形成添加有赋予一导电型的杂质元素的 半导体膜55。像这样，通过在多个反应室中同时形成微晶半导体膜53，可 以提高生产率。注意，此时优选使用要形成的种类的膜涂敷各个反应室的内 壁。
由于当使用这种结构的等离子体CVD装置时，可以在各个反应室中形成 类似种类的膜或一种膜，并且在不暴露在大气的状态下连续形成上述膜，因 此可以在不被已形成的膜的残留物及悬浮在大气中的杂质元素污染的状态 下形成各个叠层界面。
注意，虽然在图IO所示的等离子体CVD装置中分别设置有装载室及卸 装室，但是也可以设置一个装载/卸装室。此外，在微波等离子体CVD装置 中也可以设置备用室。由于可以通过在备用室中对衬底进行预热而在各个反 应室中縮短到形成膜的加热时间，因此可以提高生产率。
下面，说明成膜处理。在这种成膜处理中，根据其目的而选择从气体供 给部供给的气体，即可。
在此，作为一例举出如下方法形成氧氮化硅膜作为栅极绝缘膜52a， 并形成氮氧化硅膜作为栅极绝缘膜52b。
首先，对于微波等离子体CVD装置的反应室的处理容器内部使用氟自由 基进行清洗。注意，通过将氟化碳、氟化氮、或氟引入到设置在反应室外侧 的等离子体产生器中并离解，然后将氟自由基引入到反应室中，可以对反应 室进行清洗。
通过在使用氟自由基进行清洗之后，将大量的氢引入到反应室内，来使 反应室内的残留氟和氢彼此反应，从而可以降低残留氟的浓度。由此，可以 减少对于后面在反应室内壁形成的保护膜的氟混入量，并可以减薄保护膜的 厚度。
接着，在反应室的处理容器的内壁的表面上堆积氧氮化膜作为保护膜。 在此，处理容器内的压力为1Pa至200Pa，优选为1Pa至100Pa，并且引入 氦、氩、氙、氪等的稀有气体的任何一种以上的气体作为等离子体点燃用气 体。再者，引入稀有气体的任何一种及氢。特别是，优选使用氦作为等离子 体点燃用气体，更优选使用氦和氢作为等离子体点燃用气体。
氦的离子化能量较高，即为24.5eV。但是，由于准稳定状态位于大约 20eV，因此在放电中可以以大约4eV进行离子化。由此，放电开始电压低， 且容易维持放电。从而可以均匀地维持等离子体且实现节能。
此外，也可以引入使用氦、氩、氙、氪等的稀有气体的任何一种以上及 氧气体作为等离子体点燃用气体。通过将氧气体与稀有气体一起引入到处理 容器中，可以容易进行等离子体的点燃。
接着，使电源装置的电源导通，并且在电源装置的输出为500W至6000W， 优选为4000W至6000W的情况下产生等离子体。接着，将原料气体从气体供 应部引入到处理容器内。具体而言，通过引入一氧化二氮、稀有气体、及硅 垸作为原料气体，在处理容器的内壁表面上形成氧氮化硅膜作为保护膜。此 时的氢化硅的流量为50sccm至300sccm， 一氧化二氮的流量为500sccm至 6000sccm，保护膜的膜厚度为500nm至2000nm。
接着，在停止原料气体的供给，降低处理容器内的压力，并使电源装置 的电源截止之后，将衬底设置在处理容器内的支架台上。
接着，通过与上述保护膜相同的工序，在衬底上堆积氧氮化硅膜作为栅 极绝缘膜52a。
在堆积预定的厚度的氧氮化硅膜之后，停止原料气体的供给，降低处理 容器内的压力，并使电源装置的电源关闭。
接着，处理容器内的压力为1Pa至200Pa，优选为1Pa至100Pa，作为 等离子体点燃用气体，引入氦、氩、氙、氪等的稀有气体的任何一种以上、 原料气体的硅垸、 一氧化二氮、及氨。注意，作为原料气体，也可以引入氮 代替氨。接着，使电源装置的电源开启，并且在电源装置的输出为500W至 6000W，优选为4000W至6000W的情况下产生等离子体。接着，将原料气体 从气体供应部引入到处理容器内，在衬底1130的氧氮化硅膜上形成氮氧化 硅膜作为栅极绝缘膜52b。接着，停止原料气体的供给，降低处理容器内的 压力，并使电源装置的电源关闭，来结束成膜过程。
根据上述步骤，通过以反应室内壁的保护膜为氧氮化硅膜并在衬底上连 续形成氧氮化硅膜及氮氧化硅膜，可以减少氧化硅等的杂质混入到上层一侧
的氮氧化硅膜中。通过采用将能够产生微波的电源装置用作电源装置的微波
等离子体CVD法形成上述膜，等离子体密度提高而可以形成高耐压性的膜。
当将该膜用作栅极绝缘膜时，可以减少晶体管的阈值的不均匀。此外，可以
提高BT特性。另外，对于静电的耐性提高，从而可以制造即使被施加高电 压也不容易破坏的晶体管。而且，还可以制造随时间破坏少的晶体管、以及 热载流子损坏少的晶体管。
此外，在将使用微波等离子体CVD装置形成的氧氮化硅膜的单层作为栅 极绝缘膜的情况下，采用上述保护膜的形成方法及氧氮化硅膜的形成方法。 特别是，通过将对于硅垸的一氧化二氮的流量比设定为50倍以上300倍以 下，优选设定为50倍以上250倍以下，可以形成高耐压性的氧氮化硅膜。
接着，示出一种成膜处理方法，其中通过等离子体CVD法连续地形成微 晶半导体膜及用作缓冲层的非晶半导体膜。首先，与上述栅极绝缘膜同样地 进行反应室的清洗。接着，在处理容器内堆积硅膜作为保护膜。在此，处理 容器内的压力为1Pa至200Pa，优选为1Pa至100Pa，并且引入氦、氩、氙、 氪等的稀有气体的任何一种以上的气体作为等离子体点燃用气体。此外，也 可以与稀有气体一起引入氢。
接着，使电源装置的电源开启，并且在电源装置的输出为500W至6000W， 优选为4000W至6000W的情况下产生等离子体。接着，将原料气体从气体供 应部引入到处理容器内。具体而言，通过引入氢化硅气体、及氢气体作为原 料气体，在处理容器的内壁表面上形成微晶硅膜作为保护膜。此外，可以对 氢化硅气体及氢气体添加选自氦、氩、氪、氖中的一种或多种稀有气体元素 进行稀释来形成微晶半导体膜。此时的对于氢化硅的氢的流量比为5倍以上 1000倍以下，优选为50倍以上200倍以下，更优选为100倍以上150倍以 下。另外，此时的保护膜的膜厚度为500nm至2000nm。注意，也可以在使 电源装置的电源开启之前，在处理容器中除了上述稀有气体之外还可以引入 氢化硅气体及氢气体。
此外，可以使用利用选自氦、氩、氪、氖中的一种或多种稀有气体元素 稀释的氢化硅气体及氢气体来形成非晶半导体膜作为保护膜。
接着，在停止原料气体的供给，降低处理容器内的压力，并使电源装置
的电源关闭之后，将衬底设置在处理容器内的支架台上。
接着，也可以对于形成在衬底上的栅极绝缘膜52b的表面进行氢等离子 体处理。通过在形成微晶半导体膜之前进行氢等离子体处理，可以减少栅极 绝缘膜及微晶半导体膜的界面上的晶格应变，并可以提高栅极绝缘膜及微晶 半导体膜的界面特性。因此，可以提高后面形成的薄膜晶体管的电特性。
此外，在上述氢等离子体处理中，通过也对形成在处理容器内的保护膜 的非晶半导体膜或微晶半导体膜进行氢等离子体处理，保护膜被蚀刻而在栅
极绝缘膜52b的表面上堆积有少量的半导体。该半导体成为结晶生长的核， 因该核而微晶半导体膜堆积。结果，可以减少栅极绝缘膜及微晶半导体膜的 界面的晶格应变，并可以提高栅极绝缘膜及微晶半导体膜的界面特性。由此， 可以提高后面形成的薄膜晶体管的电特性。
接着，通过与上述保护膜相同的工序，在衬底上堆积微晶硅膜。微晶硅 膜的膜厚度为厚于0nm至50nm以下，优选厚于Onm至20nm以下。
在堆积预定的厚度的微晶硅膜之后，停止原料气体的供给，降低处理容 器内的压力，并使电源装置的电源截止，来结束形成微晶半导体膜的过程。
接着，降低处理容器内的压力并调节原料气体的流量。具体而言，将氢 气体的流量比微晶半导体膜的成膜条件大幅度地降低。典型地，要引入的氢 气体的流量为氢化硅的流量的1倍以上20倍以下，优选为l倍以上10倍以 下，更优选为l倍以上5倍以下。或者，不将氢气体引入到处理容器内而引
入氢化硅气体。像这样，通过减少对于氢化硅的氢的流量，可以提高作为缓 冲层的非晶半导体膜的成膜速度。或者，除了氢化硅气体之外还使用选自氦、
氩、氪、氖中的一种或多种稀有气体元素进行稀释。接着，通过使电源装置 的电源开启并将其输出设定为500W至6000W，优选为4000W至6000W来产 生等离子体，从而可以形成非晶半导体膜。由于非晶半导体膜的成膜速度比 微晶半导体膜的成膜速度高，因此可以将处理容器内的压力设定得低。此时 的非晶半导体膜的膜厚度为200nm至400nm。
在堆积预定的厚度的非晶半导体膜之后，停止原料气体的供给，降低处 理容器内的压力，并使电源装置的电源关闭，来结束形成非晶半导体膜的过 程。
注意，也可以在点燃等离子体的状态下形成微晶半导体膜53及用作缓 冲层54的非晶半导体膜。具体而言，逐渐减少对于用来形成微晶半导体膜 53的原料气体的氢化硅的氢的流量比而层叠微晶半导体膜53及用作缓冲层 54的非晶半导体膜。通过上述方法，可以不使杂质堆积在微晶半导体膜54 及缓冲层54的界面上而形成应变少的界面，并且可以提高后面形成的薄膜 晶体管的电特性。
在形成微晶半导体膜53的情况下，优选使用频率为lGHz以上的微波等 离子体CVD装置。由于微波等离子体的电子密度高，且从原料气体形成多个 自由基而供给给衬底1130，因此促进衬底上的自由基表面反应，来可以提 高微晶硅的成膜速度。可以使用lMHz至20MHz的高频，典型为13. 56MHz 或大于20MHz至120MHz左右的VHF带的高频，典型为27. 12MHz、 60MHz的 等离子体CVD法来形成微晶半导体膜。
注意，在栅极绝缘膜及半导体膜的各个制造工序中，当在反应室的内壁 上形成有500nm至2000nm的保护膜时，可以省略上述清洗处理及保护膜形 成处理。
接着，在添加有赋予一导电型的杂质元素的半导体膜55上形成导电膜 65a至65c。优选使用铝、铜或者添加有、硅、钛、钕、钪、钼等耐热性提 高元素或小丘防止元素的铝合金的单层或叠层形成导电膜65a至65c。此外， 也可以采用如下叠层结构使用钛、钽、钼、钨或上述元素的氮化物形成与 添加有赋予一导电型的杂质元素的半导体膜接触一侧的膜，在其上形成铝或 铝合金。再者，还可以采用如下叠层结构使用钛、钽、钼、钨或上述元素 的氮化物夹铝或铝合金的上面及下面。在此，作为导电膜示出具有层叠有导 电膜65a至65c的三层的结构的导电膜，例如示出将钼膜用作导电膜65a、 65c并将铝膜用作导电膜65b的叠层导电膜、以及将钛膜用作导电膜65a、 65c并将铝膜用作导电膜65b的叠层导电膜。通过溅射法或真空蒸镀法形成 导电膜65a至65c。
作为抗蚀剂80可以使用正型抗蚀剂或负型抗蚀剂。在此使用正型抗蚀 剂来示出。
接着，使用多级灰度掩模59作为第二光掩模并对抗蚀剂80照射光来使抗蚀剂80曝光。
在此，参照图IIA至IID说明使用多级灰度掩模59的曝光。
多级灰度掩模是可以对于曝光部分、中间曝光部分、以及未曝光部分以 三种的曝光标准进行曝光的掩模，并且可以通过一次的曝光及显影工序形成 具有多种(典型的是两种)厚度的区域的抗蚀剂掩模。因此，通过使用多级 灰度掩模，可以縮减光掩模的数量。
作为多级灰度掩模的典型例子，具有图IIA所示的灰色色调掩模59a、 图IIC所示的半色调掩模59b。
如图11A所示，灰色色调掩模59a由具有透光性的衬底163、形成在其 上的遮光部164、以及衍射光栅165构成。在遮光部164中，光的透过量为 0%。另一方面，衍射光栅165通过将槽缝、点、网孔等光透过部的间隔成为 用于曝光的光的分辨率限制以下的间隔来可以控制光的透过量。注意，衍射 光栅165都可以使用周期性的槽缝、点、网孔、或非周期性的槽缝、点、网 孔。
具有透光性的衬底163可以使用石英等的具有透光性的衬底。遮光部 164及衍射光栅165可以使用铬、氧化络等的吸收光的遮光材料形成。
在对灰色色调掩模59a照射曝光光线的情况下，如图IIB所示，遮光部 164中的光透过量166为0%，而不设置有遮光部164及衍射光栅165的区域 中的光透过量166为100%。此外，在衍射光栅165中，可以在10%至70%的 范围内调节光透过量166。通过调节衍射光栅165的槽缝、点、或网孔的间 隔或间距，可以调节衍射光栅165中的光透过量。
如图IIC所示，半色调掩模59b由具有透光性的衬底163及形成在其上 的半透过部167以及遮光部168构成。半透过部167可以使用MoSiN、MoSi、 MoSiO、 MoSiON、 CrSi等。遮光部168可以使用铬、氧化铬等的吸收光的遮 光材料形成。
在对半色调掩模59b照射曝光光线的情况下，如图IID所示，遮光部 168中的光透过量169为0%，而不设置有遮光部168及半透过部167的区域 中的光透过量169为100%。此外，在半透过部167中，可以在10%至70%的 范围内调节光透过量169。通过调节半透过部167的材料，可以调节半透过部167中的光透过量。
在使用多级灰度掩模曝光之后，通过进行显影，可以如图1B所示那样 地形成具有膜厚度不同的区域的抗蚀剂掩模81。
接着，通过使用抗蚀剂掩模81，蚀刻微晶半导体膜53、缓冲层54、添 加有赋予一导电型的杂质元素的半导体膜55、以及导电膜65a至65c来进 行分离。结果，可以形成如图2A所示那样的微晶半导体膜61、缓冲层62、 添加有赋予一导电型的杂质元素的半导体膜63、以及导电膜85a至85c。注 意，图2A相当于沿着图5A的A-B线的截面图(但是抗蚀剂掩模86除外)。
通过微晶半导体膜61、缓冲层62的端部侧面倾斜，可以防止形成在缓 冲层62上的源区域及漏区域和微晶半导体膜61之间产生的漏电流。此外， 还可以防止源电极及漏电极和微晶半导体膜61之间产生的漏电流。微晶半 导体膜61及缓冲层62的端部侧面的倾斜角度为30°至90° ，优选为45° 至80° 。通过以这种角度形成，可以防止台阶状所引起的源电极或漏电极 的断开。
接着，对抗蚀剂掩模81进行灰化处理。结果，抗蚀剂的面积縮小，而 厚度减薄。此时，膜厚度薄的区域的抗蚀剂(与栅电极51的一部分重叠的 区域)被去除，可以如图6B所示那样地形成被分离的抗蚀剂掩模86。
接着，使用抗蚀剂掩模86蚀刻添加有赋予一导电型的杂质元素的半导 体膜63、以及导电膜85a至85c并使它们分离。在此，通过干蚀刻分离导 电膜85a至85c。结果，可以形成如图2B所示那样的一对导电膜89a至89c、 以及一对源区域及漏区域89。注意，在该蚀刻工序中，还蚀刻缓冲层62的 一部分。将其一部分被蚀刻的缓冲层示出为缓冲层88。可以通过与形成源 区域及漏区域相同的工序形成缓冲层的凹部。在此，因为缓冲层88的一部 分被其面积縮小了的抗蚀剂掩模86蚀刻，所以缓冲层88突出在导电层85a 至85c的外侧。
接着，如图2C所示，蚀刻导电膜89a至89c的一部分形成源电极及漏 电极92a至92c。在此，当使用抗蚀剂掩模86对导电膜89a至89c湿蚀刻 时，导电膜89a至89c的端部选择性地被蚀刻。结果，可以形成其面积比抗 蚀剂掩模86及导电膜89a至89c小的源电极及漏电极92a至92c。源电极及漏电极92a至92c的端部和源区域及漏区域89的端部不一致而偏离，即 在源电极及漏电极92a至92c的端部的外侧形成源区域及漏区域89的端部。 然后，去除抗蚀剂掩模86。
注意，图2C相当于沿着图5B的A-B线的截面图。参照图5B就知道源 区域及漏区域89的端部位于源电极及漏电极92c的端部的外侧。此外缓冲 层88的端部位于源电极及漏电极92c以及源区域及漏区域89的端部的外 侧。此外，源电极及漏电极的一方具有部分地围绕源区域及漏区域的另一方 的形状(具体而言，U字型、C字型)。由此，可以增加载流子移动的区域的 面积和电流量，以可以縮小薄膜晶体管的面积。另外，因为在栅电极87的 内侧重叠微晶半导体膜和源电极及漏电极92c，所以在栅电极的端部产生的 凹凸的影响少。从而可以抑制覆盖率的降低和漏电流的产生。注意，源电极 及漏电极的一方也起到源布线或漏布线的作用。
如图2C所示，由于通过将源电极及漏电极92a至92c的端部和源区域 及漏区域89的端部形成为不一致而偏离，使源电极及漏电极92a至92c的 端部的距离远离，因此可以防止源电极及漏电极之间的漏电流和短路。由此， 可以制造可靠性高且耐压性高的薄膜晶体管。
通过上述工序，可以形成沟道蚀刻型薄膜晶体管83。此外，可以使用 两个光掩模形成薄膜晶体管。
在本实施方式所示的薄膜晶体管中，在栅电极上层叠有栅极绝缘膜、微 晶半导体膜、缓冲层、源区域及漏区域、源电极及漏电极，并且缓冲层覆盖 用作沟道形成区域的微晶半导体膜的表面。此外，在缓冲层的一部分中形成 有凹部(沟槽)，该凹部以外的区域被源区域及漏区域覆盖。就是说，由于 源区域及漏区域之间的载流子移动的距离因形成在缓冲层的凹部而变长，因 此可以减少源区域及漏区域之间的漏电流。此外，因为通过蚀刻缓冲层的一 部分形成凹部，所以可以去除在源区域及漏区域的形成工序中产生的蚀刻残 渣。从而可以避免在源区域及漏区域中介于残渣而产生漏电流(寄生沟道)。
另外，在用作沟道形成区域的微晶半导体膜和源区域及漏区域之间形成 有缓冲层。此外，微晶半导体膜的表面被缓冲层覆盖。由于使用高电阻的非 晶半导体膜形成的缓冲层延伸到微晶半导体膜和源区域及漏区域之间，可以
减少在薄膜晶体管截止的情况(即，对栅电极施加负电压的情况)下产生的 漏电流和通过施加高电压而发生的退化。另外，因为在微晶半导体膜的表面 上形成有由氢终结表面的非晶半导体膜作为缓冲层，所以可以防止微晶半导 体膜的氧化，并可以在源区域及漏区域的形成工序中产生的蚀刻残渣混入到 微晶半导体膜中。由此，成为电特性高且漏耐压性优良的薄膜晶体管。
此外，通过将源电极及漏电极的端部和源区域及漏区域的端部形成为不 一致而偏离，使源电极及漏电极的端部的距离远离，从而可以防止源电极及 漏电极之间的漏电流和短路。
接着，如图3A所示，在源电极及漏电极92a至92c、源区域及漏区域 89、缓冲层88、微晶半导体膜87、以及栅极绝缘膜52b上形成绝缘膜76。 绝缘膜76可以与栅极绝缘膜52a、 52b同样地形成。注意，绝缘膜76用来 防止悬浮在大气中的有机物及金属物、水蒸气等的污染杂质的侵入，优选为 致密的膜。此外，通过将氮化硅膜用作绝缘膜76，缓冲层88中的氧浓度可 以为5X10'9atoms/cm3以下，并优选为1 X 1019atoms/cm3以下。
接着，在绝缘膜76中形成接触孔，然后在该接触孔中形成与源电极或 漏电极92c接触的像素电极77。注意，图3B相当于沿着图5C的A-B线的 截面图。
作为像素电极77，可以使用具有透光性的导电材料诸如包含氧化钨的 氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化 铟锡、氧化铟锡(下面，称为IT0)、氧化铟锌、添加有氧化硅的氧化铟锡等。
另外，可以使用包含导电高分子(也称为导电聚合体)的导电组成物来 形成像素电极77。在使用导电组成物形成的像素电极优选具有如下条件 薄层电阻为10000 Q/口以下，当波长为550nm时的透光率为70%以上。此外， 包含在导电组成物中的导电高分子的电阻率优选为0. 1Q cm以下。
作为导电高分子，可以使用所谓的^电子共轭类导电高分子。例如，可 以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由 上述物质中的两种以上而成的共聚体等。
通过上述步骤，可以形成可使用于液晶显示装置的元件衬底。
注意，如图2A所示，在形成微晶半导体膜61、缓冲层62、添加有赋予 一导电型的杂质元素的半导体膜63、以及导电膜85a至85c之后，如图4A 所示，使用抗蚀剂掩模86蚀刻导电膜85a至85c。在此，通过使用抗蚀剂 掩模86并采用湿蚀刻来各向同性地蚀刻，导电膜85a至85c的露出部及其 附近选择性地被蚀刻。结果，可以形成其面积与抗蚀剂掩模86小的源电极 及漏电极92a至92c。
接着，如图4B所示，使用抗蚀剂掩模86蚀刻添加有赋予一导电型的杂 质元素的半导体膜63。在此，通过以干蚀刻各向异性地蚀刻添加有赋予一 导电型的杂质元素的半导体膜63，可以形成其面积与抗蚀剂掩模86大致相 同的源区域及漏区域89。
由于通过将源电极及漏电极92a至92c的端部和源区域及漏区域89的 端部形成为不一致而偏离，使源电极及漏电极92a至92c的端部的距离远离， 因此可以防止源电极及漏电极之间的漏电流和短路。由此，可以制造可靠性 高且耐压性高的薄膜晶体管。
图1A至图4B所示，通过采用湿蚀刻对导电膜进行蚀刻并采用干蚀刻对 添加有赋予一导电型的杂质元素的半导体膜进行蚀刻，可以以少量的光掩模 将源电极及漏电极的端部和源区域及漏区域的端部构成为不一致而不同。
接着，对于与上述方式不同的薄膜晶体管的制造方法，参照图6A至图 9D进行说明。在此，下面示出源电极或漏电极和源布线或漏布线互不相同 的结构。
如图6A所示，在衬底50上形成栅电极51。其次，在栅电极51上按顺 序形成栅极绝缘膜52a、 52b、微晶半导体膜53、缓冲层54、添加有赋予一 导电型的杂质元素的半导体膜55、以及导电膜65a。接着，在导电膜65a 上涂敷抗蚀剂，使用图1A所示的多级灰度掩模形成具有厚度不同的区域的 抗蚀剂掩模81。
接着，使用抗蚀剂掩模81蚀刻微晶半导体膜53、缓冲层54、添加有赋 予一导电型的杂质元素的半导体膜55、以及导电膜65a以进行分离。结果， 可以形成如图6B所示那样的微晶半导体膜61、缓冲层62、添加有赋予一导 电型的杂质元素的半导体膜63、以及导电膜85a。注意，图6B相当于沿着图9A的A-B线的截面图(但是，抗蚀剂掩模86除外)。
接着，通过对抗蚀剂掩模81进行灰化来形成分离了的抗蚀剂掩模86。 然后，使用抗蚀剂掩模86蚀刻添加有赋予一导电型的杂质元素的半导体膜 63、以及导电膜85a以使它们分离。结果，可以形成如图6C所示那样的一 对导电膜89a、以及一对源区域及漏区域88。注意，在该蚀刻工序中，缓冲 层62的一部分也被蚀刻。其一部分被蚀刻的缓冲层表示为缓冲层88。在此， 因为缓冲层88的一部分被其面积縮小了的抗蚀剂掩模86蚀刻，所以缓冲层 88突出在导电层89a的外侧。由于如本实施方式所示，缓冲层的侧面成为 阶梯形状，因此后面形成的绝缘膜的覆盖率提高。由此，可以减少薄膜晶体 管和形成在绝缘膜上的像素电极之间产生的漏电流。
接着，对抗蚀剂掩模86进行灰化。结果，如图7A所示，抗蚀剂掩模的 面积縮小，且其厚度变薄。然后，通过使用被灰化的抗蚀剂掩模91蚀刻导 电膜89a的一部分，如图7B所示那样地形成源电极及漏电极92a。源电极 及漏电极92a的端部和源区域及漏区域89的端部不一致而偏离。在此，使 用抗蚀剂掩模91并采用干蚀刻来各向异性地蚀刻导电膜89a的露出部。之 后，去除抗蚀剂掩模91。
结果，形成比导电膜89a的面积小的源电极及漏电极92a。然后，去除 抗蚀剂掩模91。注意，图7B相当于沿着图9B的A-B线的截面图。参照图 9B就知道源区域及漏区域89的端部位于源电极及漏电极92a的端部的外 侧。此外，缓冲层88的端部位于源电极及漏电极92a、以及源区域及漏区 域89的外侧。此外，源电极及漏电极92a分别被分离，并不与形成在相邻 的像素中的电极接触。注意，虽然在此使用对抗蚀剂掩模86灰化形成的抗 蚀剂掩模91形成源电极及漏电极92a，但是，如图1A至图4B所示，也可 以使用抗蚀剂掩模86进行湿蚀刻形成源电极及漏电极92a至92c。
如图7B所示，通过将源电极及漏电极92a的端部和源区域及漏区域89 的端部形成为不一致而偏离，使源电极及漏电极92a的端部的距离远离，从 而可以防止源电极及漏电极之间的漏电流和短路。由此，可以制造可靠性高 且耐压性高的薄膜晶体管。
接着，图7C所示，在源电极及漏电极92a、源区域及漏区域89、缓冲层88、以及栅极绝缘膜52b上形成绝缘膜76。可以与栅极绝缘膜52a、 52b 同样地形成绝缘膜76。
接着，图8A所示，在绝缘膜76中形成接触孔，并且还形成在该接触孔 中与源电极及漏电极92a的一方接触并层叠的布线93b、 93c。注意，图8A 相当于沿着图9C的A-B线的截面图。此外，布线93a、 93c是使形成在相邻 的像素中的源电极或漏电极连接的布线。
接着，如图8B所示，形成在接触孔中与源电极及漏电极92a的另一方 接触的像素电极77。注意，图8B相当于沿着图9D的A-B线的截面图。
通过上述工序，可以形成沟道蚀刻型薄膜晶体管84。沟道蚀刻型薄膜 晶体管的制造工序少，从而可以縮减成本。此外，通过使用微晶半导体膜构 成沟道形成区域，可以获得lcm7V sec至20cm7V sec的迁移率。因此， 该薄膜晶体管可以用作像素部的像素的开关元件，还可以用作形成扫描线
(栅极线)一侧的驱动电路的元件。
根据本实施方式，可以制造电特性的可靠性高的薄膜晶体管。 实施方式2
在本实施方式中，下面示出包括实施方式1所示的薄膜晶体管的液晶显 示装置。
首先，示出VA(垂直配向)型液晶显示装置。VA型液晶显示装置是控 制液晶面板的液晶分子的排列的方式之一种。VA型液晶显示装置是当不被 施加电压时液晶分子朝向对于面板表面垂直的方向的方式。在本实施方式 中，尤其设法将像素分割为几个区域(亚像素)，使分子放倒向不同的方向。 上述方法称为多畴(multi-domain)化或多畴设计。在下面的说明中，说明 考虑到多畴设计的液晶显示装置。
图16及图17分别示出像素电极及相对电极。注意，图16是形成有像 素电极的衬底一侧的平面图，而图15示出对应于图14中的沿着A-B线的截 面结构。此外，图17是形成有相对电极的衬底一侧的平面图。在下面的说 明中，参照上述附图进行说明。
图15示出层叠形成有TFT628、与其连接的像素电极624、以及保持电 容部630的衬底600和形成有相对电极640等的相对衬底601并注入有液晶
的状态。
在相对衬底601中的隔离物642形成的位置上形成有遮光膜632、第一 着色膜634、第二着色膜636、第三着色膜638、相对电极640。通过该结构， 使用来控制液晶的取向的突起644和隔离物642的高度为不同。在像素电极 624上形成取向膜648，在相对电极640上也同样地形成取向膜646。其间 形成有液晶层650。
在此，使用柱状隔离物示出隔离物642,但是也可以散布珠状隔离物。 再者，也可以在形成在衬底600上的像素电极624上形成隔离物642。
在衬底600上形成TFT628、与其连接的像素电极624、以及保持电容部 630。像素电极624在接触孔623中连接到布线618，该接触孔623贯通覆 盖TFT628、布线、以及保持电容部630的绝缘膜620和覆盖绝缘膜620的 绝缘膜622。可以适当地使用实施方式1所示的薄膜晶体管作为TFT628。此 外，保持电容部630由第一电容布线604、栅极绝缘膜606和第二电容布线 617构成，该第一电容布线604与TFT628的栅极布线602同样地形成，而 该第二电容布线617与布线616、 618同样地形成。
通过重叠像素电极624、液晶层650、以及相对电极640，形成液晶元件。
图16示出衬底600上的结构。使用实施方式l所示的材料形成像素电 极624。在像素电极624中设置槽缝625。槽缝625用来控制液晶的取向。
图16所示的TFT629和与其连接的像素电极626及保持电容部631可以 分别与TFT628、像素电极624及保持电容部630同样地形成。TFT628和 TFT629都与布线616连接。其液晶面板的像素由像素电极624和像素电极 626构成。像素电极624和像素电极626是亚像素。
图17示出相对衬底一侧的结构。在遮光膜632上形成有相对电极640。 相对电极640优选使用与像素电极624同样的材料形成。在相对电极640 上形成有控制液晶的取向的突起644。此外，根据遮光膜632的位置形成有 隔离物642。
图18示出该像素结构的等效电路。TFT628和TFT629都连接到栅极布 线602、布线616。在此情况下，通过使电容布线604和电容布线605的电位为不同，可以使液晶元件651的工作和液晶元件652的工作为不同。就是 说，通过分别控制电容布线604和电容布线605的电位，精密地控制液晶的 取向来扩大视角。
当对设置有槽缝625的像素电极624施加电压时，在槽缝625的近旁产 生电场应变(倾斜电场)。通过将该槽缝625和相对衬底601 —侧的突起644 配置为互相咬合，有效地产生倾斜电场控制液晶的取向。由此，在每个部分 中使液晶取向的方向为不同。就是说，进行多畴化来扩大液晶面板的视角。
接着，对于与上述不同的VA型液晶显示装置，参照图19至图22进行 说明。
图19和图20示出VA型液晶面板的像素结构。图20是衬底600的平面 图，而图19示出对应于沿着图20所示的截断线Y-Z的截面结构。在下面的 说明中，参照上述两个附图进行说明。
在其像素结构中， 一个像素包括多个像素电极，并且每个像素电极与 TFT连接。每个TFT构成为由不同的栅极信号驱动。就是说，在多畴设计的
像素中具有独立地控制施加到各个像素电极的信号的结构。
像素电极624在接触孔623中使用布线618连接到TFT628。此外，像 素电极626在接触孔627中使用布线619连接到TFT629。 TFT628的栅极布 线602和TFT629的栅极布线603彼此分离，以可以将不同的栅极信号提供 到它们。另一方面，TFT628和TFT629共同使用用作数据线的布线616。此 外，使用电容布线690、栅极绝缘膜606、以及布线618形成第一电容元件， 并且使用电容布线690、栅极绝缘膜606、以及布线619形成第二电容元件。 TFT628和TFT629可以适当地使用实施方式1所示的薄膜晶体管。
像素电极624和像素电极626的形状不同，并且由槽缝625分离。像素 电极626以围绕舒展为V字形的像素电极624的外侧的方式形成。通过由 TFT628和TFT629使施加到像素电极624和像素电极626的电压的时序为不 同，控制液晶的取向。图22示出该像素结构的等效电路。TFT628与栅极布 线602连接，而TFT629与栅极布线603连接。通过将不同的栅极信号提供 到栅极布线602和栅极布线603，可以使TFT628和TFT629的工作时序为不 同。
在相对衬底601上形成有遮光膜632、第二着色膜636、相对电极640。 此外，在第二着色膜636和相对电极640之间形成平坦化膜637，以防止液 晶的取向无序。图21示出相对衬底一侧的结构。相对电极640是不同的电 极之间共同化了的电极，其中形成有槽缝641。将该槽缝641和像素电极624 及像素电极626 —侧的槽缝625配置为规律地咬合，可以有效地产生倾斜电 场控制液晶的取向。由此，可以在每个部分中使液晶取向的方向为不同，以 扩大视角。
通过重叠像素电极624、液晶层650、以及相对电极640，形成第一液 晶元件。此外，通过重叠像素电极626、液晶层650、以及相对电极640， 形成第二液晶元件。另外，采用在一个像素中设置第一液晶元件和第二液晶 元件的多畴结构。
接着，示出水平电场方式的液晶显示装置。水平电场方式是通过对于单 元内的液晶分子在水平方向上施加电场驱动液晶来进行灰度级表达。通过该 方式，可以将视角扩大为大约180° 。在下面的说明中，说明采用水平电场 方式的液晶显示装置。
图23示出重叠形成有TFT628和与其连接的像素电极624的衬底600 和相对衬底601并注入液晶的状态。相对衬底601形成有遮光膜632、第二 着色膜636、平坦化膜637等。像素电极位于衬底600 —侧，而不设置在相 对衬底601 —侧。在衬底600和相对衬底601之间形成有液晶层650。
在衬底600上形成第一像素电极607、连接到第一像素电极607的电容 布线604、以及实施方式1所示的TFT628。第一像素电极607可以使用与实 施方式1所示的像素电极77相同的材料。此外，第一像素电极607以大致 区划为像素形状的形状形成。注意，在第一像素电极607及电容布线604 上形成栅极绝缘膜606。
TFT628的布线616、布线618形成在栅极绝缘膜606上。布线616是 在液晶面板中传送视频信号的数据线，且是在一个方向上延伸的布线，同时， 还与源区域610连接而成为源极及漏极中的一方电极。布线618是成为源极 及漏极中的另一方电极且与第二像素电极624连接的布线。
在布线616、布线618上形成绝缘膜620。此外，在绝缘膜620上形成
第二像素电极624，该第二像素电极624在形成于绝缘膜620的接触孔中与 布线618连接。像素电极624使用与实施方式1所示的像素电极77同样的 材料形成。
通过上述方法，在衬底600上形成TFT628和与其连接的第二像素电极
624。 注意，保持电容形成在第一像素电极607和第二像素电极624之间。 图24是示出像素电极的结构的平面图。在像素电极624中，设置槽缝
625。 槽缝625用来控制液晶的取向。在此情况下，在第一像素电极607和 第二像素电极624之间产生电场。第一像素电极607和第二像素电极624 之间形成有栅极绝缘膜606，但是由于栅极绝缘膜606的厚度为50nm至 200nm，与厚度为2 u m至10 u m的液晶层相比充分薄，因此实际上在与衬底 600平行的方向(水平方向)上产生电场。由该电场控制液晶的取向。通过 利用该大致平行于衬底的方向的电场使液晶分子在水平方向上旋转。在此情 况下，由于液晶分子在任何状态下都处于水平状态，所以因观看角度的对比 度等的影响很少，从而扩大视角。此外，因为第一像素电极607和第二像素 电极624都是透光电极，所以可以提高开口率。
接着，示出水平电场方式的液晶显示装置的其他例子。
图25和图26示出IPS方式液晶显示装置的像素结构。图26是平面图， 而图25示出对应于沿着图26所示的截断线A-B的截面结构。在下面的说明 中，参照上述两个附图进行说明。
图25示出重叠形成有TFT628和与其连接的像素电极624的衬底600 和相对衬底601并注入液晶的状态。相对衬底601形成有遮光膜632、第二 着色膜636、平坦化膜637等。像素电极位于衬底600 —侧，而不设置在相 对衬底601 —侧。在衬底600和相对衬底601之间形成有液晶层650。
在衬底600上形成共同电位线609、以及实施方式1所示的TFT628。共 同电位线609可以与薄膜晶体管628的栅极布线602同时形成。
TFT628的布线616、布线618形成在栅极绝缘膜606上。布线616是 在液晶面板中传送视频信号的数据线，且是在一个方向上延伸的布线，同时， 还与源区域610连接而成为源极及漏极中的一方电极。布线618是成为源极 及漏极中的另一方电极且与第二像素电极624连接的布线。在布线616、布线618上形成第二绝缘膜620。此外，在绝缘膜620上 形成第二像素电极624，该第二像素电极624在形成于绝缘膜62的接触孔 623中与布线618连接。像素电极624使用实施方式1所示的像素电极77 同样的材料形成。注意，如图26所示，像素电极624被形成为和与共同电 位线609同时形成的梳形电极之间产生水平电场。此外，像素电极624以其 梳齿部和与共同电位线609同时形成的梳形电极互相咬合的方式形成。
当施加到像素电极624的电位与共同电位线609的电位之间产生电场 时，由该电场控制液晶的取向。通过利用该大致平行于衬底的方向的电场使 液晶分子在水平方向上旋转。在此情况下，由于液晶分子在任何状态下都处 于水平状态，所以因观看角度的对比度等的影响很少，从而扩大视角。
像这样，在衬底600上形成TFT628以及与其连接的像素电极624。保 持电容通过在共同电位线609和电容电极615之间设置栅极绝缘膜606而形 成。电容电极615和像素电极624通过接触孔633相互连接。
接着，示出TN型的液晶显示装置的方式。
图27和图28示出TN型液晶显示装置的像素结构。图28是平面图，而 图27示出对应于沿着图28所示的截断线A-B的截面结构。在下面的说明中， 参照上述两个附图进行说明。
像素电极624在接触孔623中使用布线618与TFT628连接。用作数据 线的布线616与TFT628连接。作为TFT628，可以应用实施方式1所示的TFT 的任何一种。
像素电极624使用实施方式1所示的像素电极77形成。 在相对衬底601上形成有遮光膜632、第二着色膜636、相对电极640。 此外，在第二着色膜636和相对电极640之间形成平坦化膜637，以防止液 晶的取向无序。液晶层650形成在像素电极624和相对电极640之间。
通过重叠像素电极624、液晶层650、以及相对电极640，形成液晶元件。
相对电极640可以使用与像素电极624相同的材料。通过像素电极624、 液晶650和相对电极640彼此重叠，形成液晶元件。
此外，在图15至图28所示的液晶显示装置中，在衬底600或相对衬底601上也可以形成有颜色滤光片、用来防止旋错(disclination)的屏蔽膜 (黑矩阵)等。此外，在衬底600的与形成有薄膜晶体管的面相反的面上贴 附偏振片，而在相对衬底601的与形成有相对电极640的面相反的面上贴附 偏振片。
通过上述工序，可以制造液晶显示装置。由于本实施方式的液晶显示装 置使用截止电流少且电特性的可靠性高的薄膜晶体管，因此成为对比度高且 可见度高的液晶显示装置。此外，因为采用将没有激光晶化工序的微晶半导 体膜用于沟道形成区域的薄膜晶体管，所以可以批量生产性高地制造可见度 高的液晶显示装置。
实施方式3
接着，下面示出本发明的液晶显示装置的一个方式的显示面板结构。 图12A示出一种显示面板的方式，其中另行形成信号线驱动电路6013 且将该信号线驱动电路6013与形成在衬底6011上的像素部6012连接。像 素部6012及扫描线驱动电路6014采用将微晶半导体膜用于沟道形成区域的 薄膜晶体管形成。通过采用可获得比将微晶半导体膜用于沟道形成区域的薄
膜晶体管高的电场效应迁移率的晶体管形成信号线驱动电路，可以使被要求 比扫描线驱动电路高的驱动频率的信号线驱动电路的工作稳定。注意，信号 线驱动电路6013也可以是将单晶半导体用于沟道形成区域的晶体管、将多 晶半导体用于沟道形成区域的薄膜晶体管、或使用SOI的晶体管。对于像素 部6012、信号线驱动电路6013、扫描线驱动电路6014分别通过FPC6015 供给电源电位、各种信号等。
此外，信号线驱动电路及扫描线驱动电路也可以一起形成在与像素部相 同的衬底上。
另外，在另行形成驱动电路的情况下，不一定需要将形成有驱动电路的 衬底贴附在形成有像素部的衬底上，例如也可以贴附在FPC上。图12B示出 一种液晶显示装置面板的方式，其中另行形成信号线驱动电路6023，且将 形成在衬底6021上的像素部6022和信号线驱动电路6023彼此连接。像素 部6022及扫描线驱动电路6024采用将微晶半导体膜用于沟道形成区域的薄 膜晶体管形成。信号线驱动电路6023通过FPC6025与像素部6022连接。对于像素部6022、信号线驱动电路6023、扫描线驱动电路6024分别通过 FPC6025供给电源电位、各种信号等。
此外，也可以采用将微晶半导体膜用于沟道形成区域的薄膜晶体管只将 信号线驱动电路的一部分或扫描线驱动电路的一部分形成在与像素部相同 的衬底上，并且另行形成其他部分并使它电连接到像素部。图IOC示出一种 液晶显示装置面板的方式，将信号线驱动电路所具有的模拟开关6033a形成 在与像素部6032、扫描线驱动电路6034相同的衬底6031上，并且将信号 线驱动电路所具有的移位寄存器6033b另行形成在不同的衬底上并彼此贴 合。像素部6032及扫描线驱动电路6034采用将微晶半导体膜用于沟道形成 区域的薄膜晶体管形成。信号线驱动电路所具有的移位寄存器6033b通过 FPC6035与像素部6032连接。对于像素部6032、信号线驱动电路、扫描线 驱动电路6034分别通过FPC6035供给电源电位、各种信号等。
如图12A至12C所示，在本发明的液晶显示装置中，可以采用将微晶半 导体膜用于沟道形成区域的薄膜晶体管将驱动电路的一部分或全部形成在 与像素部相同的衬底上。
注意，对于另行形成的衬底的连接方法没有特别的限制，可以采用已知 的COG方法、引线键合方法、或TAB方法等。此外，若是能够电连接，连接 位置不局限于图12A至12C所示的位置。另外，也可以另行形成控制器、CPU、 存储器等而连接。
注意，用于本发明的信号线驱动电路不局限于只有移位寄存器和模拟开 关的方式。除了移位寄存器和模拟开关之外，也可以具有其他电路如缓冲器、 电平转移器、源极跟随器等。此外，不一定设置移位寄存器和模拟开关，例 如既可以使用如译码器电路的能够选择信号线的其他电路代替移位寄存器， 又可以使用锁存器等代替模拟开关。
图30示出本发明的液晶显示装置的框图。图30所示的液晶显示装置包 括具有多个具备液晶元件的像素的像素部700、选择各个像素的扫描线驱动 电路702、控制对被选择的像素的视频信号的输入的信号线驱动电路703。
在图30中，信号线驱动电路703包括移位寄存器704和模拟开关705。 时钟信号(CLK)、起始脉冲信号(SP)输入到移位寄存器704中。当时钟信
号(CLK)和起始脉冲信号(SP)被输入时，在移位寄存器704中产生时序 信号，并输入到模拟开关705。
此外，模拟开关705提供有视频信号。模拟开关705根据被输入的时序 信号对视频信号进行取样，然后供给给后级的信号线。
接着，说明扫描线驱动电路702的结构。扫描线驱动电路702包括移位 寄存器706、缓冲器707。此外，也可以根据情况包括电平转移器。在扫描 线驱动电路702的移位寄存器706中，通过时钟信号(CLK)及起始脉冲信 号(SP)被输入，产生选择信号。产生了的选择信号在缓冲器707中被缓冲 放大，并被供给到对应的扫描线。 一条线上的像素的晶体管的栅极连接到扫 描线。而且，由于需要使一个线的像素的晶体管同时导通，因此使用能够流 过大电流的缓冲器707。
在全彩色液晶显示装置中，在将对应于R (红)、G (绿)、B (蓝)的 视频信号按顺序进行取样而供给给对应的信号线的情况下，用来连接移位寄 存器704和模拟开关705的端子数相当于用来连接模拟开关705和像素部 700的信号线的端子数的1/3左右。因此，通过将模拟开关705形成在与像 素部700相同的衬底上，与将模拟开关705形成在与像素部700不同的衬底 上时相比，可以减少用来连接另行形成的衬底的端子数，并且抑制连接不良 的发生比率，以可以提高成品率。
此外，图30的扫描线驱动电路702包括移位寄存器706、及缓冲器707， 但是也可以由移位寄存器706构成扫描线驱动电路702。
注意，图30所示的结构只是本发明的液晶显示装置的一个方式，信号 线驱动电路和扫描线驱动电路的结构不局限于此。
接着，参照图31及图32说明包括将极性都相同的微晶半导体膜用于沟 道形成区域的薄膜晶体管的移位寄存器的一个方式。图31示出本实施方式 的移位寄存器的结构。图31所示的移位寄存器由多个触发器(触发器701-1 至701-n)构成。此外，被输入第一时钟信号、第二时钟信号、起始脉冲信 号、复位信号而工作。
说明图31的移位寄存器的连接关系。在图31的移位寄存器的第i级的 触发器701-i (触发器701-1至701-n中任何一个)中，图32所示的第一
布线501连接到第七布线717-i-1，图32所示的第二布线502连接到第七 布线717-i + l，图32所示的第三布线503连接到第七布线717-i，图32所 示的第六布线506连接到第五布线715。
此外，图32所示的第四布线504在第奇数级的触发器中连接到第二布 线712,在第偶数级的触发器中连接到第三布线713，图32所示的第五布线 505连接到第四布线714。
但是，第一级的触发器701-1中的图32所示的第一布线501连接到第 一布线711，第n级的触发器701-n的图32所示的第二布线502连接到第 六布线716。
注意，第一布线711、第二布线712、第三布线713、第六布线716也 可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者， 第四布线714、第五布线715也可以分别称为第一电源线、第二电源线。
接着，图32示出图31所示的触发器的详细结构。图32所示的触发器 包括第一薄膜晶体管171、第二薄膜晶体管172、第三薄膜晶体管173、第 四薄膜晶体管174、第五薄膜晶体管175、第六薄膜晶体管176、第七薄膜 晶体管177、以及第八薄膜晶体管178。在本实施方式中，第一薄膜晶体管 171、第二薄膜晶体管172、第三薄膜晶体管173、第四薄膜晶体管174、第 五薄膜晶体管175、第六薄膜晶体管176、第七薄膜晶体管177、以及第八 薄膜晶体管178是n沟道型晶体管，并且当栅极-漏极之间的电压(Vgs)大 于阈值电压(Vth)时其处于导通状态。
接着，下面示出图32所示的触发器的连接结构。
第一薄膜晶体管171的第一电极(源电极及漏电极的一方)连接到第四 布线504，第一薄膜晶体管171的第二电极(源电极及漏电极的另一方)连 接到第三布线503。
第二薄膜晶体管172的第一电极连接到第六布线506，第二薄膜晶体管 172的第二电极连接到第三布线503。
第三薄膜晶体管173的第一电极连接到第五布线505，第三薄膜晶体管 173的第二电极连接到第二薄膜晶体管172的栅电极，第三薄膜晶体管173 的栅电极连接到第五布线505。
第四薄膜晶体管174的第一电极连接到第六布线506，第四薄膜晶体管 174的第二电极连接到第二薄膜晶体管172的栅电极，第四薄膜晶体管174 的栅电极连接到第一薄膜晶体管171的栅电极。
第五薄膜晶体管175的第一电极连接到第五布线505，第五薄膜晶体管 175的第二电极连接到第一薄膜晶体管171的栅电极，第五薄膜晶体管175 的栅电极连接到第一布线501。
第六薄膜晶体管176的第一电极连接到第六布线506，第六薄膜晶体管 176的第二电极连接到第一薄膜晶体管171的栅电极，第六薄膜晶体管176 的栅电极连接到第二薄膜晶体管172的栅电极。
第七薄膜晶体管177的第一电极连接到第六布线506，第七薄膜晶体管 177的第二电极连接到第一薄膜晶体管171的栅电极，第七薄膜晶体管177 的栅电极连接到第二布线502。第八薄膜晶体管178的第一电极连接到第六 布线506，第八薄膜晶体管178的第二电极连接到第二薄膜晶体管172的栅 电极，第八薄膜晶体管178的栅电极连接到第一布线501。
注意，以第一薄膜晶体管171的栅电极、第四薄膜晶体管174的栅电极、 第五薄膜晶体管175的第二电极、第六薄膜晶体管176的第二电极、以及第 七薄膜晶体管177的第二电极的连接部分为节点143。再者，以第二薄膜晶 体管172的栅电极、第三薄膜晶体管173的第二电极、第四薄膜晶体管174 的第二电极、第六薄膜晶体管176的栅电极、以及第八薄膜晶体管178的第 二电极的连接部分为节点144。
注意，第一布线501、第二布线502、第三布线503、第四布线504也 可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者， 第五布线505、第六布线506也可以分别称为第一电源线、第二电源线。
图33示出图32所示的触发器的俯视图的一个例子。
导电膜901包括用作第一薄膜晶体管171的第一电极的部分，并通过与 像素电极同时形成的布线951与第四布线504连接。
导电膜902包括用作第一薄膜晶体管171的第二电极的部分，并通过与 像素电极同时形成的布线952与第三布线503连接。
导电膜903包括用作第一薄膜晶体管171的栅电极的部分、以及用作第
四薄膜晶体管174的栅电极的部分。
导电膜904包括用作第二薄膜晶体管172的第一电极的部分、用作第六 薄膜晶体管176的第一电极的部分、用作第四薄膜晶体管174的第一电极的 部分、以及用作第八薄膜晶体管178的第一电极的部分，并与第六布线506 连接。
导电膜905包括用作第二薄膜晶体管172的第二电极的部分，并通过与 像素电极同时形成的布线954与第三布线503连接。
导电膜906包括用作第二薄膜晶体管172的栅电极的部分、以及用作第 六薄膜晶体管176的栅电极的部分。
导电膜907包括用作第三薄膜晶体管173的第一电极的部分，并通过布 线955与第五布线505连接。
导电膜908包括用作第三薄膜晶体管173的第二电极的部分、以及用作 第四薄膜晶体管174的第二电极的部分，并通过与像素电极同时形成的布线 956与导电膜906连接。
导电膜909包括用作第三薄膜晶体管173的栅电极的部分，并通过布线 955与第五布线505连接。
导电膜910包括用作第五薄膜晶体管175的第一电极的部分，并通过与 像素电极同时形成的布线959与第五布线505连接。
导电膜911包括用作第五薄膜晶体管175的第二电极的部分、以及用作 第七薄膜晶体管177的第二电极的部分，并通过与像素电极同时形成的布线 958与导电膜903连接。
导电膜912包括用作第五薄膜晶体管175的栅电极的部分，并通过与像 素电极同时形成的布线960与第一布线501连接。
导电膜913包括用作第六薄膜晶体管176的第二电极的部分，并通过与 像素电极同时形成的布线957与导电膜903连接。
导电膜914包括用作第七薄膜晶体管177的栅电极的部分，并通过与像 素电极同时形成的布线962与第二布线502连接。
导电膜915包括用作第八薄膜晶体管178的栅电极的部分，并通过与像 素电极同时形成的布线961与导电膜912连接。导电膜916包括第八薄膜晶体管178的用作第二电极的部分，并通过与 像素电极同时形成的布线953与导电膜906连接。
注意，微晶半导体膜981至988的一部分分别用作第一至第九薄膜晶体 管的沟道形成区域。
通过由将微晶半导体用于沟道形成区域的薄膜晶体管构成图30至图32 所示的电路，可以使它进行高速工作。例如，当对将非晶半导体膜用于沟道 形成区域的情况和将微晶半导体膜用于沟道形成区域的情况进行比较时，将 微晶半导体膜用于沟道形成区域的情况下的薄膜晶体管的电场效应迁移率 较高，因此可以提高驱动电路(例如，扫描线驱动电路702的移位寄存器 706)的驱动频率。因为可以使扫描线驱动电路702进行高速工作，所以可 以提高帧频率或实现黑屏插入等。
当提高帧频率之际，优选根据图像的动作方向产生屏幕的数据。就是说， 优选进行运动补偿来内插数据。像这样，通过提高帧频率并内插图像数据， 改善动画的显示特性，从而可以进行平滑的显示。例如，通过为两倍(例如， 120赫兹、100赫兹)以上，更优选为四倍(例如，480赫兹、400赫兹)以 上，可以减少动画中的模糊图像、以及余像。在此情况下，扫描线驱动电路 702也通过提高驱动频率工作来可以提高帧频率。
在进行黑屏插入的情况下，制造为能够将图像数据或成为黑显示的数据 供给给像素部700中。结果，成为类似于脉冲驱动的方式，而可以减少余像。 在此情况下，扫描线驱动电路702也通过提高驱动频率工作来可以进行黑屏 插入。
再者，通过增大扫描线驱动电路702的薄膜晶体管的沟道宽度或配置多 个扫描线驱动电路等，可以实现更高的帧频率。例如，可以实现八倍(例如， 960赫兹、800赫兹)以上的帧频率。在配置多个扫描线驱动电路的情况下， 通过将用来驱动偶数行的扫描线的扫描线驱动电路配置在一侧，并将用来驱 动奇数行的扫描线的扫描线驱动电路配置在另一侧，可以实现帧频率的提 高。作为一个例子，第二薄膜晶体管172的沟道宽度为300 um以上，更优 选为1000 u m以上。
注意，通过由将微晶半导体用于沟道形成区域的薄膜晶体管构成图30至图32所示的电路，可以縮小设计面积。因此，可以縮小液晶显示装置的 边框。例如，当对将非晶半导体膜用于沟道形成区域的情况和将微晶半导体 膜用于沟道形成区域的情况进行比较时，将微晶半导体膜用于沟道形成区域 的情况下的薄膜晶体管的电场效应迁移率较高，因此可以縮小薄膜晶体管的 沟道宽度。结果，可以实现液晶显示装置的窄边框化。作为一个例子，第二 薄膜晶体管172的沟道宽度为3000 um以下，更优选为2000u m以下。
注意，在图32的第二薄膜晶体管172中，对于第三布线503输出低电 平的信号的期间长。其间，第二薄膜晶体管172—直处于导通状态。因此， 第二薄膜晶体管172受到很强的压力，而晶体管特性容易退化。当晶体管特 性退化时，阈值电压逐渐增大。结果，电流值逐渐縮小。于是，第二薄膜晶 体管172的沟道宽度优选大，以便即使晶体管退化也能够供给充分的电流。 或者，优选被补偿以便防止在晶体管的退化时产生的电路工作的障碍。例如， 优选通过与第二薄膜晶体管172并列地配置晶体管，并使它与第二薄膜晶体 管172交替处于导通状态，不容易受到退化的影响。
然而，当对将非晶半导体膜用于沟道形成区域的情况和将微晶半导体膜 用于沟道形成区域的情况进行比较时，将微晶半导体膜用于沟道形成区域的 晶体管较不容易退化。因此，在将微晶半导体膜用于沟道形成区域的情况下， 可以縮小薄膜晶体管的沟道宽度。或者，即使不设置对于退化的补偿用电路 也可以进行正常工作。由此，可以縮小设计面积。
接着，参照图29A和29B说明相当于本发明的液晶显示装置的一个方式 的液晶显示面板的外观及截面。图29A是一种面板的俯视图，其中在与第二 衬底4006之间使用密封材料4005密封将形成在第一衬底4001上的具有微 晶半导体膜用作沟道形成区域的薄膜晶体管4010及液晶元件4013。图29B 相当于沿着图29A的A-A'线的截面图。
以围绕形成在第一衬底4001上的像素部4002和扫描线驱动电路4004 的方式设置有密封材料4005。此外，在像素部4002和扫描线驱动电路4004 上设置第二衬底4006。因此，使用第一衬底4001、密封材料4005以及第二 衬底4006将像素部4002和扫描线驱动电路4004与液晶4008 —起密封。另 外，在第一衬底4001上的与由密封材料4005围绕的区域不同的区域中安装有使用多晶半导体膜形成在另行准备的衬底上的信号线驱动电路4003。注 意，本实施方式说明具有将多晶半导体膜用于沟道形成区域的薄膜晶体管的 信号线驱动电路贴附到第一衬底4001的例子，但是也可以采用将单晶半导 体用于沟道形成区域的晶体管形成信号线驱动电路并贴合。图29A和29B 例示包括在信号线驱动电路4003中的由多晶半导体膜形成的薄膜晶体管 4009。
此外，设置在第一衬底4001上的像素部4002和扫描线驱动电路4004 包括多个薄膜晶体管，图29B例示包括在像素部4002中的薄膜晶体管4010。 薄膜晶体管4010相当于将微晶半导体膜用于沟道形成区域的薄膜晶体管。
此外，液晶元件4013所具有的像素电极4030通过布线4040与薄膜晶 体管4010电连接。而且，液晶元件4013的相对电极4031形成在第二衬底 4006上。像素电极4030、相对电极4031、以及液晶4008重叠的部分相当 于液晶元件4013。
注意，作为第一衬底4001、第二衬底4006,可以使用玻璃、金属(典 型地是不锈钢)、陶瓷、塑料。作为塑料，可以使用FRP (纤维增强塑料) 板、PVF (聚氟乙烯)薄膜、聚酯薄膜或丙烯树脂薄膜。此外，也可以采用 具有使用PVF薄膜及聚酯薄膜夹铝箔的结构的薄片。
另外，为控制像素电极4030和相对电极4031之间的距离(单元间隙) 而设置球状隔离物4035。注意，也可以使用通过选择性地蚀刻绝缘膜来获 得的隔离物。
此外，提供到另行形成的信号线驱动电路4003和扫描线驱动电路4004 或像素部4002的各种信号及电位通过引导布线4014、4015从FPC4018供给。
在本实施方式中，连接端子4016由与液晶元件4013所具有的像素电极 4030相同的导电膜形成。此外，引导布线4014、 4015由与布线4040相同 的导电膜形成。
连接端子4016通过各向异性导电膜4019电连接到FPC4018所具有的端子。
注意，虽然未图示，但是本实施方式所示的液晶显示装置具有取向膜、 偏振片，还可以具有颜色滤光片及屏蔽膜。
此外，图29A和29B示出另行形成信号线驱动电路4003而安装到第一 衬底4001的例子，但是本实施方式不局限于此。既可以另行形成扫描线驱 动电路而安装，又可以另行形成信号线驱动电路的一部分或扫描线驱动电路 的一部分而安装。
本实施方式可以与其他实施方式所记载的结构组合而实施。
实施方式4
通过采用根据本发明获得的液晶显示装置，可以使用于有源矩阵型液晶 模块。就是说，在将它们安装到显示部中的所有电子设备中可以实施本发明。
作为这种电子设备的例子，可以举出如下拍摄装置如摄影机及数字照 相机等；头戴式显示器(护目镜型显示器)；汽车导航系统；投影机；汽车 音响；个人计算机；便携式信息终端(便携式计算机、移动电话、或电子书 籍等)。图13A至13D示出了它们的一个例子。
图13A示出电视装置。如图13A所示，可以将显示模块嵌入到框体中来完 成电视装置。还安装有FPC的显示面板称为显示模块。由显示模块形成主屏 2003，并且作为其他辅助设备还具有扬声器部2009、操作开关等。像这样， 可以完成电视装置。
如图13A所示，将利用液晶元件的显示用面板2002安装在框体2001 中，不仅可以由接收器2005接收普通的电视广播，而且可以通过经由调制 解调器2004连接到采用有线或无线方式的通信网络，进行单方向(从发送 者到接收者)或双方向(在发送者和接收者之间或在接收者之间)的信息通 信。可以使用安装在框体中的开关或遥控装置2006来操作电视装置。也可 以在遥控装置2006中设置用于显示输出信息的显示部2007。
另外，除了主屏2003之外，在电视装置中，可以使用第二显示用面板 形成子屏2008，且附加有显示频道或音量等的结构。在这种结构中，可以 使用视角优良的液晶显示面板形成主屏2003，而使用能够以低耗电量来显 示的液晶显示面板形成子屏。另外，为了优先降低耗电量，也可以使用液晶 显示面板形成主屏2003，而使用液晶显示面板形成子屏，并使子屏可以闪 亮和闪灭。
图14示出表示电视装置的主要结构的框图。在显示面板900中，形成
有像素部921。信号线驱动电路922和扫描线驱动电路923也可以以COG方 式安装到显示面板900。
作为其他外部电路的结构，在图像信号的输入一侧包括图像信号放大 电路925、图像信号处理电路926、以及控制电路927等。该图像信号放大 电路925放大由调谐器924接收的信号中的放大图像信号，该图像信号处理 电路926将从图像信号放大电路925输出的信号转换为与红、绿、蓝每种颜 色相应的色信号，该控制电路927将该图像信号转换为驱动器IC的输入规 格。控制电路927将信号分别输出到扫描线一侧和信号线一侧。在进行数字 驱动的情况下，也可以具有如下结构，即在信号线一侧设置信号分割电路 928，并且将输入数字信号分成ra个来供给。
由调谐器924接收的信号中的音频信号被传送到音频信号放大电路 929，并且其输出经过音频信号处理电路930供给到扬声器933。控制电路 931从输入部932接收接收站(接收频率)和音量的控制信息，并且将信号 传送到调谐器924、音频信号处理电路930。
当然，本发明不局限于电视装置，并且可以适用于各种各样的用途， 如个人计算机的监视器、以及大面积的显示媒体如火车站或机场等的信息显 示板或者街头上的广告显示板等。
图13B示出移动电话2201的一个例子。该移动电话2201包括显示部 2202、操作部2203等构成。在显示部2202中，通过应用上述实施方式所说 明的液晶显示装置可以提高批量生产性。
此外，图13C所示的便携式计算机包括主体2401、显示部2402等。通 过将上述实施方式所示的液晶显示装置应用于显示部2402，可以提高批量 生产性。
实施例1
图34A和34B示出形成微晶硅膜并通过拉曼光谱法检测该膜的结晶性 的结果。
以如下成膜条件形成微晶硅膜RF电源频率为13.56MHz;成膜温度为 280°C;氢流量和硅烷气体流量的比率为100: 1;压力为280Pa。此外，图 34A是拉曼散射光谱，并且是对成膜时的RF电源的电力为100W的微晶硅膜
和成膜时的RF电源的电力为300W的微晶硅膜进行比较的检测结果。
注意，单晶硅膜的结晶峰值位置为521cm—'。注意，当然非晶硅不能检
测可说结晶峰值的值。如图34B所示，只检测出以480cm—'为顶点的不陡的
山形。本说明书中的微晶硅膜是指当使用拉曼光谱器检测时在481cm—'以上
至520cm—1以下确认结晶峰值的膜。
成膜时的RF电源的电力为100W的微晶硅膜的结晶峰值位置为
518.6cm—1,半峰全宽(FWHM)为11.9cm—1，结晶/非晶峰值强度比(Ic/Ia)
为4. 1。
此外，成膜时的RF电源的电力为300W的微晶硅膜的结晶峰值位置为 514.8cm—'，半峰全宽(FWHM)为18. 7cm—、结晶/非晶峰值强度比(Ic/Ia) 为4.4。
如图34A所示，因RF电力而产生结晶峰值位置和半峰全宽之间的大差 异。这是因为如下缘故具有在使用大电力的情况下增加离子冲击而障碍粒 子的生长，从而粒径小的倾向。此外，由于形成用于图34A的检测的微晶硅 膜的CVD装置的电源频率为13. 56丽z，因此结晶/非晶峰值强度比(Ic/Ia) 为4. 1或4. 4。但是，已确认若是RF电源频率为27MHz就可以将结晶/非晶 峰值强度比(Ic/Ia)设定为6。因此，通过将RF电源频率设定为比27MHz 更高，例如2.45GHz,可以进一步提高结晶/非晶峰值强度比(Ic/Ia)。
实施例2
在本实施例中，示出对于本发明所示的薄膜晶体管的晶体管特性以及电 子密度分布，进行器件模拟而获得的结果。使用矽谷科技(Silvaco)公司 制造的器件模拟器"ATLAS"进行器件模拟。
图35示出器件结构。假定绝缘衬底2301是以氧化硅(介电常数为4. 1) 为主要成分的玻璃衬底(厚度为0.5ura)。注意，在实际的制造工序上，绝 缘衬底2301的厚度主要为0. 5mm、 0. 7mm等，但是以绝缘衬底2301之下面 的电场不影响到薄膜晶体管特性的程度，定义充分的厚度。
在绝缘衬底2301上层叠由钼形成的栅电极2303 (厚度为150nrn)。钼的 功函数设定为4. 6eV。
在栅电极2303上层叠具有氮化硅膜(介电常数为7.0，厚度为110nm)和氧氮化硅膜(介电常数为4. l，厚度为110nm)的叠层结构的栅绝缘膜2305。
在栅极绝缘膜2305上层叠u c-Si膜2307和a-Si膜2309。在此的各个 叠层条件为如下厚度为Onm的y c-Si膜2307和厚度为lOOnm的a-Si膜 2309的叠层；厚度为lOnm的u c-Si膜2307和厚度为90nm的a-Si膜2309 的叠层；厚度为50nm的n c-Si膜2307和厚度为50nm的a-Si膜2309的叠 层；厚度为90nm的u c-Si膜2307和厚度为lOnra的a-Si膜2309的叠层； 以及厚度为lOOnm的u c-Si膜2307和厚度为Onm的a-Si膜2309的叠层。
此外，在与第一 a-Si (n+)膜2311和第二 a-Si (n+)膜2313重叠的 区域中，a-Si膜2309除了上述厚度之外还层叠有50nm的a-Si膜。就是说， 在不形成第一 a-Si (n+)膜2311和第二 a-Si (n+)膜2313的区域中，a-Si 膜2309具有其一部分被蚀刻50mn的凹部状。
在a-Si膜2309上层叠有第一 a-Si (n+)膜2311 (厚度为50nm)和第 二 a-Si (n+)膜2313 (厚度为50nm)。在图35所示的薄膜晶体管中，第一 a-Si (n+)膜2311和第二a-Si (n+)膜2313之间的距离成为沟道长度L。 在此，沟道长度L设定为6um。此外，沟道宽度W设定为15ixm。
在第一 a-Si (n+)膜2311和第二 a-Si (n+)膜2313上分别层叠由钼 (Mo)形成的源电极2315和漏电极2317 (厚度为300nra)。将源电极2315 和第一 a-Si (n+)膜2311之间、以及漏电极2317和第二 a-Si (n+)膜2313
之间定义为欧姆接触。
图36示出当在图35所示的薄膜晶体管中，改变H c-Si膜及a-Si膜的 膜厚度来进行器件模拟之际获得的DC特性(Vg-Id特性、Vd=14V)的结果。 此外，图37A和37B示出当u c-Si膜2307的厚度为10nm，而a-Si膜的厚 度为90nm时的薄膜晶体管的电子浓度分布。图37A示出当薄膜晶体管处于 导通状态(Vg为+ 10V， Vd为14V)时的电子浓度分布，而图37B示出当薄 膜晶体管处于截止状态(Vg为-10V， Vd为14V)时的电子浓度的分布结果。
参照图36就知道，随着使a-Si膜的膜厚度变厚而截止电流减少。此外， 通过将a-Si的厚度设定为50nm以上，可以将Vg是-20V时的漏电流设定为 低于1X10—13A。
另外，在此知道，随着使Uc-Si膜的膜厚度变厚而导通电流增加。此外，通过将P c-Si的厚度设定为10nm以上，可以将Vg是20V时的漏电流 设定为1X10—5A以上。
参照图37A就知道，在导通状态下，u c-Si膜中的电子密度比a-Si膜 中的电子密度高。就是说，由于导电率高的wc-Si膜中的电子密度高，因 此在导通状态下电子容易流过，从而漏电流升高。
参照图37B就知道，在截止状态下，a-Si膜中的电子密度比u c-Si膜 中的电子密度高。就是说，由于导电率低的a-Si膜中的电子密度高，因此 在截止状态下电子难以流过，从而产生与将a-Si膜用作沟道形成区域的薄 膜晶体管同样的漏电流。
根据上述事实就知道，如图35所示那样的薄膜晶体管可以在减少截止 电流的同时提高导通电流，在该薄膜晶体管中，在栅极绝缘膜上形成u c-Si 膜，在uc-Si膜上形成a-Si膜，并在a-Si膜上形成源区域及漏区域。
本说明书根据2007年7月6日在日本专利局受理的日本专利申请编号 2007-179092而制作，所述申请内容包括在本说明书中。
权利要求
1.一种液晶显示装置，包括；栅电极；形成在所述栅电极上的栅极绝缘膜；形成在所述栅极绝缘膜上的微晶半导体膜；形成在所述微晶半导体膜上且具有凹部的缓冲层；形成在所述缓冲层上的源区域及漏区域；以及与所述源区域及漏区域接触的源电极及漏电极，其中，所述源电极及漏电极不与所述微晶半导体膜的端部和所述源区域及漏区域的端部重叠，并且，与所述栅电极重叠的所述源区域及漏区域的端部和所述缓冲层的凹部侧面相一致。
2. 根据权利要求1所述的液晶显示装置，其中所述缓冲层由非晶半导体膜形成。
3. 根据权利要求1所述的液晶显示装置，其中所述缓冲层由包含氮的非晶半导 体膜形成。
4. 根据权利要求1所述的液晶显示装置，其中所述缓冲层由包含氢的非晶半导 体膜形成。
5. 根据权利要求1所述的液晶显示装置，其中所述缓冲层由包含氟、氯、溴、 或碘的非晶半导体膜形成。
6. —种液晶显示装置，包括 栅电极； . 形成在所述栅电极上的栅极绝缘膜； 形成在所述栅极绝缘膜上的微晶半导体膜； 形成在所述微晶半导体膜上且具有凹部的缓冲层； 形成在所述缓冲层上的源区域及漏区域；以及 与所述源区域及漏区域相接的源电极及漏电极，其中，所述源区域及漏区域的一部分与所述源电极及漏电极相接， 并且，所述源区域及漏区域的另一部分不与所述源电极及漏电极相接， 并且，所述缓冲层露出在所述源电极及漏电极的外侧，并且，所述源电极及漏电极不与所述微晶半导体膜的端部和所述源区域及漏区 域的端部重叠，并且，与所述栅电极重叠的所述源区域及漏区域的端部和所述缓冲层的凹部侧 面相一致。
7. 根据权利要求6所述的液晶显示装置，其中所述缓冲层由非晶半导体膜形成。
8. 根据权利要求6所述的液晶显示装置，其中所述缓冲层由包含氮的非晶半导 体膜形成。
9. 根据权利要求6所述的液晶显示装置，其中所述缓冲层由包含氢的非晶半导 体膜形成。
10. 根据权利要求6所述的液晶显示装置，其中所述缓冲层由包含氟、氯、溴、 或碘的非晶半导体膜形成。
11. 一种液晶显示装置，包括 栅电极；形成在所述栅电极上的栅极绝缘膜；形成在所述栅极绝缘膜上的微晶半导体膜；形成在所述微晶半导体膜上并具有凹部的缓冲层；形成在所述缓冲层上的源区域及漏区域；与所述源区域及漏区域接触的源电极及漏电极；与所述源电极及漏电极、所述源区域及漏区域的一部分、以及所述缓冲层的一 部分相接的绝缘膜；形成在所述绝缘膜上并通过形成在所述绝缘膜中的接触孔与所述源电极和漏 电极的一方相连接的像素电极；以及 与所述像素电极相邻的液晶，其中，所述源电极及漏电极不与所述微晶半导体膜和所述源区域及漏区域的端 部重叠，并且，与所述栅电极重叠的所述源区域及漏区域的端部和所述缓冲层的凹部侧面相一致。
12. 根据权利要求11所述的液晶显示装置，其中所述缓冲层由非晶半导体膜形成。
13. 根据权利要求11所述的液晶显示装置，其中所述缓冲层由包含氮的非晶半 导体膜形成。
14. 根据权利要求11所述的液晶显示装置，其中所述缓冲层由包含氢的非晶半 导体膜形成。
15. 根据权利要求11所述的液晶显示装置，其中所述缓冲层由包含氟、氯、溴、 或碘的非晶半导体膜形成。
16. —种液晶显示装置，包括 栅电极；形成在所述栅电极上的栅极绝缘膜；形成在所述栅极绝缘膜上的微晶半导体膜；形成在所述微晶半导体膜上并具有凹部的缓冲层；形成在所述缓冲层上的源区域及漏区域；与所述源区域及漏区域相接的源电极及漏电极；与所述源电极及漏电极、所述源区域及漏区域的一部分、以及所述缓冲层的一 部分相接的绝缘膜；形成在所述绝缘膜上，并通过形成在所述绝缘膜中的接触孔与所述源电极和漏 电极的一方相连接的像素电极；以及 与所述像素电极相邻的液晶，其中，所述源区域及漏区域的一部分与所述源电极及漏电极相接， 并且，所述源区域及漏区域的另一部分不与所述源电极及漏电极相接， 并且，所述缓冲层露出在所述源电极及漏电极的外侧，并且，形成在所述栅电极上的所述源区域及漏区域的端部和所述缓冲层的凹部 侧面相一致。
17. 根据权利要求16所述的液晶显示装置，其中所述缓冲层由非晶半导体膜形成。
18. 根据权利要求16所述的液晶显示装置，其中所述缓冲层由包含氮的非晶半 导体膜形成。
19. 根据权利要求16所述的液晶显示装置，其中所述缓冲层由包含氢的非晶半 导体膜形成。
20. 根据权利要求16所述的液晶显示装置，其中所述缓冲层由包含氟、氯、溴、 或碘的非晶半导体膜形成。
21. —种液晶显示装置，包括 栅电极；形成在所述栅电极上的栅极绝缘膜； 形成在所述栅极绝缘膜上的微晶半导体膜； 形成在所述微晶半导体膜上的缓冲层； 形成在所述缓冲层上的源区域及漏区域；以及 形成在所述源区域及漏区域上的源电极及漏电极，其中，所述源区域及漏区域延伸到所述源电极及漏电极的侧端部的外侧， 并且，减薄所述缓冲层的所述源区域及漏区域之间的一部分， 并且，所述缓冲层延伸到所述源区域及漏区域的侧端部的外侧。
22. 根据权利要求21所述的液晶显示装置，其中所述缓冲层由非晶半导体膜形成。
23. 根据权利要求21所述的液晶显示装置，其中所述缓冲层由包含氮的非晶半 导体膜形成。
24. 根据权利要求21所述的液晶显示装置，其中所述缓冲层由包含氢的非晶半 导体膜形成。
25. 根据权利要求21所述的液晶显示装置，其中所述缓冲层由包含氟、氯、溴、 或碘的非晶半导体膜形成。
26. 根据权利要求21所述的液晶显示装置，其中所述缓冲层的一部分的侧端部 和所述源区域及漏区域的侧端部的内侧相一致。
全文摘要
本发明的目的为提供一种方法，其中批量生产性高地制造具有电特性良好且可靠性高的薄膜晶体管的液晶显示装置。在具有反交错型薄膜晶体管的液晶显示装置中，在反交错型薄膜晶体管中的栅电极上形成栅极绝缘膜，在栅极绝缘膜上形成用作沟道形成区域的微晶半导体膜，在微晶半导体膜上形成缓冲层，在缓冲层上形成一对源区域及漏区域，以使源区域及漏区域的一部分露出的方式形成与源区域及漏区域接触的一对源电极及漏电极。
文档编号G02F1/1362GK101339342SQ200810130468
公开日2009年1月7日 申请日期2008年7月4日 优先权日2007年7月6日
发明者山崎舜平, 木村肇, 桑原秀明, 铃木幸惠 申请人:株式会社半导体能源研究所