阵列基板及其显示面板的制作方法

专利名称：阵列基板及其显示面板的制作方法
技术领域：
本发明是有关于一种基板，且特别是有关于一种至少一条配线分别与多条检测短路杆(shorting bar)之一藉由部分共享而连结的阵列基板。
技术背景液晶显示面板具有厚度薄、高画质、低消耗功率、无辐射等优点，而成为 显示面板的主流。此外，随着液晶显示面板日益普及，进而造成液晶显示面板 的价格竞争日益激烈。因此，如何有效地降低生产成本以增加竞争力一直是各 家厂商努力的目标。一般来说，液晶显示面板主要是由阵列基板、液晶层以及彩色滤光基板所 构成。其中，为了有效率地制作阵列基板，在阵列工艺(arrayprocess)中通常会 先在母基板上同时进行多个阵列的制作，并适时地于阵列工艺中直接在母基板 上对每一阵列作阵列测试(army test)及修补，以提高合格率。在母基板上完成 阵列工艺后，经由切割工艺，将母基板上的各阵列进行分离，而完成多个阵列 基板的制作。图1A为根据现有技术于母基板上制作完成多个阵列的俯视示意图；图1B 为图1A的母基板进行切割工艺后，其中的一阵列基板100的俯视示意图。请 同时参考图1A与图1B，母基板101上具有多个阵列。母基板101进行切割 工艺后的每一阵列基板100具有显示区Pl与位于显示区Pl外的周围电路区 P2。阵列基板100包括多个像素阵列110、多条检测短路杆120以及多条修补 配线130。多个像素阵列110配置于显示区Pl内。多条检测短路杆120与多 条修补配线130配置于周边电路区P2，且修补配线130电性连接至像素阵列 110，如图1B所绘示，其中上述的阵列测试是藉由检测短路杆120进行电路 检测。在较佳实施例中，母基板101上具有多个对位标记103。对位标记103 用以精准地对位，以避免母基板101进行微影蚀刻工艺、对组或任何需运用到 对位标记103用以精准地对位的工艺时产生偏差。现有技术中，为了提高母基板101的利用率，通常会使得母基板101上的阵列尽可能呈最密排列，或者尽量縮短对位标记103与阵列之间的距离，以降 低成本，例如图1A的母基板101的大小为1300um X 1100um，阵列基板 100呈7 X 4的28片排列方式；然而，此时却容易发生部分阵列基板100的 位置与对位标记103靠太近或是发生对位标记103落入阵列基板100内的问 题，使得在后续液晶显示器的制造过程，例如进行微影蚀刻工艺时、对组或任 何需运用到对位标记103用以精准地对位的工艺中，容易使得机台不易抓取 (catch)对位标记103而产生对位异常，进而影响阵列基板100的制作。为了解决此问题，在相同大小1300um X 1100nm的母基板101情况下， 现有技术采用另外一种基板100的排列方式，例如图1C所绘示的另一种阵列 基板100的排列方式。此种排列方式使得阵列基板100的位置与对位标记103 保持一定距离，使得机台可精确的判读对位标记103，但此种6 X 4的24片 排列方式，却会使得产量减少；另外，因为工艺上其它的工艺范围(process margin)考虑，例如薄膜有效沉积范围(margin),使得阵列在母基板101上的布 局(layout)受限。因此如何能縮小阵列基板100周围电路区P2的面积，使得阵 列基板100整体面积縮小，而能有效地切割阵列基板100以提高母基板101 使用率，进而降低生产液晶显示面板的成本，为本发明主要目的之一。发明内容本发明提供一种阵列基板，其具有较小布局面积的周边电路区，提升基板 利用率。本发明提供一种显示面板，其具有上述的阵列基板以节省制作的成本。 本发明提出一种阵列基板，其具有一显示区以及位于显示区外的一周边电 路区。此阵列基板包括一像素阵列、多条检测短路杆以及多条配线。像素阵列 配置于显示区内。检测短路杆配置于周边电路区。配线配置于周边电路区并电 性连接至像素阵列。此外，至少一条配线分别与多条检测短路杆之一藉由部分 共享而连结，且配线与检测短路杆共享的部分构成一共享走线。本发明另提出一种显示面板，此显示面板包括第一基板、第二基板以及液 晶层。第一基板具有显示区以及位于显示区外的周边电路区，且此第一基板包 括像素阵列、多条检测短路杆以及多条配线。像素阵列配置于显示区内。检测短路杆配置于周边电路区。配线配置于周边电路区并电性连接至像素阵列。此 外，至少一条配线分别与那些检测短路杆之一藉由部分共享而连结，且配线与 检测短路杆共享的部分构成共享走线。另外，第二基板配置于第一基板的对向 侧。液晶层配置于第一基板与第二基板之间。在本发明的一实施例中，上述的配线具有第一信号源接线以及像素阵列接 线，其中这些配线的至少其一更包括共享走线。第一信号源接线与像素阵列接 线分别配置于共享走线的两侧。在一实施例中，上述的阵列基板更包括数据驱 动电路。数据驱动电路与第一信号源接线连接，且数据驱动电路适于传递驱动 信号。在另一实施例中，上述的第一信号源接线通过接触窗而与对应的共享走 线连接。在另一实施例中，上述的第一信号源接线的材质与共享走线的材质不 同。在一实施例中，上述的配线包括第二信号源接线。第二信号源接线与栅极 驱动电路电性连接，且栅极驱动电路适于传递驱动信号。在本发明的另实施例中，上述的检测短路杆具有第一走线。检测短路杆的 至少其一包括共享走线以及第一走线，其中第一走线与共享走线连接。在本发明的一实施例中，上述的阵列基板包括拟检测接垫。拟检测接垫与 拟第一走线连接。第一走线与拟第一走线相互对应配置于显示区的两侧，且第 一走线与拟第一走线电性绝缘。在本发明的一实施例中，上述的阵列基板包括多条第二走线、多条拟第二 走线以及多个栅极驱动电路。第二走线以及拟第二走线分别与检测短路杆以与 门极驱动电路电性连接。第二走线与拟第二走线相互对应配置于显示区的两 侧，且第二走线与拟第二走线电性绝缘。在本发明的一实施例中，上述的阵列基板包括静电防护短路杆。静电防护 短路杆配置于周边电路区，且与检测短路杆电性绝缘。在本发明的一实施例中，上述的显示面板包括一数据驱动电路。数据驱动 电路与第一信号源接线连接，且数据驱动电路适于传递驱动信号。在本发明的一实施例中，上述的第一信号源接线、共享走线以及像素阵列 接线的材质与检测短路杆的材质相同。在本发明的一实施例中，上述的显示面板包括拟检测接垫。拟检测接垫与 拟第一走线连接，第一走线与拟第一走线相互对应配置于显示区的两侧，且第 一走线与拟第一走线电性绝缘。在本发明的一实施例中，上述的显示面板包括多条第二走线、多条拟第二 走线以及多个栅极驱动电路。第二走线以及拟第二走线分别与检测短路杆以与 门极驱动电路电性连接，第二走线与拟第二走线相互对应配置于显示区的两 侧，且第二走线与拟第二走线电性绝缘。在本发明的一实施例中，上述的显示面板包括一静电防护短路杆。静电防 护短路杆配置于周边电路区，且与检测短路杆电性绝缘。综上所述，本发明的阵列基板藉由将周边电路区内的检测短路杆与配线共 享，使得周边电路区的整体面积縮小。换言之，本发明的阵列基板具有较佳的 基板利用率。因此，配置有此阵列基板的显示面板具有较低廉的成本。为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举实施 例，并配合所附图式，作详细说明如下。


图1A为根据现有技术于母基板上制作完成多个阵列的俯视示意图； 图1B为图1A的母基板进行切割工艺后的一阵列基板的俯视示意图； 图1C所绘示的另一种阵列基板的排列方式； 图2A为本发明第一实施例的阵列基板的俯视示意图； 图2B绘示图2A的阵列基板的局部区域的俯视示意图； 图2C绘示为进行阵列测试时的母基板的局部放大图； 图3为本发明第二实施例的阵列基板的俯视示意图； 图4为本发明第三实施例的阵列基板的俯视示意图； 图5为本发明第四实施例的阵列基板的俯视示意图； 图6为本发明第五实施例的显示面板的示意图。主要组件符号说明
100、 200、 300、 400、 500:阵列基板101:母基板 103:对位标记 110、 210:像素阵列120、 220:检测短路杆130:修补配线222:第一走线232、232':第一信号源接线234、234':像素阵列接线236:第二信号源接线230、230':配线240、240':共享走线250:数据驱动电路260:拟检测接垫262:拟第一走线270:第二走线272:拟第二走线274:栅极驱动电路280:接触窗2卯静电短路杆610:第一基板620:第二基板630:液晶层Pl:显示区P2:周边电路区具体实施方式
第一实施例图2A为本发明第一实施例的阵列基板的俯视示意图。请参考图2A，阵 列基板200具有显示区Pl与位于显示区Pl外的周围电路区P2。阵列基板200 包括像素阵列210、多条检测短路杆220以及多条配线230。检测短路杆220 通常是被用来检测母基板(未绘示)上的阵列是否电性不连接(例如是短路或断 路)。像素阵列210配置于显示区Pl内。检测短路杆220与配线230配置于周 边电路区P2，且配线230电性连接至像素阵列210。此外，检测短路杆220至少可以分成两种样态220a及220b，其中，至少一条配线230分别与多条检测短路杆220之一藉由部分共享而连结，且配线 230与检测短路杆220共享的部分构成共享走线240。举例来说，在本实施例 中，配线230与检测短路杆220a共享，而二者共享的部份构成一共享走线240， 如图2A所绘示。具体而言，图2B绘示图2A的阵列基板的局部放大的俯视示意图。请参 考图2B，检测短路杆220具有第一走线222，其中第一走线222用以传递检 测信号。在本实施例中，至少其一的检测短路杆220a包括第一走线222与上 述的共享走线240，由于检测短路杆220a中的第一走线222与至少其一配线 230藉由共享走线240而连接，如图2B所绘示。换言之，检测短路杆220a可 传递驱动信号以及检测信号。请继续参考图2B，配线230具有第一信号源接线232以及像素阵列接线 234。在本实施例中，至少其一的修补配线230可包括第一信号源接线232、 上述的共享走线240以及像素阵列接线234，其中第一信号源接线232与像素 阵列接线234分别配置于共享走线240的两侧，如图2B所绘示。像素阵列210 在检测后发现不良时，可以藉由配线230的路径将特定的信号传递至像素阵列 210上的瑕疵处，使得像素阵列210的不良处也可以维持一定程度的运作，因 此配线230具有修补阵列基板200上的不良的功能，换言之，配线230亦可称 为修补配线。举例而言，当阵列基板200上的资料线发生断路时，原数据线被分离成与 数据驱动电路连接的部份，以及与之分离的另一部分，藉由焊接的连接作用， 使得配线230可以将驱动信号传递至因断线而被分离的另一部分数据线，使得 位于同一数据在线的像素得以被驱动而不被断路影响。在本实施例中，第一信 号源接线232、共享走线240以及像素阵列接线234的材质与检测短路杆220 的材质可以相同，其材质例如是使用第一金属层所制成，在其它实施例中，第 一信号源接线232、共享走线240以及像素阵列接线234的材质与检测短路杆 220的材质亦可以是不相同，此为一举例，本发明并不特别限定。另外，请同时参照图2A与图2B，阵列基板200包括数据驱动电路250。 数据驱动电路250与第一信号源接线232连接，且数据驱动电路250适于传递 一驱动信号。详细地说，如同上述，当阵列基板200内部线路的某一组件断路 时，例如数据线断线，设计者可因应原数据线的传递驱动信号，使得与数据驱动电路250连接的数据驱动电路提供适当的驱动信号，并藉由数据驱动电路250传递驱动信号至配线230，再藉由配线230传递至断路的组件上。如此一 来，与同一线路上连接的组件得以被顺利地驱动而不被断路所影响。在本实施例中，阵列基板200包括拟检测接垫260，如图2A所示。拟检 测接垫260用以于阵列基板200的阵列工艺中，在母基板上藉由相邻的阵列基 板200，上的拟检测接垫260进行阵列测试。详言之，图2C绘示为进行阵列测 试时的母基板的局部放大图，其中图2C已完成部分的阵列基板200及200，， 但尚未进行母基板的分割工艺。请参照图2C，拟检测接垫260与拟第一走线 262连接。第一走线222与拟第一走线262相互对应配置于显示区Pl外的两 侧，使得未进行分割工艺前，阵列基板200上的第一走线222会与相邻的阵列 基板200'的拟第一走线262电性连接，如图2C所绘示。在进行阵列检测时， 将探针接触于阵列基板200'的拟检测接垫260上，并藉由阵列基板200，的拟 第一走线262与阵列基板200的检测短路杆220来进行电性检测。另一方面， 在进行分割工艺而完成阵列基板200及200'的制作时，第一走线222会与拟第 一走线262电性绝缘，因此不会影响阵列基板200及200，的正常显示，如图 2A所绘示。另夕卜，请参考图2A、图2B以及图2C，经分割工艺完成后，阵列基板200 更包括多条第二走线270、多条拟第二走线272以及多个栅极驱动电路274。 第二走线270以及拟第二走线272分别与检测短路杆220以与门极驱动电路 274电性连接，而第二走线270与拟第二走线272电性绝缘。第二走线270与 拟第二走线272相互对应配置于显示区Pl外的两侧，如图2A所绘示。以下将以图2C说明母基板未进行分割工艺时的阵列测试。请参考图2C， 实务上，进行阵列测试时，可以利用探针(未绘示)接触上述的拟检测接垫260， 而探针视检测方法以及检测时间点(timing)，可以用以输出驱动信号，也可以 用以接收由拟第一走线262所传递的信号，本发明并不以此为限。举例而言， 在进行检测时，可藉由基板200，上的拟第一走线262、基板200上的检测短路 杆220a、基板200上的第二走线270、基板200，上的拟第二走线272以及基板 200，上的栅极驱动电路274，可以对阵列基板200，进行电性检测。在本实施例 中，检测短路杆220a包括第一走线222与共享走线240。在未进行母基板分 割工艺时，拟第一走线262与第一走线222电性连接，而第二走线270与拟第二走线272电性连接，如图2C所绘示。此外，阵列基板200包括静电防护短路杆290，如图2A与图2C所绘示。 静电防护短路杆290配置于周边电路区P2，且静电防护短路杆290与检测短 路杆220电性绝缘，其中检测短路杆220主要用以传递检测信号，而静电防护 短路杆290主要用以疏导阵列基板200中所累积的静电荷，换言之，检测短路 杆220与静电防护短路杆290不同。详言之，由于各种物体上皆具有静电荷， 因此，静电防护短路杆290用以防止在阵列基板200的制作过程中受到周围环 境的静电破坏。本发明不同于现有技术，由于阵列基板200将配线230(或可称修补配线) 与检测短路杆220部份共享，以节省制作配线230与检测短路杆220的空间。 因此，阵列基板200具有较良好的母基板利用率。并且，本发明利用縮小周边 电路区的布局空间来提高阵列工艺中母基板(绘示于图1A)的利用率，因此在 节省成本的同时，不会发生现有技术的对位异常的问题，以及不会受限于工艺 范围。此外，当配线230共享于检测短路杆220时，由于检测短路杆220的线 宽较配线230宽，因此，通常会使得原配线的阻值降低，提升瑕疵像素或是发 生断路的信号线的修补后的性能。第二实施例图3为本发明第二实施例的阵列基板的俯视示意图。请同时参考图2与图 3，阵列基板200与阵列基板300相似，相同的处不再赘述。本实施例的阵列 基板300具有一接触窗280。配线230的第一信号源接线232通过接触窗280 与对应的检测短路杆220连接，且配线230与检测短路杆220共享的部分构成 共享走线240，如图3所绘示。换言之，第一信号源接线232通过接触窗280 与共享走线240电性连接，且共享走线240又跟像素阵列接线234电性连接。 在本实施例中，每一配线230分别与每一检测短路杆220藉由部分共享而电性 连接。在本实施例中，数据驱动电路250传递一驱动信号至第一信号源接线232， 其中第一信号源接线232通过接触窗280传递驱动信号至共享走线240。而驱 动信号藉由共享走线240传递至像素阵列接线234。第一信号源接线232的材质与共享走线240的材质可以不同。举例而言， 在本实施例中，位于下方的第一信号源接线232与检测短路杆220例如是使用第一金属层所制成，而位于上方的第一信号源接线232由于必须采用跳线设计与对应的右侧的检测短路杆220作连接。因此在本实施例中，位于上方的第一 信号源接线232的材质例如是同时使用第一金属层以及第二金属层进行制作， 但本发明并不以此为限。阵列基板300将配线230与检测短路杆220部份共享线路增加，亦即，以 更加节省制作配线230与检测短路杆220的空间。因此，相较于现有技术，阵 列基板300具有较佳的母基板利用率。此外，如同前实施例所述，当配线230 与共享于检测短路杆220时，检测短路杆220的线宽较配线230宽，换言之， 阵列基板300具有提升瑕疵像素修补后的性能的优点第三实施例图4为本发明第三实施例的阵列基板的俯视示意图。请同时参考图2B与 图4，阵列基板400与阵列基板200相似，相同之处不再赘述。在本实施例中， 配线230'另包括第二信号源接线236，其中配线230'可称为栅极信号线，也就 是说，配线230'此时仅为提供传递栅极驱动电路所产生的驱动信号的功能。在 本实施例中，配线230'例如是由第一信号源接线232，、共享走线240'、像素 阵列接线234'以及第二信号源接线236所构成，如图4所示。详细来说，配线230，其中之一与检测短路杆220a藉由共享走线240，而连 结，如图4所示。第二信号源接线236与栅极驱动电路274电性连接，进而使 得栅极驱动电路274提供的驱动信号得以藉由配线230'传递，其中栅极驱动电 路274适于传递一驱动信号，且配线230'为栅极驱动信号与检测短路测试信号 所共享的走线，如图4所示。在本实施例中，第二信号源接线236电性连接至栅极驱动电路274，使得 阵列基板400应用于显示面板(未绘示)时，可使栅极信号从原先的方向为上传 递至下，改为传递方向为由下往上传递，进而使显示面板可因应使用者的使用 环境而改变显示面板的显示模式，例如显示方向。因此，阵列基板400除了具有上述的阵列基板200的优点外，其应用于显 示面板时，除了可降低显示面板的生产成本，更可使显示面板具有多元化的显 示模式以提供使用者观赏，进而提高产品的竞争力。第四实施例图5为本发明第四实施例的阵列基板的俯视示意图。请同时参考图3与图5，阵列基板500与阵列基板300相似，相同之处不再赘述。在本实施例中， 配线230'另包括一第二信号源接线236，其中配线230'可称为栅极信号线，也 就是说，配线230'此时仅为提供传递栅极驱动电路所产生的驱动信号的功能。 在本实施例中，配线230'例如是由第一信号源接线232'、共享走线240'、像 素阵列接线234'以及第二信号源接线所构成，如图5所示。详细而言，配线230'分别和检测短路杆220藉由共享走线240'而连结， 如图5所绘示。同样地，如同前实施例所述，第二信号源接线236与栅极驱动 电路274电性连接，进而使得栅极驱动电路274提供的驱动信号得以藉由配线 230，传递，其中，栅极驱动电路274适于传递一驱动信号，且配线230'为栅极驱动信号与检测短路测试信号所共享的走线。。在本实施例中，第二信号源接线236电性连接至栅极驱动电路274，使得 阵列基板500应用于显示面板时，可使显示面板因应使用者的使用环境而改变 显示面板的显示模式，例如显示方向。因此，阵列基板500除了具有上述的阵列基板300的优点，亦同时具有阵 列基板400的优点。换言之，如前实施例中所述，将其应用于显示面板时，可 降低显示面板的生产成本以及可使显示面板具有多元化的显示模式以提使用 者观赏，进而提高产品的竞争力。第五实施例图6为本发明第五实施例的显示面板的示意图。请参考图6，显示面板600 包括第一基板610、第二基板620以及液晶层630。第二基板620配置于第一 基板610的对向侧。液晶层630配置于第一基板610与第二基板620之间。在本实施例中，第一基板610例如是上述的阵列基板200、 300、 400、 500， 而第二基板630例如是彩色滤光基板。当然上述仅为一举例，并非用以限定本 发明。亦即，第一基板210亦可以是依照本发明的相同概念所形成的阵列基板。 例如是彩色滤光层于主动层上(color filter on array, COA)的阵列基板，或是主 动层于彩色滤光层上(array on color filter, AOC)或其它组合的基板，而显示器的 样态除了上述的薄膜晶体管液晶显示器(TFT-LCD)外，也可以是有机发光二极 管显示器(OLED)、低温多晶硅(LTPS)显示器以及电浆显示器(PDP)等。另外，依照不同的显示模式以及膜层设计作为区分，上述的显示面板600 可以应用于穿透型显示面板、半穿透型显示面板、反射型显示面板、彩色滤光片于主动层上(color filter on array)的显示面板、主动层于彩色滤光片上(array on color filter)的显示面板、垂直配向型(VA)显示面板、水平切换型(IPS) 显示面板、多域垂直配向型(MVA)显示面板、扭曲向列型(TN) 显示面 板、超扭曲向列型(STN)显示面板、图案垂直配向型(PVA)显示面板、 超级图案垂直配向型(S-PVA)显示面板、先进大视角型(ASV)显示面板、 边缘电场切换型(FFS)显示面板、连续焰火状排列型(CPA)显示面板、轴 对称排列微胞型(ASM)显示面板、光学补偿弯曲排列型(OCB)显示面板、 超级水平切换型(S-IPS)显示面板、先进超级水平切换型(AS-IPS)显示面 板、极端边缘电场切换型(UFFS)显示面板、高分子稳定配向型显示面板、 双视角型(dual-view)显示面板、三视角型(triple-view)显示面板、三维显 示面板(three-dimensional)、角虫碰式面版(touch panel)或其它型面板、或上述 的组合。综上所述，本发明的阵列基板至少具有下列特征。首先，将配线与检测短 路杆部分共享，使得阵列基板具有较小的面积，以及降低原配线的阻值。并且， 将配线的第二信号源接线连接至栅极驱动电路，使得阵列基板应用于显示面板 时，具有多元化的显示模式。因此，本发明的阵列基板除了具有较良好的基板 利用率外，进一步来说，配置有此阵列基板的显示面板更可具有较佳的显示模 式以及较低廉的成本。此外，本发明中栅极驱动电路以及数据驱动电路皆为传 递驱动信号线路的一实施样态，本发明并不以此为限。虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，在不 背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作 出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权 利要求的保护范围。
权利要求
1.一种阵列基板，具有一显示区以及位于该显示区外的一周边电路区，其特征在于，该阵列基板包括一像素阵列，配置于该显示区内；多条检测短路杆，配置于该周边电路区；以及多条配线，配置于该周边电路区并电性连接至该像素阵列，其中至少一条配线分别与该些检测短路杆之一藉由部分共享而连结，且该配线与该检测短路杆共享的部分构成一共享走线。
2. 如权利要求1所述的阵列基板，其特征在于，每一配线具有一第一信 号源接线以及一像素阵列接线，该些配线的至少其一包括该共享走线，其中该 第一信号源接线与该像素阵列接线分别配置于该共享走线的两侧。
3. 如权利要求2所述的阵列基板，其特征在于，另包括一数据驱动电路， 与该些第一信号源接线连接，且该数据驱动电路适于传递一驱动信号。
4.如权利要求2所述的阵列基板，其特征在于，该第一信号源接线、该共 享走线以及该像素阵列接线的材质与该些检测短路杆的材质相同。
5. 如权利要求2所述的阵列基板，其特征在于，该第一信号源接线通过 一接触窗而与对应的该共享走线连接。
6. 如权利要求5所述的阵列基板，其特征在于，该第一信号源接线的材 质与该共享走线的材质不同。
7. 如权利要求2所述的阵列基板，其特征在于，每一配线包括一第二信 号源接线，该第二信号源接线与一栅极驱动电路电性连接，且该栅极驱动电路 适于传递一驱动信号。
8. 如权利要求2所述的阵列基板，其特征在于，每一检测短路杆具有一 第一走线，该些检测短路杆的至少其一包括该共享走线以及该第一走线，其中 该第一走线与该共享走线连接。
9. 如权利要求8所述的阵列基板，其特征在于，另包括一拟检测接垫， 该拟检测接垫与该拟第一走线连接，该第一走线与该拟第一走线相互对应配置 于该显示区的两侧，且该第一走线与该拟第一走线电性绝缘。
10. 如权利要求1所述的阵列基板，其特征在于，另包括多条第二走线、多条拟第二走线以及多个栅极驱动电路，其中该些第二走线以及该些拟第二走 线分别与该些检测短路杆以及该些栅极驱动电路电性连接，该些第二走线与该 些拟第二走线相互对应配置于该显示区的两侧，且该第二走线与该拟第二走线 电性绝缘。
11. 如权利要求1所述的阵列基板，其特征在于，另包括一静电防护短路 杆，配置于该周边电路区，该静电防护短路杆与该些检测短路杆电性绝缘。
12. —种显示面板，其特征在于，包括一第一基板，具有一显示区以及位于该显示区外的一周边电路区，该第一 基板包括一像素阵列，配置于该显示区内； 多条检测短路杆，配置于该周边电路区；多条配线，配置于该周边电路区并电性连接至该像素阵列，其中至少一条 配线分别与该些检测短路杆之一藉由部分共享而连结，且该配线与该检测短路 杆共享的部分构成一共享走线；一第二基板，配置于该第一基板的对向侧；以及一液晶层，配置于该第一基板与该第二基板之间。
13. 如权利要求12所述的显示面板，其特征在于，每一配线具有一第一 信号源接线以及一像素阵列接线，该些配线的至少其一包括该共享走线，其中 该第一信号源接线与该像素阵列接线分别配置于该共享走线的两侧。
14. 如权利要求13所述的显示面板，其特征在于，另包括一数据驱动电 路，与该些第一信号源接线连接，且该数据驱动电路适于传递一数据驱动信号。
15. 如权利要求13所述的显示面板，其特征在于，该第一信号源接线、 该共享走线以及该像素阵列接线的材质与该些检测短路杆的材质相同。
16. 如权利要求13所述的显示面板，其特征在于，该第一信号源接线通 过一接触窗而与对应的该共享走线连接。
17. 如权利要求16所述的显示面板，其特征在于，该第一信号源接线的 材质与该共享走线的材质不同。
18. 如权利要求12所述的显示面板，其特征在于，每一配线包括一第二 信号源接线，该第二信号源接线与一栅极驱动电路电性连接，且该栅极驱动电 路适于传递一驱动信号。
19. 如权利要求12所述的显示面板，其特征在于，每一检测短路杆具有 一第一走线，该些检测短路杆的至少其一包括该共享走线以及该第一走线，其 中该第一走线与该共享走线连接。
20. 如权利要求19所述的显示面板，其特征在于，另包括一拟检测接垫， 该拟检测接垫与一拟第一走线连接，该第一走线与该拟第一走线相互对应配置 于该显示区的两侧，且该第一走线与该拟第一走线电性绝缘。
21. 如权利要求12所述的显示面板，其特征在于，另包括多条第二走线、 多条拟第二走线以及多个栅极驱动电路，其中该些第二走线以及该些拟第二走 线分别与该些检测短路杆以及该些栅极驱动电路电性连接，该些第二走线与该 些拟第二走线相互对应配置于该显示区的两侧，且该第二走线与该拟第二走线 电性绝缘。
22. 如权利要求12所述的显示面板，其特征在于，另包括一静电防护短 路杆，配置于该周边电路区，该静电防护短路杆与该些检测短路杆电性绝缘。
全文摘要
本发明公开了一种具有显示区以及位于显示区外的周边电路区的阵列基板及其显示面板，此种阵列基板包括像素阵列、多条检测短路杆以及多条配线。像素阵列配置于显示区内。检测短路杆配置于周边电路区。配线配置于周边电路区并电性连接至像素阵列，其中至少一条配线分别与多条检测短路杆之一藉由部分共享而连结，且配线与检测短路杆共享的部分构成共享走线。
文档编号G02F1/1362GK101334541SQ20081013446
公开日2008年12月31日 申请日期2008年7月23日 优先权日2008年7月23日
发明者林建宏 申请人:友达光电股份有限公司