薄膜晶体管基板和制造薄膜晶体管基板的方法

专利名称：薄膜晶体管基板和制造薄膜晶体管基板的方法
技术领域：
本发明涉及一种薄膜晶体管(TFT)基板和制造这种TFT基板的方法， 本发明更具体地涉及一种用在用于显示图像的显示装置中的TFT基板和制 造这种TFT基板的方法。
背景技术：
液晶显示(LCD)装置包括薄膜晶体管(TFT)基板，面向TFT基板的 滤色片基板，和置于TFT基板与滤色片基板之间的液晶显示层。
TFT基板包括形成于绝缘基板以驱动如多个像素、TFT、和/或像素电 极的信号线。滤色片基板包括滤色片层和面向像素电极的共用电极，该滤 色片层包括红色滤光片、绿色滤光片和蓝色滤光片。
因为TFT基板的制造工艺通过使用掩膜的光电蚀刻处理来完成，所以 通过减少在光电蚀刻处理中所使用的掩膜数能够降低制造成本，并且能够 增加生产率。
四掩膜处理包括通过一个掩膜处理使活性图案(active patten)和 数据布线形成图案。在四掩膜处理中，预定区域的透射比能够使用狭缝掩 膜或半色调掩膜而控制，以形成光致抗蚀剂图案的边缘部。通过蚀刻处理 和灰化处理(ashing process)的结合，使活性图案和数据布线形成图案。
然而，较少掩膜(mask-less)技术可以使制造工艺复杂，从而使得 产量和透光率下降。

发明内容
根据本发明的示例性实施例，提供了一种具有由较少掩膜技术形成的 低阻抗布线的薄膜晶体管(TFT)基板，和制造这种薄膜晶体管(TFT)基
板的方法。
根据本发明的示例性实施例，薄膜晶体管(TFT)基板包括形成于基板上的半导体图案；形成为与基板上的半导体图案一致的层的导电图 案；形成于半导体图案上的第一布线图案，且第一布线图案包括源极和与 源极间隔开的漏极；形成于具有第一布线图案的基板上以覆盖第一布线图 案的绝缘图案；和形成于绝缘图案上的第二布线图案，且第二布线图案包 括形成于源极和漏极上的栅极。
半导体图案可以包括金属氧化物半导体。
金属氧化物半导体可以包括氧化锌(Zn0)。
金属氧化物半导体可以包括铟(In)和镓(Ga)中的至少一种。
导电图案包括通过等离子处理金属氧化物半导体形成的导电氧化物 材料。
第一布线图案可以进一步包括电连接到源极的数据线。 导电图案包括电连接到漏极的像素电极；和电连接到数据线的数据焊 盘(data pad)。
第二布线图案可以进一步包括电连接到栅极的栅极线，和电连接到栅 极线的栅极焊盘(gate pad)。
第一布线可以进一步包括用于形成保持电容器的第一保持电极，而第 二布线图案进一步包括重叠(overlap)第一保持电极以形成保持电容器 的第二保持电极。
TFT基板可以进一步包括形成于具有第二布线图案的基板上的滤色片 层，和形成于具有第二布线图案的基板上的黑底(black matrix)。
根据本发明的示例性实施例，薄膜晶体管(TFT)基板包括形成于 基板上的半导体图案，且半导体图案包括金属氧化物半导体；形成于半导 体图案上的第一布线图案，且第一布线图案包括源极和与源极间隔开的漏 极；形成于具有第一布线图案的基板上的绝缘图案，且绝缘图案覆盖第一 布线图案；形成于绝缘图案上的第二布线图案，且第二布线图案包括形成 于源极和漏极上的栅极；和形成于基板上的导电图案，且导电图案包括电 连接到漏极的像素电极。
TFT基板可以进一步包括形成于具有第二布线图案的基板上的滤色片 层，和形成于具有第二布线图案的基板上的光阻挡层，其中导电图案形成 于滤色片层和光阻挡层上。根据本发明的示例性实施例，制造薄膜晶体管(TFT)基板的方法包
括步骤使用第一掩膜在基板上形成半导体图案层和在所述半导体图案层 上形成第一布线图案，且第一布线图案包括源极和与源极间隔开的漏极； 使用第二掩膜形成覆盖第一布线图案的绝缘层图案和在绝缘层图案上形 成第二布线图案，且第二布线图案包括形成于源极和漏极上的栅极；以及 在半导体图案层的一部分上通过等离子处理形成导电图案和半导体图案。
形成半导体图案层和第一布线图案的步骤可以包括步骤形成金属氧 化物半导体，然后形成第一导电层；使用第一掩膜在第一导电层上形成第 一光致抗蚀剂图案；蚀刻第一导电层和金属氧化物半导体，以由第一导电 层形成第一导电图案层和由金属氧化物半导体形成第二导电图案层；对第 一光致抗蚀剂图案执行深蚀刻(etch back)处理以形成第二光致抗蚀剂 图案；以及蚀刻第一导电图案以形成第一布线图案。
形成绝缘层图案和第二布线图案的步骤可以包括步骤形成绝缘层， 然后在具有第一布线图案的基板上形成第二导电层；使用第二掩膜在第二 导电层上形成第三光致抗蚀剂图案；蚀刻第二导电层以形成第二导电图案 层；蚀刻绝缘层以形成绝缘层图案；对第三光致抗蚀剂图案执行深蚀刻处 理以形成第四光致抗蚀剂图案；以及蚀刻第二导电层以形成第二布线图 案。
在蚀刻绝缘层以形成绝缘层图案的步骤中，绝缘层可以被蚀刻以露出 第一布线图案的边缘的一部分。
半导体图案层的等离子处理可以使用第一和第二布线图案作为掩膜。
该方法进一步包括在形成导电图案和半导体图案的步骤之后，形成滤 色片层和黑底的步骤。
根据本发明的示例性实施例，制造薄膜晶体管(TFT)基板的方法包 括步骤使用第一掩膜在基板上形成半导体图案和在半导体图案上形成第 一布线图案，其中半导体图案包括金属氧化物半导体，而第一布线图案包 括源极和与源极间隔开的漏极；使用第二掩膜形成覆盖第一布线图案的绝 缘层图案和在绝缘层图案上形成第二布线图案，且第二布线图案包括形成 于源极和漏极上的栅极；使用第三掩膜在绝缘层上形成导电图案，且导电 图案包括电连接到漏极的像素电极。该方法进一步包括在形成绝缘层图案和第二布线图案的步骤之后形 成滤色片层和光阻挡层的步骤。


结合附图从以下说明中能够更详细地理解本发明的示例性实施例，其
中
图l是示出了根据本发明的示例性实施例的薄膜晶体管(TFT)基板的 俯视图2是沿图1的线1-r的横截面图3是示出了根据本发明的示例性实施例、在等离子处理中其上掺有 铜(Cu)的氧化镓铟锌(GIZ0)薄膜的阻抗变化图4至14是示出了根据本发明的示例性实施例的制造TFT基板的方法 的横截面图15是示出了根据本发明的实施例的TFT基板的横截面图； 图16是示出了根据本发明的实施例的TFT基板的俯视图； 图17是沿图16的线I1-ir的横截面图；以及 图18是示出了根据本发明的实施例的TFT基板的俯视图。
具体实施例方式
以下结合示出了本发明的实施例的附图，更全面地说明本发明。然而， 本发明可以实施为许多不同的形式，并被理解为不限于在此所述的实施 例。将被理解的是当元件或图层被称作为"在……上"、"被连接到"、"被 连结到"另一个元件或图层上时，其可以直接在另一个元件或图层上，直 接连接、或连结到另一个元件或图层，或者可以存在插入元件或图层。
图1是示出了根据本发明的实施例的薄膜晶体管(TFT)基板的俯视图。 图2是沿图1的线I-1'的横截面图。
参照图1和图2， TFT基板包括基板llO、半导体图案120、导电图案130、 第一布线图案140、绝缘图案150和第二布线图案160。
基板110包括透明绝缘材料。例如，基板110包括透明玻璃或塑料。
半导体图案120和导电图案130形成于基板110上。第一布线图案140形成于半导体图案120上。第一布线图案140包括数据线141、源极142和漏极 143。
半导体图案120形成于TFT区域内以形成TFT的通道(channel)。使用 同一掩膜使半导体图案120和第一布线图案140形成图案，以使得半导体图 案120可以形成于数据线141、源极142和漏极143以下。
半导体图案120包括金属氧化物半导体。例如，金属氧化物半导体可 以包括氧化锌(ZnO)。例如，金属氧化物半导体除了氧化锌(ZnO)之外 可以包括铟(In)和/或镓(Ga)，以便能够使用铟锌氧化物(IZO)和镓 铟锌氧化物(GIZO)。在GIZO中，镓(Ga)、铟(In)、锌(Zn)的比大约
为l: 1: l或2: 2: 1。
当半导体图案120形成于基板110上时，由从基板110的下部施加的光 引起的漏电流生成，从而TFT的特性可以被降低。然而，当金属氧化物半 导体用于半导体图案120内时，可以防止由光导致的漏电流的生成。
导电图案130可以包括透光导电材料。导电图案130可以由与半导体图 案120相同的层形成。因此，导电图案130可以包括与半导体图案120—样 的透明金属氧化物。例如，导电图案130可以包括IZO和/或GIZO。导电图 案130可以包括通过等离子处理金属氧化物半导体形成的导电氧化物材 料。
金属氧化物半导体可以通过等离子处理而转化成导电材料。在等离子 处理中可以使用诸如氩气(Ar)、六氟化硫(SF6)气，以及六氟化硫(SF6) 气和氧气(02)的混合物。
图3示出了根据本发明的示例性实施例、在等离子处理中其上掺有铜 (Cu)的氧化镓铟锌(GIZO)薄膜的阻抗变化图。在图3中，使用氩气(Ar) 对GIZO薄膜执行等离子处理。
参照图3，当在等离子处理期间使用氩气(Ar)时，当等离子处理时 间的增加时，GIZO薄膜的阻抗减小。因此，通过对金属氧化物半导体的等 离子处理，金属氧化物半导体可以选择性地变成导体。
参照图1和图2，导电图案130可以包括像素电极132和数据焊盘(data pad) 134。
像素电极132形成于每一个像素内，并且电连接到TFT的漏极143。为了电连接像素电极132和漏极143，像素电极132的一部分可以重叠漏极
143。 当TFT导通时，通过数据线141传输的数据信号经由漏极143施加给像 素电极132。
数据焊盘134形成于数据线141的端部处。数据焊盘134接触数据驱动 部(未示出)，并将来自于数据驱动部的数据信号提供给数据线141。施加 到数据焊盘134的数据信号通过数据线141提供给TFT的源极142。
第一布线图案140形成于半导体图案120上。第一布线图案140可以包 括形成低阻抗布线的铜(Cu)。例如，第一布线图案140可以包括单层结构、 双层结构、或多层结构。在示例性实施例中，当第一布线图案140包括单 层结构时，第一布线图案140由诸如铝(Al)、钼(Mo)、钕(Nd)、铬(Gr)、 钽(Ta)、钛(Ti)、锌(W)、银(Ag)、或它们的金属合金的单一金属材 料形成。在示例性实施例中，当第一布线图案140包括双层结构时，第一 金属图案的下金属层由诸如铝(Al)的金属形成，而第一金属图案的上金 属层由具有低阻抗的金属(如钼(Mo)或钼合金)形成。
第一布线图案140包括数据线141、源极142和漏极143。数据线141形 成于半导体图案120上。例如，数据线141从上视图在水平方向上被延伸。 数据线141将数据信号从数据焊盘134传输到源极142。源极142连接到数据 线141，以执行TFT的源极端子的功能。漏极143与在半导体图案120上的源 极142间隔开，以执行TFT的漏极端子的功能。在示例性实施例中，漏极143 和像素电极132之间的重叠部的线宽大于其它部分的线宽，以使得可以减 小接触阻抗。
第一布线图案140可以包括用于形成保持电容器Cst的第一保持电极
144。 第一保持电极144形成于每一个像素内，并电连接到像素电极132。 为了电连接像素电极132和第一保持电极144，像素电极132的一部分可以 重叠第一保持电极144。
绝缘层图案150形成于具有第一布线图案140的基板110上，以覆盖第 一布线图案140。绝缘层图案150包括如氮化硅(SiNx)、或氧化硅(SiOx)。 绝缘层图案150形成于基板110的一部分内。即，包括如像素电极132、或 数据焊盘134的导电图案130通过等离子处理金属氧化物半导体形成，使得 对应于像素电极132和数据焊盘134的绝缘层图案150被移除，以对形成于绝缘层图案150以下的金属氧化物半导体执行等离子处理。因此，绝缘层 图案150形成于除了包括像素电极132和数据焊盘134的导电图案130的区 域之外的保留区内。
第二布线图案160形成于绝缘图案150上。第二布线图案160可以包括 与第一布线图案140相同的材料。可选地，第二布线图案160可以包括与第 一布线图案140不同的材料。第二布线图案160可以包括形成低阻抗布线的 铜(Cii)。第二布线图案160可以包括如单层结构、双层结构、或多层结构。 在示例性实施例中，当第二布线图案160包括单层结构时，第二布线图案 160由诸如铝(Al)、钼(Mo)、钕(Nd)、铬(Gr)、钽(Ta)、钛(Ti)、 钨(W)、银(Ag)、或它们的金属合金的单一金属材料形成。在示例性实 施例中，当第二布线图案160包括双层结构时，第一金属图案的下金属层 包括具有良好的机械和化学性质的金属(如铝(Al)，而第一金属图案的 上金属层包括具有低阻抗的金属，如钼(Mo)或钼合金。
第二布线图案160包括栅极线161和栅极162。栅极线161与数据线141 交叉。例如，栅极线161沿如俯视图或平面图所示的水平方向延伸。栅极 162电连接到栅极线161，并形成于源极142和漏极143上。栅极162用作TFT 的栅极端子。
相应地，电连接到栅极线161的栅极162、电连接到数据线141的源极 142、与源极142间隔开的漏极143，和半导体图案120可以限定TFT。响应 于通过栅极线161施加的栅极电压，TFT将通过数据线141施加的数据信号 提供给像素电极132。
第二布线图案160可以包括保持布线164，该保持布线164具有用于形 成保持电容器Cst的第二保持电极163。保持布线164平行于栅极线161延 伸。第二保持电极163通过绝缘层图案150与第一保持电极144间隔开，以 形成保持电容器Cst。因此，在一个帧(frame)期间，由TFT施加到像素 电极132的数据信号被保持电容器Cst保持。
第二布线图案160可以包括栅极焊盘165。栅极焊盘165形成于栅极线 161的端部处。栅极焊盘165接触栅极驱动部(未示出)，并为栅极线161提 供栅极信号。施加给栅极焊盘165的栅极信号通过栅极线161被提供给栅极 162。图4至图14示出了根据本发明的示例性实施例的制造TFT基板的方法 的横截面图。
参照图4，氧化物半导体层210和第一导电层220相继形成于基板110上。
氧化物半导体层210包括金属氧化物半导体。例如，金属氧化物半导 体可以包括氧化锌(ZnO)。例如，金属氧化物半导体除了氧化锌(ZnO) 之外可以包括铟(In)和/或镓(Ga)，以便能够使用铟锌氧化物(IZO) 和镓铟锌氧化物(GIZO)。在GIZO中，镓(Ga)、铟(In)、锌(Zn)的比
大约为l: 1: l或2: 2: 1。
第一导电层220可以包括形成低阻抗布线的铜(Cu)。第一导电层220
可以包括如单层结构、双层结构、和多层结构。在一个示例性实施例中， 当第一导电层220包括单层结构时，第一导电层220由诸如铝(Al)、钼(Mo)、 钕(Nd)、铬(Gr)、钽(Ta)、钛(Ti)、钩(W)、银(Ag)、或它们的金 属合金的单一金属材料形成。在示例性实施例中，当第一导电层220包括 双层结构时，第一金属图案的下金属层包括具有良好的机械和化学性质的 金属，如铝(Al)，而第一金属图案的上金属层包括具有低阻抗的金属， 如钼(Mo)或钼合金。
参照图1和图5，使用第一掩膜230在第一导电层220上形成第一光致抗 蚀剂层PR1。
例如，使光致抗蚀剂材料在第一导电层220上沉积预定厚度以形成光 致抗蚀剂膜，然后通过使用第一掩膜230的光刻处理使光致抗蚀剂膜形成 图案，以形成第一光致抗蚀剂图案PR1。在示例性实施例中，第一掩膜230 包括阻挡光的阻挡部232、基本上或完全透射光的透射部234，和透射光小 于透射部234的半透射部236。因此，第一光致抗蚀剂图案PR1具有在对应 于第一布线图案140的区域上的第一厚度，和在对应于导电图案130的区域
上的小于第一厚度的第二厚度。
参照图5和图6，使用作为蚀刻步骤层的第一光致抗蚀剂图案PR1蚀刻 第一导电层220和氧化物半导体层210，以由第一导电层220形成第一导电 图案层240和由氧化物半导体层210形成半导体图案层250。
参照图1和图7，第二光致抗蚀剂图案PR2通过深蚀刻处理而形成，在
13该深蚀刻处理中，第一光致抗蚀剂图案PR1被减小预定厚度。在示例性实
施例中，第二光致抗蚀剂图案PR2基本上保留在对应于导电图案130的区域 内。
参照图1和图8，使用作为蚀刻步骤层的第二光致抗蚀剂图案PR2蚀刻 第一导电图案层240，以形成第一布线图案140。第一布线图案140包括数 据线141，源极142、漏极143、和第一保持电极144。然后，第二光致抗蚀 剂图案PR2被移除。
在示例性实施例中，使用一个掩膜形成半导体图案层250和第一布线 图案140。
参照图9，绝缘层260和第二导电层270相继形成于具有第一布线图案 140的基板110上。
绝缘层260包括如氮化硅(SiNx)、或氧化硅(SiOx)。
第二导电层270可以包括与第一布线图案140相同的材料。可选地，第 二导电层270可以包括不同于第一布线图案140的材料。例如，第二导电层 270可以包括低阻抗材料(如铜(Cu))。可选地，第二导电层270可以包括 诸如铝(Al)、钼(Mo)、钕(Nd)、铬(Gr)、钽(Ta)、钛(Ti)、钩(W)、 银(Ag)中的至少一个或它们的合金。第二导电层270可以包括单层结构 或双层结构。在示例性实施例中，多层结构可以包括铬层和铝-钕合金层。
参照图I和图IO，使用第二掩膜280在第二导电层270上形成第三光致 抗蚀剂图案PR3。
例如，使光致抗蚀剂材料在第二导电层270上沉积预定厚度，以形成 光致抗蚀剂膜，然后通过使用第二掩膜280的光刻处理使光致抗蚀剂膜形 成图案，以形成第三光致抗蚀剂图案PR3。在示例性实施例中，第二掩膜 280包括阻挡光的阻挡部282、基本上或完全透射光的透射部284，和透射 光小于透射部284的半透射部286。因此，第三光致抗蚀剂图案PR3具有在 对应于第二布线图案160的区域上的第一厚度，和在对应于导电图案150的 区域上的小于第一厚度的第二厚度。
参照图l和图ll，使用作为蚀刻步骤层的第三光致抗蚀剂图案PR3蚀刻 第二导电层270，以形成第二导电图案层290。第一蚀刻处理可以是湿法蚀 刻处理。然后，绝缘层260被蚀刻以形成绝缘层图案150。绝缘层260的蚀刻处 理可以是干法蚀刻处理。
当绝缘层图案150形成时，绝缘层260被蚀刻以露出第一布线图案140 的边缘的一部分。在绝缘层260的蚀刻处理期间，当绝缘层260被蚀刻成覆 盖第一布线图案140的外侧时，形成没有执行等离子处理的区域。该区域 形成于导电图案130和第一布线图案140之间，且导电图案130和第一布线 图案140都通过等离子处理半导体图案层250形成。因此，在导电图案130 和第一布线图案140之间生成高阻抗。相应地，邻近导电图案130的第一布 线图案140的边缘区的绝缘层260被移除，然后，使用通过移除绝缘层260 而被露出的第一布线图案作为掩膜，对半导体图案250执行等离子处理。 这样，能够移除导电图案130与第一布线图案140之间的高阻抗部。
参照图1和图12，通过减小第三光致抗蚀剂图案PR3的厚度的深蚀刻处 理形成第四光致抗蚀剂图案PR4。在示例性实施例中，第四光致抗蚀剂图 案PR4基本上保留在对应于第二布线图案160的区域内。
参照图1和图13，使用作为蚀刻步骤层的第四光致抗蚀剂图案PR4蚀刻 第二导图案层290，以形成第二布线图案160。第二布线图案160包括栅极 线161、栅极162、第二保持电极163、和栅极焊盘165。
当用于形成第一布线图案140的第一导电层220的蚀刻特性不同于用 于形成第二布线图案160的第二导电层270的蚀刻特性时，在第二导电图案 层290的蚀刻处理期间，可以防止第一布线图案140的下挖(under cut)。
参照图1和图14，通过等离子处理蚀刻半导体图案层250的部分区域以 形成导电图案130和半导体图案120。在示例性实施例中，导电图案130是 半导体图案层250的区域，该半导体图案层250通过等离子处理转变成基本 上导电的材料，而半导体图案120是金属氧化物半导体的区域，在该金属 氧化物半导体的区域内，半导体图案层250没有被等离子处理所处理。通 过等离子处理半导体图案层250形成的导电图案130包括像素电极132和数
据焊盘134。
通过使用作为掩膜的第一和第二布线图案140和160，执行对半导体图 案层250的等离子处理。在等离子处理中可以使用诸如氩气(Ar)、六氟化 硫(SFJ气，以及六氟化硫(SFe)与氧气(02)的混合物。
15因为漏极143和第一保持电极144的多个边缘部没有被绝缘层图案150 覆盖，所以在由第一和第二布线图案140和160完全露出的半导体图案层 250的一部分内执行等离子处理，且在漏极143和第一保持电极144的边缘 部处执行等离子处理。因此，可以形成导电图案130和漏极143之间的低阻 抗的电连接。可以形成导电图案130和第一保持电极144之间的低阻抗电连 接。
然后，第四光致抗蚀剂图案PR4被移除。可选地，在执行半导体图案 层250的等离子处理之前，可以执行第四光致抗蚀剂图案PR4的移除。
在示例性实施例中，制造了使用两个掩膜的基板IOO，从而可以降低 制造成本。
图15是示出了根据本发明的实施例的TFT基板的横截面图。除了滤色 片层和黑底之外，该TFT基板基本上与关于图1和图2中说明的TFT基板相 同。
参照图1和图15，根据本发明的示例性实施例的TFT基板300可以进一 步包括滤色片层310和黑底320。
滤色片层310形成于具有第二布线图案160的基板110上。滤色片层310 可以包括对应每一个像素所形成的红色滤光片、绿色滤光片、和蓝色滤光 片。例如，红、绿、蓝滤光片可以包括有机复合材料，和红、绿、蓝色料 (pig鹏nt)。
黑底320形成于具有滤色片层310的基板110上。黑底320可以形成于如 像素的边界区、TFT的通道部、保持电容器Cst区，以及它们的周边区内。 黑底320阻挡施加到TFT通道周边的光，并防止背光在像素的边界区和TFT 基板300周边区内渗漏。黑底320可以包括光阻挡材料。例如，黑底320可
以包括吸收光的黑色有机材料。
滤色片层310可以在黑底320之前形成。可优选地，黑底320能够在滤 色片层310之前形成。
图16是示出了根据本发明的实施例的TFT基板的俯视图。图17是沿图 16的线II-II'的横截面图。
参照图16和图17， TFT基板400包括基板410、半导体图案420、第一布 线图案440、绝缘图案450、第二布线图案460和导电图案470。半导体图案420形成于基板410上，而第一布线图案440形成于半导体 图案420上。第一布线图案440可以包括数据线441、源极442和漏极443。
半导体图案420至少形成于TFT区域内以形成TFT的通道。使用与用于 使第一布线图案440形成图案的掩膜相一致的掩膜使半导体图案420形成 图案，使得半导体图案420可以形成于第一布线图案440的下面。
半导体图案420包括金属氧化物半导体。例如，金属氧化物半导体可 以包括氧化锌(ZnO)。例如，金属氧化物半导体除了氧化锌(ZnO)之外 可以包括铟(In)和/或镓(Ga)，以便能够使用铟锌氧化物(IZO)和镓 铟锌氧化物(GIZO)。在GIZO中，镓(Ga)、铟(In)、锌(Zn)的比大约
为l: 1: l或2: 2: 1。
第一布线图案440形成于半导体图案420上。第一布线图案440可以包 括诸如铜(Cu)的低阻抗材料。在示例性实施例中，第一布线图案440可 以包括铝(Al)、钼(Mo)、钕(Nd)、铬(Gr)、钽(Ta)、钛(Ti)、钨(W)、 银(Ag)中的至少一个或它们的合金。第一布线图案440可以包括单层结 构或多层结构。
第一布线图案440包括数据线441、源极442和漏极443。第一布线图案 440可以进一步包括用于形成保持电容器Cst的第一保持电极444，和电连 接到第一数据线441的端部端子的数据焊盘445。
绝缘层图案450形成于具有第一布线图案440的基板410上，以覆盖第 一布线图案440。绝缘层图案450可以包括如氮化硅(SiNx)、或氧化硅 (SiOx)。绝缘层图案450可以具有露出漏极443的至少一部分的第一接触 孔452，露出第一保持电极444的至少一部分的第二接触孔454和露出数据 焯盘445的至少一部分的第三接触孔456。
第二布线图案460形成于绝缘图案450上。第二布线图案460可以包括 与第一布线图案440相同的材料。可选地，第二布线图案460可以包括与第 一布线图案440不同的材料。例如，第二布线图案460可以包括诸如铜(Cu) 的低阻抗材料。在示例性实施例中，第二布线图案460可以包括铝(Al)、 钼(Mo)、钕(Nd)、铬(Gr)、钽(Ta)、钛(Ti)、钨(W)、银(Ag)中 的至少一个或它们的合金。第二布线图案460可以包括单层结构或多层结 构。第二布线图案460包括栅极线461和栅极462。第二布线图案460可以进 一步包括保持布线464，该保持布线464包括用于形成保持电容器Cst的第 二保持电极463。第二布线图案460可以进一步包括电连接到栅极线461的 端部端子的栅极焊盘465。
导电图案470由透光导电材料形成。例如，导电图案470由IZ0、铟锡 氧化物(ITO)等形成。
导电图案470包括形成于每一个像素内的像素电极472。像素电极472 通过第一接触孔452电连接到TFT的漏极443，并通过第二接触孔454电连接 到保持电极444。
导电图案470可以进一步包括形成于数据焊盘445上的第一焊盘电极 (pad electrode) 474，和形成于栅极焊盘465上的第二焊盘电极476。第 一和第二焊盘电极474和476可以是数据焊盘445和栅极焊盘465的保护层。
参照图16和图17，包括金属氧化物半导体的氧化物半导体层和包括金 属(如铜(Cu))的第一导电层相继形成于基板410上。然后，通过使用第 一掩膜的光刻处理形成半导体图案420和第一布线图案440。第一布线图案 440包括数据线441、源极442、漏极443、第一保持电极444和数据焊盘445。
然后，包括如氮化硅(SiNx)的绝缘层和包括诸如铜(Cu)的第二导 电层相继形成于具有半导体层420和第一布线图案440的基板410上。通过 使用第二掩膜的光刻处理形成包括第一、第二和第二接触孔452、 454和456 的绝缘层图案450，和包括如栅极线461、栅极462、保持电极464和栅极焊 盘465的第二布线图案460。保持布线464包括第二保持电极463。
然后，包括诸如IZO的透光导电材料的第三导电层形成于具有绝缘层 图案450和第二布线图案460的基板410上。然后，通过使用第三掩膜的光 刻处理形成包括如像素电极472和第一与第二焊盘电极474和476的导电图 案470。
在示例性实施例中，制造了使用三掩膜的TFT基板400，从而与使用四 掩膜制造TFT基板的方法相比，可以降低制造成本。
图18是示出了根据本发明的示例性实施例的TFT基板的俯视图。除了 滤色片层和黑底之外，TFT基板与关于图16和17所述的TFT基板基本上相同。参照图18， TFT基板500包括滤色片层510和黑底520。
滤色片层510形成于具有第一布线图案160的基板110上。滤色片层510 可以包括对应于每一个像素形成的红色滤光片、绿色滤光片和蓝色滤光 片。例如，红、绿、蓝滤光片可以包括有机复合材料，和红、绿、蓝色料。
滤色片层510具有足够的厚度以使TFT基板500的表面平坦 (planarize)。例如，滤色片层510的厚度大约为2. 5-3. 5微米。
黑底520形成于具有滤色片层510的基板410上。例如，黑底520可以形 成于像素的边界区、TFT通道部、保持电容器区，或它们的外围区内。
在示例性实施例中，像素电极472形成于滤色片层510上。因此，滤色 片层510形成于包括数据线44K源极442和漏极443的第一布线图案440与 像素电极472之间。滤色片层510具有足够的厚度，使得可以减少生成于像 素电极472与第一布线图案440之间的寄生电容器的寄生电容。
滤色片层150能够在黑底520之前形成。可选地，黑底520能够在滤色 片层之前形成。
虽然已参照附图在此说明了本发明的示例性实施例，但是将被理解的 是本发明不应该限于此，并且相关领域的普通技术人员可以理解各种其它 改变和修改，而不脱离本发明的保护范围或本质。所有这些改变和修改旨 在包括在本发明的保护范围内。
19
权利要求
1. 一种薄膜晶体管(TFT)基板，包括形成于基板上的半导体图案；导电图案，所述导电图案形成为与所述基板上的所述半导体图案一致的层；形成于所述半导体图案上的第一布线图案，所述第一布线图案包括源极和与所述源极间隔开的漏极；绝缘图案，所述绝缘图案形成于具有所述第一布线图案的基板上以覆盖所述第一布线图案；以及形成于所述绝缘图案上的第二布线图案，所述第二布线图案包括形成于所述源极和所述漏极上的栅极。
2. 根据权利要求1所述的TFT基板，其中所述半导体图案包括金属氧化物半导体。
3. 根据权利要求2所述的TFT基板，其中所述金属氧化物半导体包括 氧化锌(Zn0)。
4. 根据权利要求3所述的TFT基板，其中所述金属氧化物半导体包括 铟(In)和镓(Ga)中的至少一种。
5. 根据权利要求2所述的TFT基板，其中所述导电图案包括通过等离子处理所述金属氧化物半导体形成的导电氧化物材料。
6. 根据权利要求1所述的TFT基板，其中所述第一布线图案进一步包括电连接到所述源极的数据线。
7. 根据权利要求6所述的TFT基板，其中所述导电图案包括电连接到所述漏极的像素电极；禾口 电连接到所述数据线的数据焊盘。
8. 根据权利要求1所述的TFT基板，其中所述第二布线图案进一步包括电连接到所述栅极的栅极线；和 电连接到所述栅极线的栅极焊盘。
9. 根据权利要求1所述的TFT基板，其中所述第一布线图案进一步包括用于形成保持电容器的第一保持电极，以及所述第二布线图案进一步包括重叠所述第一保持电极以形成保持电 容器的第二保持电极。
10. 根据权利要求1所述的TFT基板，进一步包括 形成于具有所述第二布线图案的基板上的滤色片层；和 形成于具有所述第二布线图案的所述基板上的黑底。
11. 一种薄膜晶体管(TFT)基板，包括形成于基板上的半导体图案，所述半导体图案包括金属氧化物半导体；形成于所述半导体图案上的第一布线图案，所述第一布线图案包括源 极和与所述源极间隔开的漏极；形成于具有所述第一布线图案的所述基板上的绝缘图案，所述绝缘图 案覆盖所述第一布线图案；形成于所述绝缘图案上的第二布线图案，所述第二布线图案包括形成 于所述源极和所述漏极上的栅极；以及形成于所述基板上的导电图案，所述导电图案包括电连接到所述漏极 的像素电极。
12. 根据权利要求11所述的TFT基板，进一步包括 形成于具有所述第二布线图案的所述基板上的滤色片层；和 形成于具有所述第二布线图案的所述基板上的光阻挡层， 其中所述导电图案形成于所述滤色片层和所述光阻挡层上。
13. —种制造薄膜晶体管(TFT)基板的方法，包括步骤 使用第一掩膜在基板上形成半导体图案层和在所述半导体图案层上形成第一布线图案，所述第一布线图案包括源极和与所述源极间隔开的漏 极；使用第二掩膜形成覆盖所述第一布线图案的绝缘层图案和在所述绝 缘层图案上形成第二布线图案，所述第二布线图案包括形成于所述源极和 所述漏极上的栅极；和在所述半导体图案层的一部分上通过等离子处理形成导电图案和半 导体图案。
14. 根据权利要求13所述的方法，其中形成所述半导体图案层和所述第一布线图案的步骤包括步骤形成金属氧化物半导体，然后形成第一导电层；使用所述第一掩膜在所述第一导电层上形成第一光致抗蚀剂图案； 蚀刻所述第一导电层和所述金属氧化物半导体以由所述第一导电层形成第一导电图案层和由所述金属氧化物半导体层形成第二导电图案层； 对所述第一光致抗蚀剂图案执行深蚀刻处理以形成第二光致抗蚀剂图案；以及蚀刻所述第一导电图案以形成所述第一布线图案。
15. 根据权利要求14所述的方法，其中形成所述绝缘层图案和所述第 二布线图案的步骤包括步骤在具有所述第一布线图案的所述基板上形成绝缘层，然后形成第二导 电层；使用所述第二掩膜在所述第二导电层上形成第三光致抗蚀剂图案； 蚀刻所述第二导电层以形成第二导电图案层； 蚀刻所述绝缘层以形成所述绝缘层图案；对所述第三光致抗蚀剂图案执行深蚀刻处理以形成第四光致抗蚀剂 图案；以及蚀刻所述第二导电图案层以形成第二布线图案。
16. 根据权利要求15所述方法，在蚀刻所述绝缘层以形成所述绝缘层 图案的步骤中，其中所述绝缘层被蚀刻以露出所述第一布线图案的边缘的 一部分。
17. 根据权利要求16所述的方法，其中所述半导体图案层的所述等离 子处理使用所述第一和第二布线图案作为掩膜。
18. 根据权利要求13所述的方法，进一步包括在形成所述导电图案和所述半导体图案的步骤之后形成滤色片层和黑底的步骤。
19. 一种制造薄膜晶体管(TFT)基板的方法，包括步骤使用第一掩膜在基板上形成半导体图案和在所述半导体图案上形成 第一布线图案，所述半导体图案包括金属氧化物半导体，且所述第一布线 图案包括源极和与所述源极间隔开的漏极；使用第二掩膜形成覆盖所述第一布线图案的绝缘层图案和在所述绝 缘层图案上形成第二布线图案，所述第二布线图案包括形成于所述源极和所述漏极上的栅极；以及使用第三掩膜在所述绝缘层图案上形成导电图案，所述导电图案包括 电连接到所述漏极的像素电极。
20.根据权利要求19所述的方法，进一步包括在形成所述绝缘层图案 和所述第二布线图案的步骤之后形成滤色片层和光阻挡层的步骤。
全文摘要
本发明公开了一种薄膜晶体管(TFT)基板，所述TFT基板包括半导体图案、导电图案、第一布线图案、绝缘图案和第二布线图案。半导体图案形成于基板上。导电图案形成为与基板上的半导体图案相一致的层。第一布线图案形成于半导体图案上。第一布线图案包括源极和与源极间隔开的漏极。绝缘图案形成于具有第一布线图案的基板上以覆盖第一布线图案。第二布线图案形成于绝缘图案上。第二布线图案包括形成于源极和漏极上的栅极。因此，使用两个或三个掩膜制造TFT基板，以使得可以降低制造成本。
文档编号G02F1/1368GK101425543SQ20081016894
公开日2009年5月6日 申请日期2008年9月27日 优先权日2007年10月31日
发明者孔香植, 郭相基, 金善日 申请人:三星电子株式会社