一种阵列基板及其制造方法、显示装置制造方法
【专利摘要】本发明实施例提供一种阵列基板及其制造方法、显示装置，涉及显示【技术领域】。包括横纵交叉设置的多条栅线和数据线，所述数据线的表面依次形成有刻蚀阻挡层以及第一透明电极；所述数据线的远离所述栅线的部分与所述栅线同层形成在透明基板的表面，所述数据线在所述栅线区域断开；所述栅线区域具有源漏金属层的图案，所述源漏金属层的图案与所述栅线绝缘，位于所述栅线两侧的所述数据线通过所述源漏金属层的图案电连接。这样一种阵列基板可以降低数据线与透明电极之间的寄生电容，提高显示装置的质量。
【专利说明】一种阵列基板及其制造方法、显示装置【技术领域】
[0001]本发明涉及显示【技术领域】，尤其涉及一种阵列基板及其制造方法、显示装置。
【背景技术】
[0002]随着TFT-LCD (Thin Film Transistor Liquid Crystal Display,薄膜晶体管液晶显示器)显示技术的不断发展，各种新型半导体元件及其在显示装置中的应用技术也随之得到了飞跃性的进步。
[0003]在现有的显示面板TFT的制造过程当中，为了进一步提高显示面板的开口率，通常采用透明的金属氧化物材料(如氧化铟锡Ι--)来制作TFT的源漏极以及数据线，这样一种阵列基板沿数据线方向的截面结构可以如图1所示，包括依次形成在透明基板10表面的TFT的栅极11以及栅绝缘层12，数据线13形成在栅绝缘层12的表面，该数据线13采用ITO材料制成，数据线13的表面依次形成有刻蚀阻挡层14以及透明电极15。
[0004]与传统的阵列基板相比，这样一种结构的阵列基板制作简单且具有更高的开口率。但其不足之处在于，在如图1所示的阵列基板中，数据线13与透明电极15之间具有较长的一段交叠区域，这样一来，在通电的情况下，由于层级差异，数据线14与透明电极15之间将产生寄生电容Cdc，在数据线14输入驱动信号的瞬间，由于寄生电容的存在，数据线14上电压信号由高到低的变化会使得透明电极15相应发生电压变化，从而引起像素中液晶电压的突然降低，使得显示画面闪烁，数据线延时以及功耗也将随之增加。
【发明内容】
[0005] 本发明的实施例提供一种阵列基板及其制造方法、显示装置，可以降低数据线与透明电极之间的寄生电容，提高显示装置的质量。
[0006]本发明实施例的一方面，提供一种阵列基板，包括:横纵交叉设置的多条栅线和数据线，所述数据线的表面依次形成有刻蚀阻挡层以及第一透明电极；所述数据线的远离所述栅线的部分与所述栅线同层形成在透明基板的表面，所述数据线在所述栅线区域断开；
[0007]所述栅线区域具有源漏金属层的图案，所述源漏金属层的图案与所述栅线绝缘，位于所述栅线两侧的所述数据线通过所述源漏金属层的图案电连接。
[0008]另一方面，本发明实施例还提供一种显示装置，所述显示装置可以包括如上所述的阵列基板。
[0009]此外，本发明实施例还提供了一种阵列基板制造方法，所述方法具体包括:
[0010]在透明基板的表面形成栅线和数据线，所述数据线在所述栅线区域断开，所述数据线的远离所述栅线的部分与所述栅线同层制成；
[0011]在形成有所述栅线和所述数据线的基板上对应所述栅线区域形成源漏金属层的图案，所述源漏金属层的图案与所述栅线绝缘，位于所述栅线两侧的所述数据线通过所述源漏金属层的图案电连接。
[0012]本发明实施例提供的这样一种阵列基板及其制造方法、显示装置，通过将数据线与栅线同层制作，且数据线在栅线区域断开，采用设置于栅线区域的源漏金属层的图案将断开的数据线电连接，这样一来，与现有技术相比，在保证了栅线和数据线质量的基础上可以显著增加数据线与透明电极之间的间距，这样由于平行板电容两电极之间的间距增大，使得电容值明显降低，从而可以有效降低数据线与透明电极之间的寄生电容Cdc，进而避免由于寄生电容过大而产生的输出跳变电压不良，有效改善显示画面闪烁，降低数据线延时以及功耗，提高显示装置的质量。
【专利附图】
【附图说明】
[0013]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0014]图1为现有技术中一种阵列基板的结构示意图；
[0015]图2为本发明实施例提供的一种阵列基板的结构示意图；
[0016]图3为本发明实施例提供的另一阵列基板的结构示意图；
[0017]图4为本发明实施例提供的一种阵列基板制造方法的流程示意图；
[0018]图5为本发明实施例提供的另一阵列基板制造方法的流程示意图；
[0019]图6为形成绝缘层图案后的基板结构局部俯视图及其A-A向剖视图；
[0020]图7为形成栅线、数据线以及TFT的栅极后的基板结构局部俯视图及其B-B向剖视图；
[0021]图8为形成绝缘材料层后的结构示意图；
[0022]图9为形成第一绝缘层的图案后的基板结构示意图；
[0023]图10为形成栅绝缘层后的基板结构示意图；
[0024]图11为形成半导体有源层后的基板结构局部俯视图及其C-C向剖视图；
[0025]图12为形成刻蚀阻挡层后的基板结构示意图；
[0026]图13为图12所示的基板形成过孔后的基板结构局部俯视图及其D-D向剖视图；
[0027]图14为形成源漏金属层的图案及TFT的源漏极后的基板结构局部俯视图及其E-E向剖视图；
[0028]图15为形成第一透明电极后的基板结构局部俯视图及其F-F向剖视图；
[0029]图16为形成钝化层后的基板结构示意图；
[0030]图17为形成第二透明电极后的基板结构局部俯视图。
【具体实施方式】
[0031]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0032]本发明实施例提供的阵列基板，如图2所示，包括:横纵交叉设置的多条栅线21和数据线22，数据线22的表面依次形成有刻蚀阻挡层23以及第一透明电极241。其中，数据线22的远离所述栅线的部分与栅线21同层形成在透明基板20的表面，数据线22在栅线21区域断开。
[0033]具体的，栅线21和数据线22可以采用同层金属材料，通过一次构图工艺在透明基板20的表面分别形成相应的栅线21或数据线22的图案。
[0034]进一步地，栅线21区域具有源漏金属层的图案25，该源漏金属层的图案25与栅线21绝缘，位于栅线21两侧的数据线22通过源漏金属层的图案25电连接。
[0035]本发明实施例提供的这样一种阵列基板，通过将数据线与栅线同层制作，且数据线在栅线区域断开，采用设置于栅线区域的源漏金属层的图案将断开的数据线电连接，这样一来，与现有技术相比，在保证了栅线和数据线质量的基础上可以显著增加数据线与透明电极之间的间距，这样由于平行板电容两电极之间的间距增大，使得电容值明显降低，从而可以有效降低数据线与透明电极之间的寄生电容Cdc，进而避免由于寄生电容过大而产生的输出跳变电压不良，有效改善显示画面闪烁，降低数据线延时以及功耗，提高显示装置的质量。
[0036]具体的，如图2所示，该阵列基板还可以包括:
[0037]第一绝缘层26，该第一绝缘层26覆盖栅线21与数据线22的远离所述栅线的部分，在栅线21区域内，位于栅线21两侧的数据线22部分露出在该第一绝缘层26的表面。
[0038]在栅线21区域，源漏金属层的图案25形成在第一绝缘层26的表面。
[0039]具体的，为了实现位于栅线21两侧的数据线22部分露出在该第一绝缘层26的表面，可以在透明基板20的表面预先通过构图工艺形成具有一定高度的绝缘层图案261，该绝缘层图案261可以位于栅线21的两侧。在形成有绝缘层图案261的基板的表面进一步形成栅线21和数据线22，其中断开的两段数据线22均有一端覆盖在绝缘层图案261的表面。进一步通过沉积绝缘层材料以至少暴露出位于绝缘层图案261表面的数据线，从而最终形成第一绝缘层26。
[0040]当然，以上也仅仅是对形成具有上述特征的第一绝缘层26的举例说明，也可以采用其他已知的工艺形成上述这样一种结构的第一绝缘层26，本发明对此并不做限制。
[0041]这样一种结构的阵列基板与现有技术中的阵列基板相比，可以明显的看到，在图2所示的阵列基板中，数据线22与第一透明电极241之间的间距D’远远大于图1中数据线13与透明电极15之间的间距D。根据平行板电容公式C= ε S/d可知，为了减小平行电极之间的电容值，当其他条件不变时，可以通过增大两电极之间的间距实现电容的减小。在本发明实施例中，为了有效减小数据线22与第一透明电极241之间的寄生电容，可以增大数据线22与第一透明电极241之间的间距，与现有技术中两电极之间的间距相比，两电极之间的电容值减小，从而能够有效降低寄生电容所产生的跳变电压的影响。
[0042]需要说明的是，在本发明实施例中，阵列基板还可以包括TFT的栅极(图2中未示出)，该TFT的栅极与栅线21同层制成。
[0043]其中，第一绝缘层26形成在该TFT的栅极的表面，在TFT的沟道区域，该TFT的栅极部分露出在第一绝缘层26的表面。
[0044]这样一来，通过在TFT的沟道区域制作第一绝缘层26，可以抬高位于该区域的TFT的栅极，以使得TFT的沟道区域与位于栅线区域的数据线之间没有明显的段差，这样一来，在后续加工的过程中，可以避免TFT的源漏极与源漏金属层的图案25之间由于存在较大的段差而产生断路，从而提高了显示面板的质量。
[0045]进一步地，阵列基板还可以包括依次形成在TFT的栅极表面的栅绝缘层以及半导体有源层的图案(图2中未示出)。
[0046]其中，半导体有源层的图案可以采用呈半导体特性的透明金属氧化物材料制成。例如，金属氧化物薄膜可以包括=IGZO (铟镓锌氧化物)、IG0 (铟镓氧化物)、ΙΤΖ0 (铟锡锌氧化物)、AlZnO (铝锌氧化物)中的至少一种。采用这样一种透明金属氧化物材料取代a-Si(非晶硅)或LTPS (低温多晶硅)来形成TFT的半导体有源层，相对于a-Si TFT或LTPS TFT具有制备温度要求低，迁移率高等优势，该技术可应用于高频显示和高分辨率显示产品，且相对于LTPS TFT技术具有设备投资成本低、运营保障成本低等优点。
[0047]在如图2所示的阵列基板中，还可以包括:
[0048]形成在第一绝缘层26表面的栅绝缘层27。刻蚀阻挡层23形成在栅绝缘层27的表面。
[0049]在栅线21区域，过孔贯穿刻蚀阻挡层23和栅绝缘层27，以暴露出底部的第一绝缘层26以及栅线21两侧的数据线22。
[0050]这样一来，可以在该过孔的区域通过构图工艺进一步形成源漏金属层的图案25，这样可以有效限定源漏金属层的图案25的覆盖区域。采用这样一种结构的阵列基板，由于在数据线22和第一透明电极241之间进一步增加了具有一定厚度的第一绝缘层26以及栅绝缘层27结构，从而可以进一步增大数据线22与第一透明电极241之间的间距，减小数据线22与第一透明电极241之间存在的寄生电容Cdc。
[0051]或者，本发明实施例提供的阵列基板的结构还可以如图3所示，包括:
[0052]第二绝缘层262，该第二绝缘层262覆盖栅线21与数据线22。
[0053]在栅线21区域，源漏金属层的图案25形成在第二绝缘层262的表面，且源漏金属层的图案25通过过孔分别与位于栅线21两侧的数据线22电连接。
[0054]在这样一种结构的阵列基板中，其余结构均可以参考图2所示的阵列基板，与图2所示的阵列基板的不同之处在于，这样一种结构的阵列基板无需预先在透明基板的表面形成绝缘层的图案261，从而可以在一定程度上简化阵列基板的制作工艺，降低生产难度。
[0055]在本发明实施例中，第一绝缘层26和第二绝缘层262均可以采用具有良好绝缘性的有机树脂材料等材料制成，本发明对此并不做限制。
[0056]需要说明的是，本发明实施例提供的TFT-1XD阵列基板可以适用于FFS (FringeField Switching,边缘场开关)型、AD-SDS (Advanced-Super Dimensional Switching,简称为ADS，高级超维场开关)型、IPS (In Plane Switch，横向电场效应)型、TN (TwistNematic，扭曲向列)型等类型的液晶显示装置的生产。其中，ADS技术是通过同一平面内像素电极边缘所产生的平行电场以及像素电极层与公共电极层间产生的纵向电场形成多维电场，使液晶盒内像素电极间、电极正上方所有取向液晶分子都能够产生旋转转换，从而提高了平面取向系液晶工作效率并增大了透光效率。
[0057]无论上述哪种液晶显示装置都包括对盒成形的彩膜基板和阵列基板。不同的是，TN型显示装置的公共电极设置在彩膜基板上，像素电极设置在阵列基板上；FFS型显示装置、ADS型显示装置以及IPS型显示装置的公共电极和像素电极均设置在阵列基板上。
[0058]具体的，如图2所示，在本发明实施例中是以FFS型显示装置为例进行的说明。其中，阵列基板还可以包括:
[0059]形成在第一透明电极241表面的钝化层的图案28，该钝化层的图案28覆盖位于栅线21区域的源漏金属层的图案25。
[0060]以及形成在该钝化层表面的第二透明电极242。
[0061]其中，第一透明电极241可以为像素电极，第二透明电极242可以为公共电极，且该第一透明电极241可以为面状结构，第二透明电极242可以为间隔排列的条状结构。
[0062]在所述FFS型显示装置的阵列基板中，所述公共电极和所述像素电极异层设置，可选的，位于上层的电极包含多个条形电极，位于下层的电极可以包含多个条形电极或为平板形。在本发明实施例中，是以位于下层的电极为平板形的面状结构为例进行的说明。其中，异层设置是针对至少两种图案而言的，至少两种图案异层设置是指，分别将至少两层薄膜通过构图工艺形成至少两种图案。对于两种图案异层设置是指，通过构图工艺，由两层薄膜各形成一种图案。例如，公共电极和像素电极异层设置是指:由第一层透明导电薄膜通过构图工艺形成下层电极，由第二层透明导电薄膜通过构图工艺形成上层电极，其中，下层电极为公共电极(或像素电极)，上层电极为像素电极(或公共电极)。
[0063]本发明实施例提供的这样一种结构的阵列基板同样可以适用于IPS型显示装置，与FFS型显示装置不同的是，所述公共电极和所述像素电极同层设置，所述公共电极包含多个第一条形电极，所述像素电极包含多个第二条形电极，所述第一条形电极和所述第二条形电极间隔设置。其中，同层设置是针对至少两种图案而言的；至少两种图案同层设置是指:将同一薄膜通过构图工艺形成至少两种图案。例如，公共电极和像素电极同层设置是指:由同一透明导电薄膜通过构图工艺形成像素电极和公共电极。其中，像素电极是指通过开关单元(例如，可以是薄膜晶体管)与数据线电连接的电极，公共电极是指和公共电极线电连接的电极。
[0064]本发明实施例提供的显示装置，包括如上所述的阵列基板。
[0065]该阵列基板具体包括横纵交叉设置的多条栅线和数据线，数据线的表面依次形成有刻蚀阻挡层以及第一透明电极。其中，数据线与栅线同层制成，数据线在栅线区域断开；在栅线区域还具有源漏金属层的图案，该源漏金属层的图案与栅线绝缘，位于栅线两侧的数据线通过该源漏金属层的图案电连接。
[0066]需要说明的是本发明所提供的显示装置可以为:液晶面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
[0067]本发明实施例提供的这样一种显示装置，包括阵列基板，通过将数据线与栅线同层制作，且数据线在栅线区域断开，采用设置于栅线区域的源漏金属层的图案将断开的数据线电连接，这样一来，与现有技术相比，在保证了栅线和数据线质量的基础上可以显著增加数据线与透明电极之间的间距，这样由于平行板电容两电极之间的间距增大，使得电容值明显降低，从而可以有效降低数据线与透明电极之间的寄生电容Cdc，进而避免由于寄生电容过大而产生的输出跳变电压不良，有效改善显示画面闪烁，降低数据线延时以及功耗，提高显示装置的质量。
[0068]本发明实施例还提供一种阵列基板制造方法，该方法如图4所示，包括:
[0069]S401、在透明基板的表面同层形成栅线和数据线，数据线在栅线区域断开，数据线的远离栅线的部分与栅线同层制成。[0070]具体的，栅线和数据线可以采用同层金属材料，通过一次构图工艺在透明基板的表面分别形成相应的栅线或数据线的图案。
[0071]S402、在形成有栅线和数据线的基板上对应栅线区域形成源漏金属层的图案，该源漏金属层的图案与栅线绝缘，位于栅线两侧的数据线通过源漏金属层的图案电连接。
[0072]本发明实施例提供的这样一种阵列基板及其制造方法，通过将数据线与栅线同层制作，且数据线在栅线区域断开，采用设置于栅线区域的源漏金属层的图案将断开的数据线电连接，这样一来，与现有技术相比，在保证了栅线和数据线质量的基础上可以显著增加数据线与透明电极之间的间距，这样由于平行板电容两电极之间的间距增大，使得电容值明显降低，从而可以有效降低数据线与透明电极之间的寄生电容Cdc，进而避免由于寄生电容过大而产生的输出跳变电压不良，有效改善显示画面闪烁，降低数据线延时以及功耗，提高显示装置的质量。
[0073]进一步地，本发明实施例提供的阵列基板制造方法，如图5所示，具体包括:
[0074]S501、在透明基板的表面通过构图工艺形成绝缘层图案，在栅线区域内，绝缘层图案位于栅线两侧。
[0075]在阵列基板的实际生产过程当中，透明基板具体可以是采用玻璃或透明树脂等具有一定坚固性的透明材料制成。在透明基板上需要采用一次构图工艺以形成绝缘层图案。
[0076]例如，可以首先在透明基板的表面涂覆一层具有一定厚度的有机树脂材料，通过具有特定图案的掩膜进行曝光显影最终形成如图6所示的绝缘层图案261。
[0077]其中，如图6中阵列基板的俯视图所示，绝缘层图案261可以分别形成在TFT的沟道区域以及栅线的两侧。
[0078]S502、在形成有绝缘层图案的基板的表面通过构图工艺形成栅线和数据线，数据线位于栅线两侧的端部覆盖在绝缘层图案的表面。
[0079]例如，在形成有绝缘层图案的基板上可以采用等离子增强化学气相沉积(PECVD)、磁控溅射、热蒸发或其它成膜方法，形成金属层。其中，该金属层可以是钥、铝、铝铷合金、钨、铬、铜等金属形成的单层薄膜，也可以是以上金属多层形成的多层薄膜。在该金属层的表面形成有光刻胶，通过具有特定图案的掩膜板进行曝光显影以使光刻胶产生图案，剥离掉未覆盖光刻胶处的金属层，最终在第二绝缘层的图案的表面形成TFT的栅极71、栅线21以及数据线22，其结构可以如图7中阵列基板的俯视图所示。
[0080]S503、在栅线和数据线的表面沉积形成绝缘材料层。
[0081 ] 例如，可以在形成有栅线和数据线的基板的表面涂覆一层具有一定厚度的有机树脂材料，如图8所示，以形成绝缘材料层260。该绝缘材料层260将完全覆盖栅线和数据线。
[0082]S504、采用灰化工艺处理绝缘材料层，以至少暴露出位于绝缘层图案表面的数据线，形成第一绝缘层。
[0083]如图9所示，该绝缘材料层260通过灰化工艺的处理，其厚度将整体降低，直至暴露出数据线的表面为止，最终形成图案化的第一绝缘层26。在本发明实施例中是以采用灰化工艺为例进行的说明，应当理解，为了暴露出数据线的表面，还可以采用其他各种已知的构图工艺，本发明对此并不作限制。
[0084]这样一来，可以在栅线与数据线的远离栅线的部分的表面形成第一绝缘层，在栅线区域内，位于栅线两侧的所述数据线部分露出在第一绝缘层的表面。[0085]S505、在形成有第一绝缘层的图案的基板的表面形成栅绝缘层。
[0086]如图10所示，可见，在形成有第一绝缘层的图案26的基板的表面上形成有厚度均一的栅绝缘层27。
[0087]S506、在栅绝缘层对应TFT的栅极区域的表面通过构图工艺处理形成半导体有源
层的图案。
[0088]例如，可以在形成有上述结构的基板表面形成具有半导体特性的半导体有源层，通过掩膜曝光形成如图11中阵列基板俯视图所示的半导体有源层的图案111。
[0089]需要说明的是，在本发明实施例中，半导体有源层的图案23可以采用呈半导体特性的透明金属氧化物材料制成。例如，金属氧化物薄膜可以包括:IGZ0、IG0、ITZ0、AlZn0中的至少一种。采用这样一种透明金属氧化物材料取代a-Si (非晶硅)或LTPS (低温多晶硅)来形成TFT的半导体有源层，相对于a-Si TFT或LTPS TFT具有制备温度要求低，迁移率高等优势，该技术可应用于高频显示和高分辨率显示产品，且相对于LTPS TFT技术具有设备投资成本低、运营保障成本低等优点。
[0090]S507、在形成有半导体有源层的基板的表面形成刻蚀阻挡层。
[0091]刻蚀阻挡层的图案23可以如图12所示，具体的，可以通过在形成有上述结构的基板上涂覆或沉积刻蚀阻挡层。
[0092]S508、在刻蚀阻挡层的表面通过构图工艺处理形成贯穿刻蚀阻挡层和栅绝缘层的过孔，以暴露出底部的第一绝缘层以及栅线两侧的数据线。
[0093]形成的基板结构可以如图13所示。
[0094]这样一来，可以在该过孔的区域通过构图工艺进一步形成源漏金属层的图案25，这样可以有效限定源漏金属层的图案25的覆盖区域。采用这样一种结构的阵列基板，由于在数据线22和第一透明电极241之间进一步增加了具有一定厚度的第一绝缘层26以及栅绝缘层27结构，从而可以进一步增大数据线22与第一透明电极241之间的间距，减小数据线22与第一透明电极241之间存在的寄生电容Cdc。
[0095]S509、在第一绝缘层的表面，对应栅线区域通过构图工艺形成源漏金属层的图案。
[0096]形成有源漏金属层的图案25的基板结构可以如图14所示。
[0097]S510、在形成有刻蚀阻挡层的基板的表面通过构图工艺处理形成第一透明电极。
[0098]形成有第一透明电极241的基板结构可以如图15所示
[0099]S511、在第一透明电极的表面通过构图工艺处理形成钝化层的图案，该钝化层的图案覆盖位于栅线区域的源漏金属层的图案。
[0100]形成有钝化层的图案28的基板结构可以如图16所示。
[0101]S512、在钝化层的表面通过构图工艺处理形成第二透明电极。
[0102]形成有第二透明电极242的基板结构俯视图可以如图17所示，其沿G-G方向的截面示意图即为图2所示的阵列基板结构示意图。
[0103]当然，以上也仅是以图2的制作方法为例进行的说明，在本发明实施例中，同样可以采用如图3所示的阵列基板，相应的需要对工艺步骤进行一定的调整。其中各个独立的生产工序均可以参照现有技术中的工序要求，本发明对此并不做限定。
[0104]需要说明的是，在本发明实施例中是以FFS型显示装置为例进行的说明。其中，第一透明电极241可以为像素电极，第二透明电极242可以为公共电极，且该第一透明电极241可以为面状结构，第二透明电极242可以为间隔排列的条状结构。
[0105]在所述FFS型显示装置的阵列基板中，所述公共电极和所述像素电极异层设置，可选的，位于上层的电极包含多个条形电极，位于下层的电极可以包含多个条形电极或为平板形。在本发明实施例中，是以位于下层的电极为平板形的面状结构为例进行的说明。其中，异层设置是针对至少两种图案而言的，至少两种图案异层设置是指，分别将至少两层薄膜通过构图工艺形成至少两种图案。对于两种图案异层设置是指，通过构图工艺，由两层薄膜各形成一种图案。例如，公共电极和像素电极异层设置是指:由第一层透明导电薄膜通过构图工艺形成下层电极，由第二层透明导电薄膜通过构图工艺形成上层电极，其中，下层电极为公共电极(或像素电极)，上层电极为像素电极(或公共电极)。
[0106]本发明实施例提供的这样一种结构的阵列基板同样可以适用于ADS型显示装置、IPS型显示装置或TN型显示装置等各种显示装置阵列基板的生产。可以想到，当像素电极或公共电极的位置或形状结构发生变化时，通过改变上述工序中的相关步骤，同样可以实现各种结构阵列基板的生产，本发明实施例中对此并不一一列举。
[0107]采用上述阵列基板制造方法，可以显著增加数据线与透明电极之间的间距，这样由于平行板电容两电极之间的间距增大，使得电容值明显降低，从而可以有效降低数据线与透明电极之间的寄生电容Cdc，进而避免由于寄生电容过大而产生的输出跳变电压不良，有效改善显示画面闪烁，降低数据线延时以及功耗，提高显示装置的质量。
[0108]以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本【技术领域】的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
【权利要求】
1.一种阵列基板，包括:横纵交叉设置的多条栅线和数据线，所述数据线的表面依次形成有刻蚀阻挡层以及第一透明电极；其特征在于，所述数据线的远离所述栅线的部分与所述栅线同层形成在透明基板的表面，所述数据线在所述栅线区域断开； 所述栅线区域具有源漏金属层的图案，所述源漏金属层的图案与所述栅线绝缘，位于所述栅线两侧的所述数据线通过所述源漏金属层的图案电连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括: 第一绝缘层，所述第一绝缘层覆盖所述栅线与所述数据线的远离所述栅线的部分，在所述栅线区域内，位 于所述栅线两侧的所述数据线部分露出在所述第一绝缘层的表面；在所述栅线区域，所述源漏金属层的图案形成在所述第一绝缘层的表面。
3.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括: TFT的栅极，所述TFT的栅极与所述栅线同层制成； 所述第一绝缘层形成在所述TFT的栅极的表面，在所述TFT的沟道区域，所述TFT的栅极部分露出在所述第一绝缘层的表面。
4.根据权利要求3所述的阵列基板，其特征在于，所述阵列基板还包括: 依次形成在所述TFT的栅极表面的所述栅绝缘层以及半导体有源层的图案； 所述半导体有源层的图案采用呈半导体特性的透明金属氧化物材料制成。
5.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括: 形成在所述第一绝缘层表面的栅绝缘层； 所述刻蚀阻挡层形成在所述栅绝缘层的表面； 在所述栅线区域，过孔贯穿所述刻蚀阻挡层和所述栅绝缘层，以暴露出底部的所述第一绝缘层以及所述栅线两侧的所述数据线。
6.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括: 第二绝缘层，所述第二绝缘层覆盖所述栅线与所述数据线； 在所述栅线区域，所述源漏金属层的图案形成在所述第二绝缘层的表面，且所述源漏金属层的图案通过过孔分别与位于所述栅线两侧的所述数据线电连接。
7.根据权利要求1-6任一所述的阵列基板，其特征在于，所述阵列基板还包括: 形成在所述第一透明电极表面的钝化层的图案，所述钝化层的图案覆盖位于所述栅线区域的源漏金属层的图案； 以及形成在所述钝化层表面的第二透明电极。
8.根据权利要求7所述的阵列基板，其特征在于，所述第一透明电极为像素电极，所述第二透明电极为公共电极； 且所述第一透明电极为面状结构，所述第二透明电极为间隔排列的条状结构。
9.一种显示装置，其特征在于，所述显示装置包括如权利要求1-8任一所述的阵列基板。
10.一种阵列基板制造方法，其特征在于，包括: 在透明基板的表面形成栅线和数据线，所述数据线在所述栅线区域断开，所述数据线的远离所述栅线的部分与所述栅线同层制成； 在形成有所述栅线和所述数据线的基板上对应所述栅线区域形成源漏金属层的图案，所述源漏金属层的图案与所述栅线绝缘，位于所述栅线两侧的所述数据线通过所述源漏金属层的图案电连接。
11.根据权利要求10所述的阵列基板制造方法，其特征在于，所述在形成有所述栅线和所述数据线的基板上对应所述栅线区域形成源漏金属层的图案包括: 在所述栅线与所述数据线的远离所述栅线的部分的表面形成第一绝缘层，在所述栅线区域内，位于所述栅线两侧的所述数据线部分露出在所述第一绝缘层的表面； 在所述第一绝缘层的表面，对应所述栅线区域通过构图工艺形成所述源漏金属层的图案。
12.根据权利要求11所述的阵列基板制造方法，其特征在于，在所述栅线与所述数据线表面形成第一绝缘层包括: 在所述 透明基板的表面通过构图工艺形成绝缘层图案，在所述栅线区域内，所述绝缘层图案位于所述栅线两侧； 在形成有所述绝缘层图案的基板的表面通过构图工艺形成所述栅线和所述数据线，所述数据线位于所述栅线两侧的端部覆盖在所述绝缘层图案的表面； 在所述栅线和所述数据线的表面沉积形成绝缘材料层； 采用灰化工艺处理所述绝缘材料层，以至少暴露出位于所述绝缘层图案表面的所述数据线，形成第一绝缘层。
13.根据权利要求12所述的阵列基板制造方法，其特征在于， 所述绝缘层图案还位于TFT的沟道区域，所述TFT的栅极部分覆盖在所述绝缘层图案的表面； 所述方法还包括: 在形成有所述第一绝缘层的基板的表面形成栅绝缘层； 在所述栅绝缘层对应所述TFT的栅极区域的表面通过构图工艺处理形成半导体有源层的图案 所述半导体有源层的图案采用呈半导体特性的透明金属氧化物材料制成。
14.根据权利要求13所述的阵列基板制造方法，其特征在于，所述方法还包括: 在形成有所述半导体有源层的基板的表面形成刻蚀阻挡层； 在所述刻蚀阻挡层的表面通过构图工艺处理形成贯穿所述刻蚀阻挡层和所述栅绝缘层的过孔，以暴露出底部的所述第一绝缘层以及所述栅线两侧的所述数据线。
15.根据权利要求10-14任一所述的阵列基板制造方法，其特征在于，所述方法还包括: 在形成有刻蚀阻挡层的基板的表面通过构图工艺处理形成第一透明电极； 在所述第一透明电极的表面通过构图工艺处理形成钝化层的图案，所述钝化层的图案覆盖位于所述栅线区域的源漏金属层的图案； 在所述钝化层的表面通过构图工艺处理形成第二透明电极。
16.根据权利要求15所述的阵列基板制造方法，其特征在于，所述第一透明电极为像素电极，所述第二透明电极为公共电极； 且所述第一透明电极为面状结构，所述第二透明电极为间隔排列的条状结构。
【文档编号】G02F1/1362GK103730474SQ201310739422
【公开日】2014年4月16日 申请日期:2013年12月26日 优先权日:2013年12月26日
【发明者】金熙哲, 宋泳锡, 刘圣烈, 崔承镇 申请人:京东方科技集团股份有限公司