液晶显示装置的制作方法

这里描述的一个或多个实施例涉及液晶显示(lcd)装置。

背景技术：

液晶显示(lcd)装置是最广泛使用的平板显示(fpd)装置类型之一。lcd装置典型地包括具有设置在其上的电极的两个基板以及插设在基板之间的液晶层。在这样的lcd装置中，液晶层的液晶分子由施加到两个电极的电压重新排列，因此调整了通过其透射的光量且在lcd装置上显示图像。

lcd装置包括基本上布置成矩阵形式的多个像素。随着lcd装置尺寸的增加，像素之间的距离可减小。因此，相邻像素中分别产生的电场可能彼此干扰。另外，在像素间的距离显著小的情况下，一个像素中的液晶分子运动可能与相邻像素中的液晶分子运动干扰。因此，像素中的电场和液晶分子运动可能畸变，因此降低了图像质量。

应理解，该背景技术部分旨在提供用于理解技术的有用的背景，并且如这里所公开的，背景技术部分可包括在这里公开的主题的对应的有效提交日期前不是相关技术领域的技术人员已知或理解部分的思想、概念或认识。

技术实现要素：

根据一个或多个实施例，液晶显示(lcd)装置包括在第一基板和第二基板之间的液晶层；在第一基板上的多个栅线和多个数据线；以及连接到多个栅线和多个数据线的多个像素，多个像素包括像素电极和连接到像素电极的开关元件，其中奇数行和偶数行之一中的像素电极分别在奇数列中，并且其中奇数行和偶数行的另一个中的像素电极分别在偶数列中。

一行中的像素电极可不在相邻行中的像素电极之间。

像素电极可包括在一行中的第一像素电极、在另一行中且相邻于第一像素电极的第二像素电极、以及在再一行中的第三像素电极，第三像素电极相邻于第一像素电极且与第二像素电极相对，并且其中第一像素电极在分别从第二像素电极和第三像素电极的相对侧延伸的假想线之间。

像素电极可包括相邻于第一像素电极和第二像素电极且在另一行中的第四像素电极，并且第一像素电极可在分别从第二像素电极和第四像素电极的相对侧延伸的假想线之间。

分别连接到第(2k–1)行(k是自然数)中的像素电极的开关元件和分别连接到第2k行中的像素电极的开关元件可共同连接到一个栅线。

连接到第2k行中的像素电极的开关元件可在第(2k+1)行中的两个像素电极之间且相邻于第2k行中的像素电极。

连接到第2k行中的像素电极的开关元件可在第(2k–1)行中的两个像素电极之间且相邻于第2k行中的像素电极。

两个相邻行之一中的一个像素电极的宽度可大于、小于或等于相邻于该一个像素电极且在另一行中的两个像素电极之间的距离。

一行中的像素电极的一部分可在相邻于该一行的另一行中的像素电极和相邻于该一行的再一行中的像素电极之间。

另一行中的像素电极和再一行中的像素电极可在相同的列中。

连接一行中的两个相邻像素电极的各中心点的第一假想线段和连接另一行中且相邻于两个像素电极的像素电极的中心点和两个像素电极的中心点之一的第二假想线段之间的内角可以在约50度至约55度范围。

像素电极的相对侧的数据线之间的间隔可大于开关元件的相对侧的数据线之间的间隔。

栅线的每一个可具有z字形状。

数据线的每一个具有线性形状或z字形状。

像素电极可在像素的每一个的像素区域中，开关元件可在像素的每一个的非像素区域中，并且像素区域与非像素区域的比可为约3:7。

一行中的两个相邻像素和相邻于该两个像素且在另一行中的一个像素可显示彼此不同的颜色。

三个像素可共同连接到一个栅线。

像素的至少一个的开关元件可包括连接到栅线的栅电极、连接到数据线的漏电极、以及连接到像素电极的源电极，并且像素的至少一个的像素电极可交叠漏电极。

液晶显示装置还可包括连接像素的至少一个的像素电极和源电极的连接电极。

连接电极可交叠栅电极、漏电极和源电极。

像素的至少一个的像素电极与数据线之间的间隔可小于连接电极与数据线之间的间隔。

液晶显示装置还可包括限定有孔的光阻挡层，孔限定为对应于像素电极。

像素电极和光阻挡层可在第一基板上。

液晶显示装置还可包括设置为对应于光阻挡层的孔的滤色器。

像素的至少一个的开关元件可包括半导体层，半导体层包括铟镓锌氧化物(igzo)或非晶铟镓锌氧化物(a-igzo)。

根据一个或多个实施例，液晶显示(lcd)装置包括在第一基板和第二基板之间的液晶层、多个栅线和多个数据线、以及连接到多个栅线和多个数据线的多个像素，多个像素包括像素电极和连接到像素电极的开关元件，多个像素沿第一方向和交叉第一方向的第二方向布置成矩阵。第二方向上的相邻像素电极可在第一方向上彼此偏移。

第二方向上的相邻像素电极可不彼此交叠。

第二方向上的相邻像素电极可具有倒置结构。

附图说明

通过参考附图详细描述示范性实施例，各特征对本领域的普通技术人员而言将变得明显易懂，附图中：

图1示出了像素的实施例的平面图；

图2示出了沿着图1的i-i'线剖取的截面图；

图3示出了包括在液晶显示(lcd)装置中的多个像素的实施例，其每一个具有图1的结构；

图4示出了在图3的预定区域中的多个像素电极的实施例；

图5示出了在图3的预定区域中的多个像素电极的另一个实施例；

图6示出了三个相邻像素电极之间的角度的示例；

图7示出了包括在lcd装置中的多个像素的另一个实施例，其每一个具有图1的结构；

图8示出了包括在lcd装置中的多个像素的再一个实施例，其每一个具有图1的结构；

图9示出了包括在lcd装置中的多个像素的又一个实施例，其每一个具有图1的结构；

图10示出了像素的另一个实施例的平面图；

图11示出了沿着图10的线i-i'剖取的截面图；

图12示出了包括在lcd装置中的多个像素的实施例，其每一个具有图10的结构；

图13示出了在图12的预定区域中的多个像素电极的实施例；

图14示出了三个相邻像素电极之间的角度的示例；以及

图15示出了图11的光阻挡层的平面图。

具体实施方式

在下文，参考附图更加全面地描述示例性实施例；然而，它们可实施为不同的形式而不应解释为限于这里阐述的实施例。相反，提供这些实施例使本公开透彻和完整，并且向本领域的技术人员全面地传达示范性实施方案。实施例可结合以形成另外的实施例。

在附图中，为了图示清楚起见可夸大层和区的尺寸。还应理解，当元件(例如，层)被称为在另一个元件或基板“上”时，它可直接在另一个元件或基板上，或者也可存在插入层。此外，应理解，当一层被称为在另一层“下”时，它可直接在下面，并且也可存在一个或多个插入层。另外，还应理解，当一层称为在两个层“之间”时，它可为两层之间的唯一层，或者也可存在一个或多个插入层。相同的附图标记通篇指代相同的元件。

空间相对术语“下面”、“之下”、“下”、“之上”和“上”等这里可用于方便描述，以描述一个元件或部件与另一个元件或部件之间如图所示的关系。应理解，空间相对术语旨在包括除了图中所示的方位外装置在使用或运行中的不同方位。例如，在图中所示的装置上下颠倒的情况下，设置在另一个装置“下面”或“之下”的装置可位于另一个装置“之上”。因此，说明性术语“下面”可包括下和上位置二者。装置也可定向在其它方向上，并且因此空间相对术语可根据取向而不同地解释。

在整个说明书中，当元件被称为“连接”到另一个元件时，该元件“直接连接”到另一个元件，或者用插设其间的一个或多个插入元件“电连接”到另一个元件。还应理解，术语“包括”、“包含”和/或“含有”，在该说明书中使用时，表明所述特征、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组的存在或附加。

应理解，尽管术语“第一”、“第二”和“第三”等这里可用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于区别一个元件与另一个元件。因此，下面讨论的“第一元件”可称为“第二元件”或“第三元件”，并且在不脱离这里教导的情况下“第二元件”或“第三元件”也可同样处理。

图1示出了像素px的实施例的平面图。图2示出了沿着图1的线i-i'剖取的截面图。

参见图1和2，像素px包括开关元件tft、栅绝缘层311、绝缘夹层318、钝化层320、滤色器354、覆盖层391、像素电极pe、液晶层333、光阻挡层376、外覆层722和公共电极330。

像素电极pe设置在像素px的像素区域151中，并且开关元件tft设置在像素px的非像素区域152中。像素区域151小于非像素区域152。例如，像素区域151与非像素区域152的比为约3:7。

在示范性实施例中，开关元件tft连接到栅线gl、数据线dl和像素电极pe。在这样的示范性实施例中，开关元件tft包括连接到栅线gl的栅电极ge、连接到数据线dl的漏电极de、连接到像素电极pe的源电极se、以及连接到漏电极de和源电极se的半导体层321。

开关元件tft可包括薄膜晶体管。

开关元件tft、栅线gl、数据线dl、栅绝缘层311、绝缘夹层318、钝化层320、滤色器354、覆盖层391和像素电极pe设置在第一基板301上。

光阻挡层376、外覆层722和公共电极330可设置在第二基板302上。

栅线gl包括多个栅电极ge。尽管没有示出，但是栅线gl可具有连接部分，例如，其端部，其宽度大于其它部分，以连接到另一层或外部驱动电路。

在示范性实施例中，栅线gl可包括例如al或al合金的铝(al)基金属、例如ag或ag合金的银(ag)基金属、例如cu或cu合金的铜(cu)基金属和/或例如mo或mo合金的钼(mo)基金属的至少一个。在其它示范性实施例中，栅线gl可包括铬(cr)、钽(ta)和钛(ti)之一。在示范性实施例中，栅线gl可具有多层结构，包括具有彼此不同的物理性质的至少两个导电层。

在示范性实施例中，栅电极ge可包括与栅线gl基本上相同的材料，并且可具有与栅线gl基本上相同的结构(例如，多层结构)。在这样的示范性实施例中，栅电极ge和栅线gl可在相同的工艺中同时提供。

如图2所示，在示范性实施例中，栅绝缘层311设置在栅线gl和栅电极ge上。在这样的示范性实施例中，栅绝缘层311可设置在第一基板301的其上设置栅线gl和栅电极ge的基本上整个表面上。栅绝缘层311可包括硅氮化物(sinx)、硅氧化物(siox)等。栅绝缘层311可具有多层结构，多层结构包括具有彼此不同的物理性质的至少两个绝缘层。

如图2所示，在示范性实施例中，半导体层321设置在栅绝缘层311上。如图1和2所示，在示范性实施例中，半导体层321交叠栅电极ge的至少一部分。半导体层321可包括非晶硅、多晶硅等。

如图2所示，在示范性实施例中，绝缘夹层318设置在半导体层321和栅绝缘层311上。在这样的示范性实施例中，绝缘夹层318可设置在第一基板301的其上设置半导体层321的基本上整个表面上。第一和第二接触孔ch1和ch2限定在绝缘夹层318中。绝缘夹层318可包括sinx、siox等。绝缘夹层318可具有多层结构，多层结构包括具有彼此不同的物理性质的至少两个绝缘层。

如图2所示，在示范性实施例中，数据线dl和漏电极de设置在绝缘夹层318上。在这样的示范性实施例中，漏电极de通过限定在绝缘夹层318中的第一接触孔ch1连接到半导体层321。

欧姆接触层还可设置在漏电极de和半导体层321之间的界面处。欧姆接触层可包括硅化物或以高浓度掺杂有n型杂质的n+氢化非晶硅，n型杂质例如为磷(p)或磷化氢(ph3)。

数据线dl可具有连接部分，例如，其端部，以连接到另一层或外部驱动电路。连接部分可宽于其其它部分。

数据线dl交叉栅线gl。数据线dl可在其交叉栅线gl的部分处窄于其其它部分。因此，可减小数据线dl和栅线gl之间的寄生电容。

在示范性实施例中，数据线dl可包括难熔金属，例如，钼(mo)、铬(cr)、钽(ta)和钛(ti)，或其合金。在示范性实施例中，数据线dl可具有包括难熔金属层和低电阻导电层的多层结构。多层结构的示例可包括双层结构和三层结构，双层结构包括cr或mo(合金)下层和al(合金)上层，三层结构包括mo(合金)下层、al(合金)中间层和mo(合金)上层。此外，除了前述的材料外或替代前述的材料，数据线dl可包括任何适当的金属或导体。

如图1所示，在示范性实施例中，漏电极de从数据线dl突出。在这样的示范性实施例中，漏电极de可为数据线dl的一部分。在示范性实施例中，漏电极de可包括与数据线dl基本上相同的材料且可具有与数据线dl基本上相同的结构(例如，多层结构)。在这样的示范性实施例中，漏电极de和数据线dl可在相同的工艺中同时提供。

如图2所示，在示范性实施例中，钝化层320设置在数据线dl和绝缘夹层318上。在这样的示范性实施例中，钝化层320可设置在第一基板301的其上设置数据线dl和绝缘夹层318的基本上整个表面上。第二接触孔ch2可限定为通过钝化层320。

在示范性实施例中，钝化层320可包括无机绝缘材料，例如，sinx或siox。在这样的示范性实施例中，无机绝缘材料可具有光敏性和约4.0的介电常数。在其它示范性实施例中，钝化层320可具有双层结构，包括下无机层和上有机层。钝化层320的双层结构可基本上减小或有效地防止对半导体层321的暴露部分的损坏，并且可允许相对高的绝缘特性。在示范性实施例中，钝化层320的厚度可大于或等于约5,000埃例如，在约至约的范围。

如图2所示，在示范性实施例中，源电极se设置在钝化层320上。在这样的示范性实施例中，源电极se通过限定在绝缘夹层318中和钝化层320中的第二接触孔ch2连接到半导体层321。欧姆接触层还可设置在源电极se和半导体层321之间的界面处。

源电极se可包括与数据线dl基本上相同的材料且可具有与数据线dl基本上相同的结构(例如，多层结构)。

如图2所示，在示范性实施例中，滤色器354设置在源电极se和钝化层320上。滤色器354的边缘设置在栅线gl和数据线dl上。然而，滤色器354可在对应于第三接触孔ch3的位置不存在。在其它示范性实施例中，滤色器354之一的边缘可交叠滤色器354的相邻一个的边缘。滤色器354可包括光敏有机材料。

如图2所示，在示范性实施例中，覆盖层391设置在滤色器354上。覆盖层391可防止从滤色器354产生的杂质扩散到液晶层333。第三接触孔ch3限定在覆盖层391中。覆盖层391可包括sinx、siox等。

如图1和2所示，在示范性实施例中，像素电极pe设置在覆盖层391的位于像素区域151中的部分上。

在示范性实施例中，像素电极pe可包括透明导电材料，例如，铟锡氧化物(ito)或铟锌氧化物(izo)。在这样的示范性实施例中，例如，ito可包括多晶或单晶材料，并且izo可包括多晶或单晶材料。替代地，izo可包括非晶材料。

连接电极443设置在覆盖层391上。连接电极443可从像素电极pe延伸到非像素区域152。连接电极443可与像素电极pe成一体。连接电极443具有小于像素电极pe的平面面积的平面面积。连接电极443设置在像素区域151和非像素区域152中。连接电极443通过限定在覆盖层391中的第三接触孔ch3连接到源电极se。

在示范性实施例中，连接电极443和像素电极pe可包括基本上相同的材料。在这样的示范性实施例中，连接电极443和像素电极pe可在相同的工艺中同时提供。在其它示范性实施例中，连接电极443和源电极se可包括相同的材料。例如，连接电极443可与源电极se成一体。在这样的示范性实施例中，连接电极443和源电极se可在相同的工艺中同时提供。在这样的示范性实施例中，连接电极443通过第三接触孔ch3连接到像素电极pe。

如图2所示，在示范性实施例中，光阻挡层376设置在第二基板302上。光阻挡层376设置在除像素区域151之外的区域上。在其它示范性实施例中，光阻挡层376可设置在第一基板301上。

在示范性实施例中，外覆层722设置在光阻挡层376上。在这样的示范性实施例中，外覆层722可设置在第二基板302的其上设置光阻挡层376的基本上整个表面上。外覆层722可有效地去除外覆层722和第二基板302之间的部件(即第二基板302的部件，例如，光阻挡层376)当中的台阶差。在其它示范性实施例中，外覆层722可省略。

在示范性实施例中，公共电极330设置在外覆层722上。在这样的示范性实施例中，公共电极330可设置在第二基板302的其上设置外覆层722的基本上整个表面上。在其它示范性实施例中，公共电极330可设置在外覆层722的对应于像素区域151的部分上。公共电压施加到公共电极330。

尽管没有示出，但是像素px还可包括第一偏振片和第二偏振片。当第一基板301和第二基板302的彼此相对的表面分别限定为相应基板的上表面，例如，内表面，并且第一基板301和第二基板302的与其上表面相对设置的表面分别限定为相应基板的下表面，例如，外表面时，第一偏振片还可设置在第一基板301的下表面上，并且第二偏振片还可设置在第二基板302的下表面上。

第一偏振片的透射轴可基本上垂直于第二偏振片的透射轴，从而两个透射轴之一可平行于栅线gl排列。在其它示范性实施例中，lcd装置可仅包括第一偏振片和第二偏振片之一。

第一基板301和第二基板302可为包括玻璃、塑料等的绝缘基板。

在示范性实施例中，设置在第一基板301和第二基板302之间的液晶层333可包括液晶分子。在这样的示范性实施例中，液晶层333的液晶分子可为扭曲向列液晶分子。

图3示出了包括在lcd装置中的多个像素px的实施例，其每一个具有图1的结构。参见图3，在示范性实施例中，多个像素px的每一个与图1所示的像素px具有基本上相同的结构。在这样的示范性实施例中，图3所示的像素px的每一个与图1所示的像素px具有基本上相同的平面结构和截面结构。像素设置成矩阵，例如，沿着第一方向和交叉第一方向的第二方向布置。

预定列中的像素px例如沿着第一方向相对于在第二方向上与其相邻的另一个列中的像素px向下或向上移动。如图3所示，在示范性实施例中，偶数列c2、c4和c6之一中的像素px沿着数据线dl(例如，第二数据线dl2)，例如，第一方向，相对于奇数列c1、c3和c5之一中的像素px向下移动。在这样的示范性实施例中，例如，当用于驱动图3所示的数据线dl1、dl2、dl3、dl4、dl5、dl6和dl7的数据驱动器(未示出)从数据线dl1、dl2、dl3、dl4、dl5、dl6和dl7向上设置时，偶数列中的像素px顺序设置为比奇数列中的像素px进一步远离数据驱动器(例如，从更远的行)。

因此，连接到第2k行(“k”是自然数)中的像素电极pe的开关元件tft设置在第(2k+1)行中的两个像素电极pe之间且相邻于第2k行中的像素电极pe。如图3所示，在示范性实施例中，当第二行r2和第二列c2中的像素电极pe限定为第一像素电极，第三行r3和第一列c1中的像素电极pe限定为第二像素电极，并且第三行r3和第三列c3中的像素电极pe限定为第三像素电极时，连接到第一像素电极的开关元件tft设置在第二像素电极和第三像素电极之间。

分别连接到第(2k-1)行中的像素电极pe的开关元件tft和分别连接到第2k行中的像素电极pe的开关元件tft共同连接到一个栅线gl。如图3所示，在示范性实施例中，分别连接到第一行r1中的像素电极pe的开关元件tft和分别连接到第二行r2中的像素电极pe的开关元件tft共同连接到第一栅线gl1。在示范性实施例中，第一栅线gl1包括彼此连接的多个栅电极ge。在这样的示范性实施例中，奇数栅电极ge分别连接到用于驱动第一行r1中的像素电极pe的开关元件tft，并且偶数栅电极ge分别连接到用于驱动第二行r2中的像素电极pe的开关元件tft。因此，包括以上述方式设置的多个栅电极ge的第一栅线gl1具有z字形状。其它栅线gl的每一个具有与第一栅线gl1基本上相同的形状。然而，栅线gl可不彼此连接。例如，第一栅线gl1和第二栅线gl2可不彼此连接。

在示范性实施例中，奇数行r1、r3和r5之一中的像素电极pe分别设置在奇数列c1、c3和c5中。在这样的示范性实施例中，奇数行中的像素电极pe设置在第(2x–1)数据线(“x”是自然数)和第2x数据线之间。如图3所示，在示范性实施例中，第一行r1中的像素电极pe分别设置在第一列c1、第三列c3和第五列c5中。在这样的示范性实施例中，第一行r1中的像素电极pe分别设置在第一数据线dl1和第二数据线dl2之间、第三数据线dl3和第四数据线dl4之间、以及第五数据线dl5和第六数据线dl6之间。

在示范性实施例中，偶数行r2、r4和r6之一中的像素电极pe分别设置在偶数列c2、c4和c6中。在这样的示范性实施例中，偶数行中的像素电极pe设置在第2x数据线和第(2x+1)数据线之间。如图3所示，在示范性实施例中，第二行r2中的像素电极pe分别设置在第二列c2、第四列c4和第六列c6中。在这样的示范性实施例中，第二行r2中的像素电极pe分别设置在第二数据线dl2和第三数据线dl3之间、第四数据线dl4和第五数据线dl5之间、以及第六数据线dl6和第七数据线dl7之间。然而，偶数行中最外面的一个像素电极pe设置在数据线dl和第一基板301的边缘之间。

可替代地，奇数行r1、r3和r5之一中的像素电极pe可分别设置在偶数列c2、c4和c6中，并且偶数行r2、r4和r6之一中的像素电极pe可分别设置在奇数列c1、c3和c5中。在这样的示范性实施例中，奇数行中的像素电极pe可设置在第2x数据线和第(2x+1)数据线之间，并且偶数行中的像素电极pe可设置在第(2x–1)数据线和第2x数据线之间。

像素px的每一个连接到在像素px的相对侧的各数据线dl中的一个。如图3所示，在示范性实施例中，例如，像素px的每一个可连接到在像素px的相对侧的各数据线dl中的左边一个。像素px通过开关元件tft连接到数据线dl。

两个相邻行之一中的像素电极pe不设置在另一行中的相邻像素电极pe之间。如图3所示，在示范性实施例中，当第二行r2和第二列c2中的像素电极pe限定为第一像素电极，第一行r1和第一列c1中的像素电极pe限定为第二像素电极，并且第一行r1和第三列c3中的像素电极pe限定为第三像素电极时，没有第一像素电极的部分设置在第二像素电极和第三像素电极之间。

这样，相邻的像素电极pe彼此对角相邻，并且两个相邻行之一中的像素电极不设置在另一行中的两个相邻像素电极之间。因此，不同行中的相邻像素电极之间的距离可增加。因此，一个像素中的电场和液晶分子运动可不与相邻像素中的电场和液晶分子运动干扰。

在图3中，包括像素电极pe的由“r”表示的像素px是显示红色的红色像素r；包括像素电极pe的由“g”表示的像素px是显示绿色的绿色像素g；并且包括像素电极pe的由“b”表示的像素px是显示蓝色的蓝色像素b。共同连接到一个栅线gl的三个相邻像素px可共同地限定主像素。如图3所示，在示范性实施例中，共同连接到第一栅线gl1且彼此相邻的红色像素r、绿色像素g和蓝色像素b可共同限定主像素。

在示范性实施例中，第一像素电极可设置在以下面参考图4描述的方式限定的区域中。图4示出了在图3的预定区域中的多个像素电极pe的实施例。

参见图4，在示范性实施例中，第二行r2和第二列c2中的像素电极pe限定为第一像素电极pe1，并且相邻于第一像素电极pe1且在两个不同行中的四个像素电极pe限定为第二、第三、第四和第五像素电极pe2、pe3、pe4和pe5。在这样的示范性实施例中，第一行r1和第一列c1中的像素电极pe限定为第二像素电极pe2，第三行r3和第一列c1中的像素电极pe限定为第三像素电极pe3，第一行r1和第三列c3中的像素电极pe限定为第四像素电极pe4，并且第三行r3和第三列c3中的像素电极pe限定为第五像素电极pe5。

在这样的示范性实施例中，从第二像素电极pe2和第三像素电极pe3的相对侧之一(例如，第二像素电极pe2的一侧)延伸的假想线限定为第一线vl1，并且从第二像素电极pe2和第三像素电极pe3的相对侧的另一个(例如，第三像素电极pe3的一侧)延伸的假想线限定为第二线vl2。另外，从第二像素电极pe2和第四像素电极pe4的相对侧之一(例如，第二像素电极pe2的一侧)延伸的假想线限定为第三线vl3，并且从第二像素电极pe2和第四像素电极pe4的相对侧的另一个(例如，第四像素电极pe4的一侧)延伸的假想线限定为第四线vl4。

在示范性实施例中，第一像素电极pe1设置在第一线vl1和第二线vl2之间。在这样的示范性实施例中，第一像素电极pe1不设置在第二像素电极pe2和第四像素电极pe4之间。在这样的示范性实施例中，第一像素电极pe1不设置在第三像素电极pe3和第五像素电极pe5之间。

在示范性实施例中，第一像素电极pe1可设置在第一线vl1和第二线vl2之间以及第三线vl3和第四线vl4之间。在这样的示范性实施例中，第一像素电极pe1可设置在由第一、第二、第三和第四线vl1、vl2、vl3和vl4限定的区域444中。在这样的示范性实施例中，第一像素电极pe1不设置在第二像素电极pe2和第四像素电极pe4之间。另外，第一像素电极pe1不设置在第三像素电极pe3和第五像素电极pe5之间。

两个相邻行之一中的一个像素电极pe的沿着第二方向的宽度可小于相邻于该一个像素电极pe且在另一行中的两个像素电极pe之间沿着第二方向的距离。如图4所示，在示范性实施例中，第一像素电极pe1的宽度w1可小于第二像素电极pe2和第三像素电极pe3之间的距离d1。

在其它示范性实施例中，像素电极pe的每一个可交叠数据线dl。与其相关的描述将在下面参考图5提供。图5示出了在图3的预定区域中的多个像素电极pe的另一个实施例。

像素电极pe的每一个可交叠像素电极pe的相对侧上的两个相邻数据线dl的至少一个。如图5所示，在示范性实施例中，第一像素电极pe1的一侧可朝着第二数据线dl2进一步延伸以设置在第二数据线dl2上。第一像素电极pe1的另一侧可朝着第三数据线dl3进一步延伸以设置在第三数据线dl3上。在这样的示范性实施例中，图5所示的其它像素电极pe，例如，第二、第三、第四和第五像素电极pe2、pe3、pe4和pe5可以以与第一像素电极pe1类似的方式交叠数据线dl。

在这样的示范性实施例中，一行中的像素电极pe的一部分可设置在相邻于该一行的另一行中的像素电极pe和相邻于该一行的再一行中的像素电极pe之间。在这样的示范性实施例中，另一行中的像素电极pe和再一行中的像素电极pe设置在相同的列中。如图5所示，在示范性实施例中，第一像素电极pe1的一部分可设置在第二像素电极pe2和第三像素电极pe3之间。在这样的示范性实施例中，沿着第二数据线dl2上的第一像素电极pe1的一侧延伸的假想线可交叉第二像素电极pe2和第三像素电极pe3。换言之，图4的vl3可交叉第一像素电极pe1。

两个相邻行之一中的一个像素电极pe的沿着第二方向的宽度可大于或等于相邻于该一个像素电极pe且在另一行中的两个像素电极pe之间沿着第二方向的距离。如图5所示，在示范性实施例中，第一像素电极pe1的宽度w2可大于或等于第二像素电极pe2和第四像素电极pe4之间的距离d3。

图5的像素电极pe的宽度，例如，第一像素电极pe1的宽度w2，可大于图4的像素电极pe的宽度，例如，第一像素电极pe1的宽度w1(w2>w1)。图5的像素电极pe的沿着第一方向的长度，例如，第一像素电极pe1的长度l2，可小于图4的像素电极pe的沿着第一方向的长度，例如，第一像素电极pe1的长度l1(l2<l1)。在这样的示范性实施例中，图5所示的第一像素电极pe1的一侧和第二像素电极pe2的一侧之间沿着第一方向的距离d4可大于图4所示的第一像素电极pe1的一侧和第二像素电极pe2的一侧之间沿着第一方向的距离d2。

图6示出了三个相邻像素电极pe之间角度的示例。

当第一线段vl11是连接由一列分隔开的一行中的两个相邻像素电极pe的各中心点的假想线段，并且第二线段vl22是连接另一行中且在相邻于该两个像素电极pe的列中的像素电极pe的中心点与该两个像素电极pe的中心点之一的假想线段时，第一线段vl11和第二线段vl22之间的内角在约50度至约55度的范围。参见图6，在示范性实施例中，连接第二像素电极pe2的中心点cp2和第三像素电极pe3的中心点cp3的第一线段vl11与连接第二像素电极pe2的中心点cp2和第一像素电极pe1的中心点cp1的第二线段vl22之间的内角θ1可在约50度至约55度的范围，例如，约52度。

在示范性实施例中，第二线段vl22与穿过第一像素电极pe1的中心点cp1且沿着垂直交叉数据线dl(例如，第三数据线dl3)的第二方向延伸的假想线vl33之间的内角θ2可在约50度至约55度的范围，例如，约52度。当第一线段vl11基本上平行于线vl33时，θ1和θ2可基本上相等。

图7示出了包括在lcd装置中的多个像素px的另一个实施例，其每一个具有图1的结构。

参见图7，在示范性实施例中，多个像素px的每一个与图1所示的像素px具有基本上相同的结构。在这样的示范性实施例中，图7所示的像素px的每一个与图1所示的像素px具有基本上相同的平面结构和截面结构。

如图7所示，在示范性实施例中，像素电极pe的相对侧的数据线dl1和dl2之间沿着第二方向的间隔d1大于开关元件tft的相对侧的数据线dl1和dl2之间沿着第二方向的间隔d2。因此，数据线dl1、dl2、dl3、dl4、dl5、dl6和dl7的每一个具有z字形状。

图7所示的lcd装置与图3的基本上相同，除了数据线的形状外，并且因此，图7所示的部件的描述将参照图1、2、3、4、5和6以及相关的描述。

图8示出了包括在lcd装置中的多个像素px的再一个实施例，其每一个具有图1的结构。

参见图8，在示范性实施例中，多个像素px的每一个与图1所示的像素px具有基本上相同的结构。在这样的示范性实施例中，图8所示的像素px的每一个与图1所示的像素px具有基本上相同的平面结构和截面结构。

一个列中的多个像素px的形状可分别为另一列中的多个像素px的倒置形状，例如，可具有旋转180度的结构。如图8所示，在示范性实施例中，偶数列c2、c4和c6之一中的像素px的形状可分别为奇数列c1、c3和c5之一中的像素px的倒置形状。在这样的示范性实施例中，奇数列中的像素px的形状可分别与图1所示的像素px的形状相同，并且偶数列中的像素px的形状可分别关于图1所示的像素px的形状旋转180度。因此，连接到第2k行中的像素电极pe的开关元件tft设置在第(2k–1)行中的两个像素电极pe之间且相邻于第2k行中的像素电极pe。如图8所示，在示范性实施例中，当第二行r2和第二列c2中的像素电极pe限定为第一像素电极，第一行r1和第一列c1中的像素电极pe限定为第二像素电极，并且第一行r1和第三列c3中的像素电极pe限定为第三像素电极时，连接到第一像素电极的开关元件tft设置在第二像素电极和第三像素电极之间。

图8所示的lcd装置与图3的基本上相同，除了开关元件的位置外，并且因此图8所示部件的描述将参考图1、2、3、4、5和6以及相关的描述。

图9示出了包括在lcd装置中的多个像素px的又一个实施例，其每一个具有图1的结构。

参见图9，在示范性实施例中，多个像素px的每一个与图1所示的像素px具有基本上相同的结构。在这样的示范性实施例中，图9所示的像素px的每一个与图1所示的像素px具有基本上相同的平面结构和截面结构。

如图9所示，在示范性实施例中，像素电极pe的相对侧的数据线dl1和dl2之间沿着第二方向的间隔d11大于开关元件tft的相对侧的数据线dl1和dl2之间沿着第二方向的间隔d22。因此，数据线dl1、dl2、dl3、dl4、dl5、dl6和dl7的每一个具有z字形状。

图9所示的lcd装置与图8的基本上相同，除了数据线的形状外，并且因此图9所示部件的描述将参考图8以及相关的描述。

图10示出了像素px的另一个实施例的平面图；并且图11示出了沿着图10的线i-i'剖取的截面图。

如图10和11所示，像素px包括第一基板301、开关元件tft、光屏蔽层265、缓冲层508、半导体层321、栅绝缘层511、钝化层581、滤色器354、有机层554、覆盖层582、连接电极443、像素电极pe、光阻挡层576、柱形间隔物586、液晶层333、第二基板302和公共电极330。

像素电极pe设置在像素px的像素区域151中，并且开关元件tft设置在像素px的非像素区域152中。像素区域151小于非像素区域152。例如，像素区域151与非像素区域152的比可为约3:7。

在示范性实施例中，开关元件tft连接到栅线gl、数据线dl和像素电极pe。在这样的示范性实施例中，开关元件tft包括连接到栅线gl的栅电极ge、连接到数据线dl的漏电极de、连接到像素电极pe的源电极se、以及连接到漏电极de和源电极se的半导体层321。

半导体层321包括漏极区域321a、源极区域321b和沟道区域321c。如图10的平面图所示，沟道区域321c设置在漏极区域321a和源极区域321b之间。另外，如图11的截面图所示，沟道区域321c设置在栅电极ge和光屏蔽层265之间。漏极区域321a连接到漏电极de，并且源极区域321b连接到源电极se。

开关元件tft可包括薄膜晶体管。

开关元件tft、光屏蔽层265、缓冲层508、半导体层321、栅绝缘层511、钝化层581、漏电极de、源电极se、滤色器354、有机层554、覆盖层582、连接电极443、像素电极pe、光阻挡层576和柱形间隔物586可设置在第一基板301上。

公共电极330可设置在第二基板302上。替代地，光阻挡层576和柱形间隔物586可设置在第二基板302上，即光阻挡层576可设置在第二基板302和公共电极330之间。

光屏蔽层265可设置在第一基板301上。从lcd装置的背光提供的光可通过第一基板301施加到半导体层321的沟道区域321c。在这样的示范性实施例中，半导体层321的沟道区域321c被激活，从而可能发生光泄漏电流。光屏蔽层265防止从背光提供的光到达半导体层321的沟道区域321c以抑制光泄漏电流的产生。光屏蔽层265可包括诸如金属的材料或由其形成。替代地，光屏蔽层265可进一步朝着其中设置源电极se且限定源极接触孔ch2的非像素区域152延伸，因此交叠源电极se和源极接触孔ch2。

缓冲层508可以设置在光屏蔽层265和第一基板301上。缓冲层508可设置在第一基板301的其上设置光屏蔽层265的基本上整个表面上。

缓冲层508可包括硅氮化物(sinx)、硅氧化物(siox)等。缓冲层508可具有多层结构，多层结构包括具有不同的物理性质的至少两个绝缘层。

半导体层321可设置在缓冲层508上。半导体层321包括漏极区域321a、源极区域321b和沟道区域321c，并且沟道区域321c交叠光屏蔽层265。

半导体层321可包括铟镓锌氧化物(igzo)或非晶铟镓锌氧化物(a-igzo)。另外，半导体层321的漏极区域321a和源极区域321b的每一个包括杂质。杂质可为氢(h2)。铟镓锌氧化物(igzo)具有高透明度，并且通过诸如氢(h2)的杂质注入显示出很高程度的导电性。就是说，当氢(h2)注入到铟镓锌氧化物(igzo)时，增加铟镓锌氧化物(igzo)的导电性的电子密度增加。另外，即使注入诸如氢(h2)的杂质，铟镓锌氧化物(igzo)的固有透明度也不降低。因此，尽管半导体层321的源极区域321b设置在像素区域151中，但是像素区域151的透射率也基本上不降低。

在替代实施例中，半导体层321可包括非晶硅或多晶硅。在示范性实施例中，图11的半导体层321可包括与图2的半导体层321中包括的材料相同的材料。在替代实施例中，图2的半导体层321可包括与图11的半导体层321中包括的材料相同的材料。

如图11所示，栅绝缘层511设置在半导体层321和缓冲层508上。栅绝缘层511可设置在第一基板301的其上设置半导体层321和缓冲层508的基本上整个表面上。漏极接触孔ch1限定在栅绝缘层511中以对应于漏极区域321a，并且源极接触孔ch2限定在栅绝缘层511中以对应于源极区域321b。

栅绝缘层511可包括硅氮化物(sinx)、硅氧化物(siox)等。栅绝缘层511可具有多层结构，多层结构包括具有不同的物理性质的至少两个绝缘层。

栅线gl和栅电极ge设置在栅绝缘层511上。在这样的示范性实施例中，栅电极ge交叠半导体层321的沟道区域321c。因此，沟道区域321c设置在栅电极ge和光屏蔽层265之间。

在示范性实施例中，尽管没有示出，但是栅绝缘层511的形状可与栅线gl和栅电极ge的形状相同。例如，在包括栅线gl和栅电极ge的配置限定为栅极传输单元(gatetransmissionunit)的情况下，栅绝缘层511的形状可与栅极传输单元的形状相同。

栅线gl包括多个栅电极ge。在示范性实施例中，尽管没有示出，但是栅线gl可具有连接部分，例如，其一个端部，其宽度大于其另外部分，以连接到另一层或外部驱动电路。

栅线gl可包括铝(al)或其合金、银(ag)或其合金、铜(cu)或其合金和/或钼(mo)或其合金或由其形成。在替代实施例中，栅线gl可包括铬(cr)、钽(ta)和钛(ti)之一或由其形成。在示范性实施例中，栅线gl可具有多层结构，多层结构包括具有彼此不同的物理性质的至少两个导电层。

栅电极ge可包括与栅线gl相同的材料且具有与栅线gl相同的结构(多层结构)。栅电极ge和栅线gl可在相同的工艺中同时形成。

如图11所示，钝化层581设置在栅绝缘层511和栅电极ge上。尽管没有示出，但是钝化层581也可设置在栅线gl上。钝化层581可设置在第一基板301的其上设置栅绝缘层511、栅电极ge和栅线gl的基本上整个表面上。

漏极接触孔ch1限定在对应于漏极区域321a的钝化层581中，并且源极接触孔ch2限定在对应于源极区域321b的钝化层581中。

钝化层581可包括诸如硅氮化物(sinx)或硅氧化物(siox)的无机绝缘材料，并且在这样的示范性实施例中，可采用具有光敏性且具有约4.0的介电常数的无机绝缘材料。在替代实施例中，钝化层581可具有包括下无机层和上有机层的双层结构。钝化层581可具有大于或等于约例如在约至约范围的厚度。

如图10和11所示，漏电极de设置在半导体层321的漏极区域321a中。漏电极de通过漏极接触孔ch1连接到漏极区域321a。在示范性实施例中，漏电极de还可设置在钝化层581上。

漏电极de可包括诸如钼、铬、钽和钛或其合金的难熔金属或由其形成。漏电极de可具有多层结构，多层结构包括难熔金属层和低电阻导电层。多层结构的示例可包括：双层结构，包括铬或钼(合金)下层和铝(合金)上层；以及三层结构，包括钼(合金)下层、铝(合金)中间层和钼(合金)上层。在替代实施例中，漏电极de可包括前述材料之外的任何合适的金属或导体或由其形成。

数据线dl设置在钝化层581上。数据线dl和漏电极de可为整体。数据线dl可以包括与漏电极de中包括的材料相同的材料。

如图10和11所示，源电极se设置在半导体层321的源极区域321b中。源电极se通过源极接触孔ch2连接到源极区域321b。在示范性实施例中，源电极se还可设置在钝化层581上。源电极se可以包括与漏电极de中包括的材料相同的材料。

如图11所示，滤色器354设置在钝化层581和漏电极de上。滤色器354的边缘可设置在数据线dl上。然而，在对应于源极接触孔ch2的位置可以没有滤色器354。在其它示范性实施例中，滤色器354之一的边缘可交叠滤色器354的相邻一个的边缘。滤色器354可包括光敏有机材料。

有机层554可设置在滤色器354上。有机层554可包括具有低介电常数的光敏有机材料。例如，有机层554可包括具有低于钝化层581的介电常数的介电常数的光敏有机材料。

覆盖层582可设置在有机层554、滤色器354、钝化层581和源电极se上。源极接触孔ch2限定在对应于源极区域321b的覆盖层582中。覆盖层582可包括硅氮化物(sinx)、硅氧化物(siox)等。

如图10和11所示，像素电极pe设置在覆盖层582上和像素区域151中。像素电极pe可包括诸如铟锡氧化物(ito)或铟锌氧化物(izo)的透明导电材料或由其形成。这里，ito可为多晶或单晶材料，并且izo也可为多晶或单晶材料。在替代实施例中，izo可为非晶材料。

连接电极443可设置在覆盖层582上。连接电极443从像素电极pe延伸到非像素区域152。连接电极443和像素电极pe可为整体。连接电极443可以具有小于像素电极pe的平面面积的平面面积。连接电极443设置在像素区域151和非像素区域152中。连接电极443通过覆盖层582的源极接触孔ch2连接到源电极se。

连接电极443可以包括与像素电极pe中包括的材料相同的材料。连接电极443和像素电极pe可在相同的工艺中同时形成。替代地，连接电极443可以包括与源电极se中包括的材料相同的材料。例如，连接电极443和源电极se可为整体。在这样的示范性实施例中，连接电极443和源电极se可在相同的工艺中同时形成。在这样的示范性实施例中，连接电极443通过单独的接触孔连接到像素电极pe。

像素电极pe和数据线dl之间沿着第二方向的间隔小于连接电极443和数据线dl之间沿着第二方向的间隔。例如，在图10中，连接到像素px的数据线dl(两个数据线dl的右面一个)和像素px的像素电极pe之间的距离限定为距离d1，并且数据线dl和像素px的连接电极443之间的距离限定为距离d2，距离d1小于距离d2。

如图11所示，光阻挡层576设置在连接电极443、像素电极pe和覆盖层582上。光阻挡层576可设置在基本上对应于像素区域151的区域之外的位置。

如图11所示，柱形间隔物586设置在光阻挡层576上。柱形间隔物586和光阻挡层576可为整体。

公共电极330可设置在第二基板302上。公共电极330可设置在第二基板302的基本上整个表面上。在替代实施例中，公共电极330可设置在对应于像素区域151的第二基板302上。公共电压施加到公共电极330。

在示范性实施例中，尽管没有示出，但是像素px还可包括第一偏振片和第二偏振片。当彼此面对的第一基板301的表面和第二基板302的表面分别限定为对应基板的上表面，并且与上表面相对的表面分别限定为对应基板的下表面时，前述第一偏振片设置在第一基板301的下表面上，并且第二偏振片设置在第二基板302的下表面上。

第一偏振片的透射轴垂直于第二偏振片的透射轴，并且其透射轴之一取向为平行于栅线gl。在替代实施例中，lcd装置可仅包括第一偏振片和第二偏振片之一。

第一基板301和第二基板302是包括玻璃或塑料或由其形成的绝缘基板。

第一基板301和第二基板302之间的液晶层333包括液晶分子。液晶分子可为扭曲向列液晶。

图12示出了包括在lcd装置中的多个像素px的实施例，其每一个具有图10的结构。

图12所示的多个像素px的每一个具有与图10所示的像素px的结构相同的结构。就是说，图12所示的像素px的每一个具有与图10所示的像素px基本上相同的平面结构和截面结构。

一个列中的多个像素px的形状可分别为另一个列中的多个像素px的倒置形状，即可旋转180度。如图12所示，在示范性实施例中，偶数列c2、c4和c6之一中的像素px的形状可分别为奇数列c1、c3和c5之一中的像素px的倒置形状。在这样的示范性实施例中，奇数列中的像素px的形状可分别与图10所示的像素px的形状相同，并且偶数列中的像素px的形状可分别相对于图10所示的像素px的形状旋转180度。

因此，连接到第2k行中的像素电极pe的开关元件tft设置在第(2k–1)行中的两个像素电极pe之间且相邻于第2k行中的像素电极pe。如图12所示，在示范性实施例中，当第二行r2和第二列c2中的像素电极pe限定为第一像素电极，第一行r1和第一列c1中的像素电极pe限定为第二像素电极，并且第一行r1和第三列c3中的像素电极pe限定为第三像素电极时，连接到第一像素电极的开关元件tft设置在第二像素电极和第三像素电极之间。

分别连接到第(2k–1)行中的像素电极pe的开关元件tft和分别连接到第2k行中的像素电极pe的开关元件tft共同连接到一个栅线gl。如图12所示，在示范性实施例中，分别连接到第一行r1中的像素电极pe的开关元件tft和分别连接到第二行r2中的像素电极pe的开关元件tft共同连接到第一栅线gl1。在示范性实施例中，第一栅线gl1包括彼此连接的多个栅电极ge。在这样的示范性实施例中，奇数栅电极ge分别连接到用于驱动第一行r1中的像素电极pe的开关元件tft，并且偶数栅电极ge分别连接到用于驱动第二行r2中的像素电极pe的开关元件tft。

在示范性实施例中，奇数行r1、r3和r5之一中的像素电极pe分别设置在偶数列c2、c4和c6中。在这样的示范性实施例中，奇数行中的像素电极pe设置在第(2x-1)数据线(“x”是自然数)和第2x数据线之间。如图12所示，在示范性实施例中，第一行r1中的像素电极pe分别设置在第二列c2、第四列c4和第六列c6中。换言之，第一行r1中的像素电极pe设置在第一数据线dl1和第二数据线dl2之间、第三数据线dl3和第四数据线dl4之间、以及第五数据线dl5和第六数据线dl6之间。

在示范性实施例中，偶数行r2、r4和r6之一中的像素电极pe分别设置在奇数列c1、c3和c5中。在这样的示范性实施例中，偶数行中的像素电极pe设置在第2x数据线和第(2x+1)数据线之间。如图12所示，在示范性实施例中，第二行r2中的像素电极pe分别设置在第一列c1、第三列c3和第五列c5中。换言之，第二行r2中的像素电极pe设置在第二数据线dl2和第三数据线dl3之间、第四数据线dl4和第五数据线dl5之间、以及第六数据线dl6和第七数据线之间。然而，在这样的示范性实施例中，偶数行中的像素电极pe的最外一个设置在第一数据线dl1和第一基板301的边缘之间。

替代地，奇数行r1、r3和r5之一中的像素电极pe可分别设置在奇数列c1、c3和c5中，并且偶数行r2、r4和r6之一中的像素电极pe可分别设置在偶数列c2、c4和c6中。在这样的示范性实施例中，奇数行中的像素电极pe可设置在第2x数据线和第(2x+1)数据线之间，并且偶数行中的像素电极pe可设置在第(2x–1)数据线和第2x数据线之间。

像素px的每一个连接到像素px的相对侧的各数据线dl之一。如图12所示，在示范性实施例中，例如，像素px的每一个可连接到像素px的相对侧的各数据线dl的右面一个。像素px通过开关元件tft连接到数据线dl。

两个相邻行之一中的像素电极pe不设置在另一行中的两个相邻像素电极pe之间。如图12所示，在示范性实施例中，当第二行r2和第五列c5中的像素电极pe限定为第一像素电极，第一行r1和第四列c4中的像素电极pe限定为第二像素电极，并且第三行r3和第四列c4中的像素电极pe限定为第三像素电极时，没有第一像素电极的部分设置在第二像素电极和第三像素电极之间。

这样，相邻的像素电极pe彼此对角相邻，并且两个相邻行之一中的像素电极不设置在另一行中的两个相邻像素电极之间。因此，不同行中的相邻像素电极之间的距离可增加。因此，一个像素中的电场和液晶分子运动与相邻像素中的电场和液晶分子运动可不干扰。

在图12中，包括像素电极pe的由“r”表示的像素px是显示红色的红色像素r；包括像素电极pe的由“g”表示的像素px是显示绿色的绿色像素g；并且包括像素电极pe的由“b”表示的像素px是显示蓝色的蓝色像素b。共同连接到一个栅线gl的三个相邻像素px可共同限定一个主像素。如图12所示，在示范性实施例中，共同连接到第一栅线gl1且彼此相邻的红色像素r、绿色像素g和蓝色像素b可共同限定一个主像素。

在示范性实施例中，第一像素电极可设置在以下面参考图13描述的方式限定的区域中。图13示出了图12的预定区域中的多个像素电极pe的实施例。

参见图13，在示范性实施例中，第二行r2和第五列c5中的像素电极pe限定为第一像素电极pe1，并且相邻于第一像素电极pe1且在两个不同行中的四个像素电极pe限定为第二、第三、第四和第五像素电极pe2、pe3、pe4和pe5。在这样的示范性实施例中，第一行r1和第四列c4中的像素电极pe限定为第二像素电极pe2，第三行r3和第四列c4中的像素电极pe限定为第三像素电极pe3，第一行r1和第六列c6中的像素电极pe限定为第四像素电极pe4，并且第三行r3和第六列c6中的像素电极pe限定为第五像素电极pe5。

在这样的示范性实施例中，从第二像素电极pe2和第三像素电极pe3的相对侧之一(例如，第二像素电极pe2的一侧)延伸的假想线限定为第一线vl1，并且从第二像素电极pe2和第三像素电极pe3的相对侧的另一个(例如，第三像素电极pe3的一侧)延伸的假想线限定为第二线vl2。另外，从第二像素电极pe2和第四像素电极pe4的相对侧之一(例如，第二像素电极pe2的一侧)延伸的假想线限定为第三线vl3，并且从第二像素电极pe2和第四像素电极pe4的相对侧的另一个(例如，第四像素电极pe4的一侧)延伸的假想线限定为第四线vl4。

在示范性实施例中，第一像素电极pe1设置在第一线vl1和第二线vl2之间。在这样的示范性实施例中，第一像素电极pe1不设置在第二像素电极pe2和第三像素电极pe3之间。在这样的示范性实施例中，第一像素电极pe1不设置在第四像素电极pe4和第五像素电极pe5之间。

在示范性实施例中，第一像素电极pe1可设置在第一线vl1和第二线vl2之间以及第三线vl3和第四线vl4之间。在这样的示范性实施例中，第一像素电极pe1可设置在由第一、第二、第三和第四线vl1、vl2、vl3和vl4限定的区域444中。在这样的示范性实施例中，第一像素电极pe1不设置在第二像素电极pe2和第四像素电极pe4之间。另外，第一像素电极pe1不设置在第三像素电极pe3和第五像素电极pe5之间。

两个相邻行之一中的一个像素电极pe的沿着第二方向的宽度可小于相邻于一个像素电极pe的列中且在另一行中的两个像素电极pe之间沿着第二方向的距离。如图13所示，在示范性实施例中，第一像素电极pe1的宽度w1可小于第二像素电极pe2和第三像素电极pe3之间的距离d1。

图14示出了三个相邻像素电极之间角度的示例。

当第一线段vl11是连接由列分开的一个行中的两个相邻像素电极pe的各中心点的假想线段，并且第二线段vl22是连接另一行中且相邻于两个像素电极pe的像素电极pe的中心点和两个像素电极pe的中心点之一的假想线段时，第一线段和第二线段之间的内角在约50度至约55度的范围。参见图14，在示范性实施例中，连接第二像素电极pe2的中心点cp2和第三像素电极pe3的中心点cp3的第一线段vl11与连接第二像素电极pe2的中心点cp2和第一像素电极pe1的中心点cp1的第二线段vl22之间的内角θ1可在约50度至约55度的范围，例如，约52度。

在示范性实施例中，第二线段vl22和穿过第一像素电极pe1的中心点cp1沿着垂直交叉数据线dl(例如，第三数据线dl3)的第二方向延伸的的假想线vl33之间的内角θ2可以在约50度至约55度的范围，例如，约52度。当第一线段vl11基本上平行于线vl33时，θ1和θ2可基本上相等。

图15示出了图11的光阻挡层576的平面图。如图15所示，多个孔576a限定在光阻挡层576中。孔576a的尺寸可小于或等于像素区域151。

孔576a限定为对应于像素电极pe。因此，奇数行r1、r3和r5之一中的孔576a限定在偶数列c2、c4和c6中。换言之，沿着奇数行布置的孔576a分别设置在第(2x+1)数据线(“x”是自然数)和第2x数据线之间。如图15所示，在示范性实施例中，第一行r1中的孔576a限定在第二列c2、第四列c4和第六列c6中。换言之，沿着第一行r1布置的孔576a限定在第一数据线dl1和第二数据线dl2之间、第三数据线dl3和第四数据线dl4之间、以及第五数据线dl5和第六数据线dl6之间。

偶数行r2、r4和r6之一中的孔576a限定在奇数列c1、c3和c5中。换言之，沿着偶数行布置的孔576a限定在第2x数据线和第(2x+1)数据线之间。如图15所示，在示范性实施例中，第二行r2中的孔576a限定在第一列c1、第三列c3和第五列c5的每一个中。换言之，沿着第二行r2布置的孔576a限定在第二数据线dl2和第三数据线dl3之间、第四数据线dl4和第五数据线dl5之间、以及第六数据线dl6和第七数据线dl7之间。然而，偶数行中的孔576a的最外一个设置在第一数据线dl1与第一基板301的边缘之间。

替代地，奇数行r1、r3和r5之一中的孔576a可限定在奇数列c1、c3和c5中，并且偶数行r2、r4和r6之一中的孔576a可限定在偶数列c2、c4和c6中。在这样的示范性实施例中，沿着奇数行布置的孔576a限定在第2x数据线和第(2x+1)数据线之间，并且沿着偶数行布置的孔576a限定在第(2x-1)数据线和第2x数据线之间。

两个相邻行之一中的孔576a不限定在另一行中的两个相邻孔576a之间。如图15所示，在示范性实施例中，当第二行r2和第五列c5中的孔限定为第一孔，第一行r1和第四列c4中的孔限定为第二孔，并且第三行r3和第四列c4中的孔限定为第三孔时，没有第一孔的部分限定在第二孔和第三孔之间。

在示范性实施例中，图2的光阻挡层376可具有与图15的光阻挡层576基本上相同的结构。例如，光阻挡层376可包括如图15所示的多个孔576a。在这样的示范性实施例中，光阻挡层376的孔576a的尺寸可小于或等于像素区域151。光阻挡层376的孔576a可限定为对应于像素电极pe。在示范性实施例中，图2的光阻挡层376和滤色器354可设置在第一基板301上。

根据上述实施例的一个或多个，lcd装置的像素彼此对角相邻。在这样的示范性实施例中，两个相邻行之一中的像素电极不设置在另一行中的两个相邻像素电极之间。因此，不同行中的相邻像素电极之间的距离可增加。因此，相邻像素中电场之间的干扰和液晶分子之间的干扰可显著减小。

这里已经公开了示例性实施例，并且尽管使用了特定的术语，但是它们的使用仅应解释为一般的和描述的意思而不是限定的目的。在某些情况下，如本申请所属的技术人员所理解的，结合特定实施例描述的特征、特性和/或元件可单独使用或与结合其它实施例描述的特征、特性和/或元件相结合使用，除非另有表述。因此本领域的技术人员应理解，在不脱离如所附权利要求中阐述的本发明的精神和范围的情况下，可进行形式和细节上的各种变化。

分别于2015年11月18日和2016年3月17日提交韩国知识产权局的标题为“liquidcrystaldisplaydevice(液晶显示装置)”的韩国专利申请第10-2015-0161494号和第10-2016-0032356号通过全文引用结合于此。