一种阵列基板及其驱动方法、显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种阵列基板及其驱动方法、显示装置。
【背景技术】
[0002]TFT-LCD (Thin Film Transistor Liquid Crystal Display，薄膜晶体管-液晶显示器)作为一种平板显示装置，因其具有体积小、功耗低、无辐射以及制作成本相对较低等特点，而越来越多地被应用于高性能显示领域当中。
[0003]TFT-LCD显示装置，如图1所示，包括有效显示区域(Active Area，简称AA区)和非显示区域。其中，在AA区内，多条横纵交叉的栅线(G1、G2、G3…Gi…Gn)和数据线(D1、D2、D3…Dj…Dm)交叉界定出多个呈矩阵形式排列的亚像素10。在除了 AA区以外的非显示区域内，设置有时序控制器11、栅极驱动器12以及源极驱动器13。
[0004]其中，时序控制器11用于将STV(Gate Driver Start Signal，栅极驱动器起始信号)输出至栅极驱动器12，通过移位寄存器120将所接收的STV信号逐级移位，以便输出扫描信号。电平移位器121接收扫描信号并参照0E(0utput Enable，使能信号)决定是否向栅线(例如Gi)输出扫描信号。同时，时序控制器11向源极驱动器13输出STH(Source DriverStart Signal，源极驱动器起始信号)、DD(Digital Data，数字显示数据)与LP(LatchInput，锁存信号)，STH信号在锁存器130中把DD信号锁存在对应的通道中，再依照LP信号决定是否向数据线(例如Dj)输出DD信号，该DD信号经数字模拟转换器131转换为数据信号Vdata。当上述栅线逐行打开时，所述数据信号Vdata会输入至对应的数据线，从而实现显示图像。
[0005]然而现有技术中，对于高PPI (Pixels Per Inch，每英寸所拥有的像素数目)的显示器而言，由于亚像素10的数量较多，从而使得栅线的数量较多。在此情况下，栅线(G1、G2、G3…Gi…Gn)在逐行开启的过程中，开启时间较晚的一行亚像素10，接收数据线(D1、D2、D3…Dj…Dm)输入的数据信号Vdata的时间会有所延迟。从而降低了显示器的响应速度，影响了尚PPI显不器的显不品质。
【发明内容】
[0006]本发明的实施例提供一种阵列基板及其驱动方法、显示装置，能够解决由于栅线在逐行开启的过程中，开启时间较晚的亚像素接收数据信号有所延迟的问题。
[0007]为达到上述目的，本发明的实施例采用如下技术方案:
[0008]本发明实施例的一方面，提供一种阵列基板，包括多条栅线和数据线，以及由所述栅线和所述数据线交叉界定的多个亚像素，其特征在于，
[0009]相邻两列所述亚像素之间设置有至少一条用于提供附加数据信号的附加线，同一列的所述亚像素对应至少一条附加线；
[0010]同一列的所述亚像素中至少一个亚像素由该亚像素对应的所述附加线驱动。
[0011]本发明实施例的另一方面，提供一种显示装置包括如上所述的任意一种阵列基板。
[0012]本发明实施例的又一方面，提供一种阵列基板的驱动方法，包括:
[0013]同时对至少两行栅线输入扫描信号；
[0014]数据线向其中一行所述栅线控制的亚像素输入数据信号；
[0015]至少一条附加线向其余的所述栅线控制的亚像素输入附加数据信号。
[0016]本发明实施例提供一种阵列基板及其驱动方法、显示装置。其中所述阵列基板包括多条栅线和数据线，以及由栅线和数据线交叉界定的多个亚像素。此外，相邻两列亚像素之间设置有至少一条用于提供附加数据信号的附加线同一列的亚像素对应至少一条附加线，同一列的所述亚像素中至少一个亚像素由该亚像素对应的附加线驱动。这样一来，通过设置上述附加线，栅极驱动器可以同时扫描多条栅线，使得分别连接有数据线和附加线的不同行的亚像素同时开启，并分别接收数据线输入的数据信号以及附加线输入的附加数据信号。从而提高了用于显示图像的数据信号或附加数据信号的传输速度，使得驱动显示器进行显示的能力倍增，提升了显示器的响应速度。
【附图说明】
[0017]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0018]图1为现有技术提供的一种显示装置的结构示意图；
[0019]图2为本发明实施例提供的一种阵列基板的结构示意图；
[0020]图3为本发明实施例提供的另一种阵列基板的结构示意图；
[0021]图4为本发明实施例提供的又一种阵列基板的结构示意图；
[0022]图5a为图4中的A处一种局部结构放大示意图；
[0023]图5b为图4中的A处另一种局部结构放大示意图；
[0024]图6为一种用于驱动如图2所示的阵列基板的方法流程图；
[0025]图7为一种用于驱动如图3所示的阵列基板的方法流程图；
[0026]图8为一种用于驱动如图4所示的阵列基板的方法流程图。
[0027]附图标记:
[0028]10、10’ -亚像素；11_时序控制器；12_栅极驱动器；120_移位寄存器；121_电平移位器；13_源极驱动器；130_锁存器；131_数字模拟转换器；G1、G2、G3…Gi…Gn-栅线；D1、D2、D3…Dj…Dm-数据线；L_附加线；L1_第一附加线；L2_第二附加线；14_像素电极；20-源极；21-第一搭接电极层；22_栅极；23_漏极；30-第一过孔；31-第二过孔；32_第三过孔；33_第四过孔；34_第二搭接电极层；a-第一附加线上与第一搭接电极层之间重叠部分的线宽；b_第一附加线的线宽；c-第二附加线上设置有第二过孔的部分的线宽。
【具体实施方式】
[0029]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0030]本发明实施例提供一种阵列基板，如图2所示，可以包括多条栅线(Gl、G2、G3…Gi…Gn)和数据线(D1、D2、D3…Dj?…Dm)，以及由上述栅线(G1、G2、G3…Gi…Gn)和数据线(Dl、D2、D3…Dj…Dm)交叉界定的多个亚像素10。其中，1、j为大于等于O的整数，η和m为大于等于I的整数；上述“多个”可以是至少一个，“多条”可以是至少一条。
[0031]此外，相邻两列亚像素10和亚像素10’之间设置有至少一条用于提供附加数据信号Add_Vdata的附加线L，同一列的亚像素10对应至少一条附加线L。
[0032]同一列的亚像素10中至少一个亚像素10由该亚像素10对应的附加线L驱动。
[0033]需要说明的是，第一、本发明实施例中的附加线L的作用与如图1所示的数据线(D1、D2、D3…Dm)的作用相同，均是用于接收如图1所示的源极驱动器13输出的用于显示图像的信号。因此，上述附加数据信号Add_Vdata与数据信号Vdata均是上述用于显示图像的信号。
[0034]如图2所示，由于至少一行亚像素10由附加线L驱动，这样一来，可以无需逐行扫描栅线Gl和G2，而可以同时向栅线Gl和栅线G2输入扫描信号，使得第一行亚像素10和第二行亚像素10同时打开。第一行亚像素10接收数据线Dl输入的数据信号Vdata，第二行亚像素10接收附加线L输入的附加数据信号Add_Vdata。由于栅线Gl和栅线G2同时扫描，因此减小了部分亚像素接收源极驱动器输出信号时，出现信号延迟的现象的几率，提高了显示器的响应速度。
[0035]第二、上述“列”可以是数据线的延伸方向，上述“行”可以是栅线的延伸方向。
[0036]上述附加线L的延长线方向与数据