碳化硅半导体衬底及其制造方法
【技术领域】
[0001 ]本发明涉及一种碳化娃半导体衬底和制造该碳化娃半导体衬底的方法，尤其是，涉及一种能抑制裂缝产生的碳化硅半导体衬底，和制造该碳化硅半导体衬底的方法。
【背景技术】
[0002]近年来，为了获得半导体器件诸如MOSFET(金属氧化物半导体场效应晶体管)的高击穿电压、低损耗、在高温环境下使用等，已经开始采用碳化硅作为半导体器件的材料。碳化硅是一种比硅的带隙宽的宽带隙半导体，其已经常规广泛用于半导体器件的材料。因此，通过采用碳化硅作为半导体器件的材料，该半导体器件能够具有高击穿电压、降低的导通电阻等。此外，即使在高温度环境下，与采用硅作为其材料的半导体器件相比，采用碳化硅作为其材料的半导体器件具有性能恶化小的优势。
[0003]例如，日本专利公开N0.2012-214376 (专利文献I)描述了一种制造碳化硅晶片的方法，其中该碳化娃晶片具有小于5μηι的畸变、小于5μηι的翘曲、小于2.Ομπι的整个厚度波动和75mm的直径。根据该制造碳化硅晶片的方法，将碳化硅晶锭切成晶片形式，然后在将研磨向下力限制为小于使晶片弯曲的研磨向下力的同时研磨该碳化硅晶片。
[0004]引用列表
[0005]PTD 1:日本专利公开N0.2012-214376
【发明内容】
[0006]技术问题
[0007]然而，近年来，在使用碳化硅半导体衬底制造碳化硅半导体器件的过程中，在碳化硅半导体衬底中会频繁产生裂缝。例如，当通过静电吸盘法保持碳化硅半导体衬底时，在注入杂质掺杂剂的离子注入步骤、用于形成氧化膜和氮化膜的CVD装置、形成金属膜的溅射步骤和执行电极的烧结、活化退火和合金退火的热处理步骤中，会在碳化硅半导体衬底中产生裂缝。
[0008]如日本专利公开N0.2012-214376所述，当碳化硅半导体衬底的直径为大约75mm时，在碳化娃半导体衬底中不大可能产生裂缝。然而，例如，在最大直径为约大于10mm的碳化硅半导体衬底中会频繁地产生裂缝，因此需要抑制碳化硅半导体衬底产生裂缝。
[0009]为了解决上述问题，做出了本发明，本发明的目的是提供能抑制裂缝产生的碳化硅半导体衬底，和制造碳化硅半导体衬底的方法。
[0010]问题的解决方案
[0011]根据本发明的碳化硅半导体衬底包括第一主表面和与第一主表面相反的第二主表面。第一主表面具有大于10mm的最大直径，碳化娃半导体衬底具有不大于700μηι的厚度。在从第一主表面的外周端部分朝向第一主表面的中心的5mm以内的区域中，在具有Imm2的面积的任意区域处，位错密度为不大于500/mm2。
[0012]根据本发明的制造碳化硅半导体衬底的方法包括以下步骤。准备碳化硅半导体衬底，该碳化硅半导体衬底具有第一主表面和与第一主表面相反的第二主表面，第一主表面具有大于10mm的最大直径，碳化娃半导体衬底具有不大于700μηι的厚度。去除碳化娃半导体衬底的周边部分。在去除周边部分的步骤中，去除周边部分，使得去除周边部分之前的碳化硅半导体衬底的第一主表面的第一中心的位置与去除周边部分之后的碳化硅半导体衬底的第一主表面的第二中心的位置不匹配，并使得第二中心在第一主表面中位于下述区域处，所述区域是相对于将从第一中心看时穿过第一中心且平行于〈1-100〉方向的直线投影到第一主表面上得到的直线在15°以内的区域。
[0013]本发明的有利效果
[0014]根据本发明，能够提供一种能抑制裂缝产生的碳化硅半导体衬底，和制造该碳化娃半导体衬底的方法。
【附图说明】
[0015]图1是示意性示出根据本发明一个实施例的碳化硅半导体衬底的结构的示意平面图。
[0016]图2是示意性示出根据本发明一个实施例的碳化硅半导体衬底的结构的示意横截面图。
[0017]图3是图2的区域III的放大视图。
[0018]图4是示意性示出根据本发明一个实施例的碳化硅半导体衬底的第一变形的结构的示意平面图。
[0019]图5是示意性示出产生在碳化硅半导体衬底的第一主表面中的晶体瑕疵的第一示例的示意平面图。
[0020]图6是示意性示出产生在碳化硅半导体衬底的第一主表面中的晶体瑕疵的第二示例的示意平面图。
[0021]图7是示意性示出根据本发明一个实施例的碳化硅半导体衬底的第二变形的结构的示意横截面图。
[0022]图8是示意性示出根据本发明一个实施例的制造碳化硅半导体衬底的方法的第一步骤的示意横截面图。
[0023]图9是示意性示出根据本发明一个实施例的制造碳化硅半导体衬底的方法的第二步骤的示意横截面图。
[0024]图10是示意性示出根据本发明一个实施例的制造碳化硅半导体衬底的方法的第三步骤的示意横截面图。
[0025]图11是示意性示出根据本发明一个实施例的制造碳化硅半导体衬底的方法的第四步骤的示意横截面图。
[0026]图12是示意性示出根据本发明一个实施例的制造碳化硅半导体衬底的方法的第五步骤的示意横截面图。
[0027]图13是示意性示出根据本发明一个实施例的制造碳化硅半导体衬底的方法的第六步骤的示意平面图。
[0028]图14是示意性示出根据本发明一个实施例的制造碳化硅半导体衬底的方法的第六步骤的示意横截面图。
[0029]图15是示意性示出根据本发明一个实施例的制造碳化硅半导体衬底的方法的第七步骤的示意平面图。
[0030]图16是示意性示出根据本发明一个实施例的制造碳化硅半导体衬底的方法的第七步骤的部分示意放大平面图。
[0031]图17是示意性示出根据本发明一个实施例的制造碳化硅半导体衬底的方法的第七步骤的部分示意放大横截面图。
【具体实施方式】
[0032][本申请的发明实施例的描述]
[0033]下面参考附图描述本发明的实施例。应该注意，在下面提到的附图中，相同或对应部分指定相同的参考符号且不再重复描述。关于本说明书中的晶体学表示，单个取向用[]表示，集合取向用〈> 表示，单个平面用()表示，以及集合平面用U表示。另外，假定晶体学负指数用数字上方加有(杠)表示，但在本说明书中用在数字前面放置负号表示。对于角的描述，采用全方位角是360°的系统。
[0034]作为对抑制碳化硅半导体衬底中裂缝的产生的方法的勤奋研究的结果，本发明人获得了下面的知识并做出本发明。
[0035]近年来，碳化硅半导体衬底往往具有更大直径的表面并具有更小的厚度。当表面直径变得较大且厚度变得较小时，碳化硅半导体衬底更可能裂缝。当碳化硅半导体衬底具有最大直径为大于10mm的表面且具有不大于700μηι的厚度时，在碳化娃半导体衬底中会显著产生裂缝。
[0036]调查显示，碳化娃半导体衬底的裂缝产生与从碳化娃半导体衬底的外周端部分朝向第一主表面的中心的某一距离内的区域的位错密度有关。更详细研究的结果发现，在具有最大直径为大于10mm的第一主表面的且具有不大于700μηι厚度的碳化娃半导体衬底中，通过在从第一主表面的外周端部分朝向第一主表面的中心的5mm以内的区域中，在具有Imm2的面积的任意区域处，提供不大于500/mm2的位错密度，能够有效地抑制裂缝产生。
[0037]此外，在由碳化硅单晶形成的衬底中，与叠层缺陷产生在〈11-20〉方向上相比，具有叠层缺陷更频繁产生在〈1-100〉方向上的特性。在大块晶体生长面中，具有生长表面的偏离角随着C小平面的距离变大而变大的特性。当偏离角变大时，很可能会发生步骤聚束。随着步骤聚束变大，更可能发生从穿透位错到基面位错的转换。从穿透位错到基面位错的转换是碳化硅的一种内在瑕疵产生现象。在〈I 1-20〉方向和〈1-100〉方向之间比较时，步骤聚束更可能发生在〈1-100〉方向。因此，从穿透位错到基面位错的转换尤其更可能发生在从〈
1-100〉方向的小平面起具有大距离的区域中。在这里，考虑到由于从基面位错到叠层缺陷的扩展由冷却等期间的畸变产生，所以叠层缺陷尤其可能产生在〈1-100〉方向。
[0038](I)根据实施例的碳化硅半导体衬底10包括第一主表面1a和与第一主表面1a相反的第二主表面10b。第一主表面1a具有大于10mm的最大直径，且碳化娃半导体衬底10具有不大于700μηι的厚度。在从第一主表面1a的外周端部分1c朝向第一主表面I Oa的中心O的5_以内的区域中，在具有Imm2的面积的任意区域处，位错密度为不大于500/mm2。因此，能够抑制裂缝产生在碳化硅半导体衬底中。结果，能够以工业地充足的产量使用该碳化硅半导体衬底制造碳化硅半导体元件。
[0039](2)优选地，在根据(I)的碳化硅半导体衬底10中，当一个或多个晶粒边界和一个或多个位错阵列中的至少任一个存在于从第一主表面1a的外周端部分1c朝向第一主表面1a的中心的Imm的区域中时，在从第一主表面1a的外周端部分1c朝向第一主表面1a的中心O的5_以内的区域中，在具有Imm2的面积的任意区域处，位错密度为不大于200/mm2。当晶粒边界和位错阵列都不存在于从第一主表面1a的外周端部分1c朝向第一主表面1a的中心O的Imm的区域中时，在从第一主表面1a的外周端部分1c朝向第一主表面1a的中心O的5mm以内的区域中，在具有Imm2的面积的任意区域处，位错密度为不大于500/mm2。
[0040]针对更详细地研究，发现，当一个或多个晶粒边界和一个或多个位错阵列中的至少任一个存在于从第一主表面1a的外周端部分1c朝向第一主表面1a的中心O的Imm的区域中时，与晶粒边界和位错阵列都不存在于该区域中的情况相比，碳化硅半导体衬底10更可能发生裂缝。因此，当一个或多个晶粒边界和一个或多个位错阵列中的至少任一个存在于从第一主表面1a的外周端部分1c朝向第一主表面1a的中心O的Imm的区域中时，通过在从第一主表面1a的外周端部分1c朝向第一主表面1a的中心O的5mm以内的区域中，在具有Imm2的面积的任意区域处，提供不大于200/mm2的位错密度，能够有效地抑制碳化硅半导体衬底中的裂缝。
[OO41 ] (3)优选地，在根据(I)的碳化娃半导体衬底1中，在从第一主表面I Oa的外周