用于气密密封的薄膜结构的制作方法
【技术领域】
[0001] 本发明涉及用于气密密封的薄膜结构。
【背景技术】
[0002] 晶圆级封装（WLP)或晶圆级芯片规模封装（WLCSP)是一种封装方法，其中，在晶圆 级上封装和测试半导体晶圆，然后将半导体晶圆切割成单独的芯片尺寸封装件。与将晶圆 切割成分别测试和封装的单独的芯片的传统方法相比，该方法减小了封装件尺寸，减少了 生产周期，并且降低了成本。
[0003] 用于一些晶圆的WLP需要一些特别特征，例如，气密密封。例如，诸如惯性传感器 的一些MEMS器件需要具有恒定压力的腔室，而其他MEMS器件需要低压环境。还有其他MEMS 器件需要足够大的腔室以允许移动部件，这可能需要免受诸如湿度和灰尘的环境条件的影 响。
【发明内容】
[0004] 为解决现有技术中存在的问题，根据本发明的一个方面，提供了一种MEMS器件， 包括：
[0005] 第一管芯，具有设置在第一管芯上的MEMS器件；
[0006] 第二管芯，在接合界面区处接合至第一管芯以在第一管芯和第二管芯之间形成腔 室，其中，MEMS器件至少部分地位于腔室内或与腔室流体连通；以及
[0007] 共形薄膜结构，沿着第二管芯的外侧壁设置。
[0008] 根据本发明的一个实施例，腔室由共形薄膜结构气密密封。
[0009] 根据本发明的一个实施例，共形薄膜结构包括氮化硅（Si3N4)或二氧化硅（Si0 2) 的单层或多个堆叠层。
[0010] 根据本发明的一个实施例，共形薄膜结构具有从约500 A至约l〇ym的范围内 的厚度。
[0011] 根据本发明的一个实施例，共形薄膜结构终止于第一管芯的横向表面，并且共形 薄膜结构不沿着第一管芯的分割侧壁延伸。
[0012] 根据本发明的一个实施例，共形薄膜结构是覆盖第二管芯的外表面和第一管芯的 顶面的连续薄层。
[0013] 根据本发明的一个实施例，还包括布置为穿过第一管芯或第二管芯的硅通孔 (TSV)以及设置在第一管芯或第二管芯的背侧表面上的焊料凸块以提供电连接。
[0014] 根据本发明的一个实施例，共形薄膜结构包括若干离散的薄膜补片，包括设置在 接合界面区的外侧壁上的第一薄膜补片、设置在MEMS器件的侧壁上的第二薄膜补片和设 置在引线接合焊盘的侧壁上的第三薄膜补片。
[0015] 根据本发明的一个实施例，共形薄膜结构通过毯状反应离子蚀刻（RIE)工艺形 成。
[0016] 根据本发明的一个实施例，通过共熔金属接合来接合第一管芯和第二管芯。
[0017] 根据本发明的一个实施例，接合界面区包括选自由铟、金、锡、铜、铝、锗和它们的 组合组成的组的材料。
[0018] 根据本发明的一个实施例，腔室填充有惰性气体，腔室具有基本恒定的压力。
[0019] 根据本发明的一个实施例，第二管芯包括布置在第二管芯上的CMOS器件。
[0020] 根据本发明的另一方面，提供了一种气密密封结构，包括：
[0021] 第一管芯；
[0022] 第二管芯，在接合界面区处接合至第一管芯以在第一管芯和第二管芯之间形成腔 室；以及
[0023] 共形薄膜结构，沿着纵向方向设置在接合界面区的外侧壁处以使腔室与周围环境 气密密封隔离，共形薄膜结构不覆盖第一管芯或第二管芯的横向表面。
[0024] 根据本发明的一个实施例，薄膜结构是通过等离子体增强化学气相沉积（PECVD) 和之后的反应离子蚀刻（RIE)形成的共形结构。
[0025] 根据本发明的一个实施例，气密密封的腔室是MEMS器件的一部分。
[0026] 根据本发明的一个实施例，共形薄膜结构不沿着第一管芯的分割侧壁延伸。
[0027] 根据本发明的又一方面，提供了一种形成气密密封的方法，包括：
[0028] 将第一晶圆在接合界面区处与第二晶圆接合，其中，第一晶圆具有设置在第一晶 圆上的多个MEMS器件，并且第一晶圆和第二晶圆接合在一起以形成包围第一晶圆上的至 少一个MEMS器件的腔室；
[0029] 去除第二晶圆的一部分以形成凹槽，凹槽将第二晶圆的侧壁和第一晶圆的上表面 的一部分暴露于周围环境；
[0030] 在第一晶圆的上表面的暴露部分上方以及沿着第二晶圆的侧壁形成共形薄膜层 以使腔室与周围环境气密密封隔离；以及
[0031] 沿着布置在相邻的管芯之间的划线区切割接合的第一晶圆和第二晶圆。
[0032] 根据本发明的一个实施例，共形薄膜通过等离子体增强化学气相沉积（PECVD)形 成。
[0033] 根据本发明的一个实施例，还包括：
[0034] 在第一晶圆的暴露的上表面上方以及沿着第二晶圆的侧壁形成共形薄膜之后，实 施毯状反应离子蚀刻（RIE)以去除共形薄膜的部分并且留下设置在第二晶圆的侧壁上的 薄膜结构，以使腔室与周围环境气密密封隔离。
【附图说明】
[0035] 当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意， 根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺 寸可以任意地增大或减小。
[0036] 图1A和图1C示出了具有气密密封结构的MEMS器件的一些实施例的截面图。
[0037] 图1B示出了具有气密密封结构的MEMS器件的一些实施例的俯视图。
[0038] 图2A示出了具有气密密封结构的MEMS器件的一些实施例的截面图。
[0039] 图2B示出了具有气密密封结构的MEMS器件的一些实施例的俯视图。
[0040] 图3至图6示出了具有气密密封结构的MEMS器件的一些其他实施例的截面图。
[0041] 图7示出了形成气密密封的方法的一些实施例的流程图。
[0042] 图8A至图8F示出了形成气密密封的方法的截面图的一些实施例。
[0043] 图9A至图9B示出了半导体晶圆的俯视图。
[0044] 图9C示出了半导体晶圆的立体截面图。
【具体实施方式】
[0045] 以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。 下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本 发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二 部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形 成额外的部件从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在 各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指 示所讨论的各个实施例和/或配置之间的关系。
[0046] 而且，为了便于描述，本文中可以使用诸如"在…下方"、"在…下面"、"下部"、 "在…之上"、"上部"等空间相对术语以描述如图所示的一个元件或部件与另一个（或另一 些）元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操 作中的不同方位。装置可以以其他方式定向（旋转90度或在其他方位上），并且本文中使 用的空间相对描述符可以同样地作出相应的解释。
[0047] 通常，用于晶圆级封装（WLP)工艺的气密密封可以通过具有气密的接合界面的晶 圆间接合来实现。不幸地，使用传统的气密密封技术非常难以实现更高的气密水平。而且， 将引入一些约束以获得气密的接合界面，这可能限制制造灵活性并且有时可能损坏电路或 甚至毁掉器件。例如，这样的约束包括高温处理、长的处理时间以及平坦表面的需求。
[0048] 为了获得用于WLP的可靠的气密密封，本发明阐述了气密密封结构及其制造方 法。在一些实施例中，通过WLP技术形成的结构包括在接合界面区处接合以形成腔室的第 一管芯和第二管芯。共形薄膜结构设置为覆盖接合界面区的外侧壁以提供气密密封。在一 些实施例中，共形薄膜结构是连续的薄层，该连续的薄层覆盖第二管芯的外表面和第一管 芯的顶面的暴露部分，包括接合界面区。在一些其他实施例中，共形薄膜结构包括在纵向上 设置的若干离散的薄膜补片（patch)。在这种情况下，在形成共形薄膜层之后可以实施毯状 反应离子蚀刻（RIE)工艺以形成离散的薄膜补片。显然，在接合界面区的外侧壁由共形薄 膜结构覆盖之前，腔室不必是气密的。腔室由共形薄膜结构气密密封，腔室具有基本恒定的 压力。
[0049] 具有公开的气密密封结构的器件可以通过WLP的方法形成。首先，第一晶圆与第 二晶圆接合，从而封闭多个腔室。然后，"分割"或"打开"第二晶圆，而接合的第二晶圆仍当 作整体。该步骤也被称为"部分分割"。沿着划线去除第二晶圆的一部分以形成穿过第二晶 圆的凹槽，第二晶圆被划分成分别在接合界面区处接合至第一晶圆的单独的部件。接合界 面区的外侧壁和第二晶圆的单独的部件的侧壁以及与凹槽对准的第一晶圆的顶面的一部 分暴露于周围环境。然后，沿着第一晶圆和第二晶圆的暴