专利名称：圆环形并联探针卡及使用该卡检测半导体晶片的方法
技术领域：
本发明的一般而言涉及用于电检测半导体晶片的技术和装置。更具体地，本发明涉及在半导体晶片上实施电子芯片分选(EDS)检测和晶片老化(burn-in)检测时使用的并联探针卡。
背景技术：
电子芯片分选(EDS)检测一般用于集成电路封装前识别坏芯片。在EDS检测中，检测半导体晶片上每个芯片的电子性能及电路功能。如果芯片通过所有的检测，可封装芯片以形成半导体器件。然而，如果在一个或多个检测中芯片失灵，或者使用芯片内冗余电路的一些形式修复芯片，或者在有限功能内使用芯片，或者丢弃该芯片。在许多情况下，必须丢弃芯片，从而降低产量并且增加半导体制造的平均成本。然而，封装前执行EDS检测，至少可节省封装坏芯片的成本。
一般使用检测器和探针台实施EDS检测。检测器一般包括探针卡，其包含在EDS测试期间的位置固定的一组极小的接触或探针，和用于产生电信号和发送该电信号到探针卡的探针上的自动检测装置(ATE)。探针台包括自动输送和对准装置，该装置移动半导体晶片与用于检测的探针卡的探针对准。一旦与探针卡的探针连接，半导体晶片使用由ATE产生的电信号。
EDS检测中使用的ATE一般非常昂贵。因此，开发各种技术以最大化使用的ATE的效率。增加使用的ATE的效率的一个方法是减少在每个晶片上执行EDS检测需要的时间。增加使用的ATE的效率的另一个方法是平行进行多个晶片的检测。例如，并联EDS检测可在64到256个芯片上执行。
图1是说明具有多个垂直探针100并用于检测多个晶片600的传统探针卡500的剖面图。多数传统探针是水平的或者倾斜的。然而，由于增加了半导体芯片的集成密度，比如缩小宽度的垂直探针100的探针已被广泛应用。
将晶片600安装并对准于在探针台里的检测台700。在每个晶片600上形成几十到几百个芯片610。探针卡500是将每个芯片610上的焊盘611精确连接到垂直探针100上的接口元件。
探针卡500包括具有导电图案310的主衬底300、引导板210和220、一对柱250，和安装在通孔320内的垂直探针100，该通孔在主衬底300和引导板210及220内形成。通过探针100的尖110与每个芯片610上的相应焊盘611的接触实施EDS检测。
例如在名为“Vertical Probe Card(垂直探针卡)”的美国申请No.6,853,208中公开了使用此垂直探针的电检测晶片的传统方法。
图2是与图1有些不同的探针卡500的平面图。具体地，在图2中，探针卡500包括多个连接到主衬底300的探测块400。主衬底300包括导电图案，并且每个探测块400包括一束垂直探针100，该探针具有用于电检测每个芯片的接触尖110。为了在例如256个芯片上平行实施EDS检测，需要256个探测块400。如图2所说明，探测块400形成16×16的方形。
图3到5是说明使用图2的探针卡500检测300mm晶片600的方法的平面图。图3到5的晶片600包括使用EDS检测的芯片610，和探针卡500连接的部分620，但其是非电功能的。换句话说，在用阴影方形表示并由虚线圆围绕的圆形图形中形成芯片610，但是由于探测块400的方形构成，在用粗线表示的晶片600的方形区域上发生EDS检测。
图3显示了在第一曝光(shot)中使用探针卡500检测的晶片600的左部分，图4显示了在第二曝光中使用探针卡500检测的晶片600的右部分，图5显示了在第三曝光中使用探针卡500检测的晶片600的中央部分。
在第一和第二曝光中，即使在部分620上没有电路图形形成，部分620也被探测块400检测。此外，第三曝光检测许多已经在第一和第二曝光中检测的芯片610。部分620的检测和芯片610的冗余检测不是必须的，因此降低检测效率并且增加检测晶片600需要的时间。
发明内容
根据本发明的一个实施例，圆环形并联探针卡包括主衬底、多个安装在主衬底表面上的探测块。每个探测块包括多个探针，并且排列探测块以填充具有椭圆形且环绕第二区域的第一区域。在第二区域内没有探测块。
根据本发明的另一个实施例，适于执行晶片老化检测的圆环形并联探针卡包括主衬底，和多个安装在主衬底表面上的探测块。每个探测块包括多个探针，并且排列探测块以填充具有椭圆形且环绕第二区域的第一区域，而且在第二区域内没有探测块。
仍然根据本发明的另一个实施例，提供使用圆环形并联探针卡检测晶片的方法。在本方法中，圆环形并联探针卡包括主衬底和多个安装在主衬底表面上的探测块。每个探测块包括多个探针，并且排列探测块以填充具有椭圆形且环绕第二区域的第一区域，而且在第二区域内没有探测块。方法包括实施第一次电检测，其中使用圆环形并联探针卡电检测在相应于第一区域的晶片的第一部分内的芯片，但是不检测相应于第二区域的晶片的第二部分内的芯片。方法进一步包括实施第二次电检测，其中电测试在第一次电检测中未检测的晶片的第二部分内的芯片和相应于第二区域的芯片。
下面结合附图中说明的多个实施例描述本发明。整个附图相同的参考数字表示相同的示例性元件、部件，或步骤。在图中图1是说明具有多个垂直探针并且用来检测多个晶片的传统探针卡的剖面图；图2是图1中示出的探针卡的变化的平面图；图3到5是说明使用图2中示出的探针卡检测晶片的方法的平面图；图6是依照本发明的一个实施例具有多个以圆环形排列的探测块的并联探针卡的平面图；图7和8是说明依照本发明的选择实施例使用图6的并联探针卡检测晶片的方法的平面图；图9A到9C是依照本发明的实施例每个包含多个已排列的探针的探测块平面图；图10是说明使用图6的并联探针卡制造半导体封装的方法的流程图。
具体实施例方式
下面参照相应图描述本发明的示例性实施例。这些实施例作为教导示例提出。本发明的实际范围用后面的权利要求限定。
图6是依照本发明的一个实施例具有多个以圆环形排列的探测块1002的并联探针卡1000的平面图。此后，并联探针卡称为圆环形并联探针卡1000。
参照图6，圆环形并联探针卡1000包括具有导电图形的主衬底1100和安装在主衬底1100表面的探测块1002。探测块1002包括相应于各个单个芯片上的焊盘的探针。下面参照图9进一步描述探测块1002。
与传统探测块不同，圆环形并联探针卡1000的探测块1002具有圆环形而不是方形。换句话说，探测块1002安装在第一椭圆1004内部的第一区域1200中，而不是在第一椭圆1004内的第二椭圆1006内部的第二区域1300中。在图6中，用以直线形排列的粗线划分第一和第二区域1200和1300的界限，同时用虚线曲线划分第一和第二椭圆1004和1005的界限。
由于探测块1002以图6中示出的结构排列，当使用圆环形并联探针卡1000电检测芯片时，可最小化未连接到晶片上的芯片的探测块1002的数量。而且，也可最小化接连检测中的冗余检测芯片的情况。
在图6中，说明了256个探测块1002。然而，可减小探测块1002的数量到例如128、64，或32个。此外，也可增加并联的待检测的芯片的数量，例如，通过改变探测块1002的数量到512或1024个。
图7和8是说明使用图6示出的圆环形并联探针卡1000检测晶片1600的方法的平面图。
在图7说明的第一曝光中，圆环形并联探针卡1000放置在用粗线划界的晶片1600的左上区域，并且检测用一或两位数字或者“##”符号标注的芯片1610。在图8说明的第二曝光中，圆环形并联探针卡1000放置在用粗线划界的晶片1600的右下区域，并且检测用一或两位数字或者“##”符号标注的芯片1610。
在图7中，标记图6的第二区域1300以显示在第一曝光中未使用探测块1002检测的相应于圆环形并联探针卡1000的中央部分的芯片1610。在图8中，标记区域1400以显示在第二曝光中未使用探测块1002检测的相应于圆环形并联探针卡1000的中央部分的芯片1610。
仅检测一次第二区域1300中的芯片1610——在图8中说明的第二曝光中。仅检测一次区域1400中的芯片1610——在图7中说明的第一曝光中。因为仅检测一次这些芯片1610，可避免很多重复的芯片检测。此外，如图7和8说明，可在两个而不是三次曝光中检测所有的晶片1600，从而相对于传统方法减少大约33％的EDS检测所需的时间。
作为执行EDS检测所需时间的示例，用于4-千兆比特NAND闪存器件的EDS检测的单曝光一般需要1000秒或17分钟。因此，当每晶片需要3次曝光时，当使用比如图2说明的传统方形探针卡时，对两个4-千兆比特NAND闪存器件的晶片进行EDS检测需要1小时42分钟(17×6＝102分钟)。然而，使用图6中的圆环形并联探针卡1000，因为仅需要四个EDS检测的曝光，检测时间减少到1小时8分钟(17×4＝68分钟)。从而，通过减少EDS检测需要的时间，因此减少制造半导体器件的成本。
尽管作为示例描述了应用探针卡到300mm晶片，图6的圆环形并联探针卡1000可应用于所有类型的芯片。此外，作为示例也描述了使用圆环形并联探针卡1000的NAND闪存器件的检测。圆环形并联探针卡1000可用于在可并联检测的半导体器件的所有类型上的进行EDS检测。
图9A到9C是探测块400A、400B，和400C的平面图，依照本发明的不同实施例将多个探针402排列在每个探测块中。
参照图9A到9C，将探针402安装于每个探测块400A、400B，和400C中。在图9A中，将探针402排列在顶和底图形，在图9B中，将探针402排列在中央图形，和在图9C中将探针402排列在边缘图形。在图9A到9C的每个图中，探针402的排列相应于待检测晶片的各个芯片上的焊盘的排列。
图10是依照本发明的一个实施例的说明使用圆环形并联探针卡1000制造半导体封装的方法流程图。在后面的描述中，用圆括号(×××)表示示例性方法步骤。
参照图10，方法包括制造存储器器件时依次执行的晶片老化检测(S100)、EDS检测(S110)、激光修复(S120)，装配(S130)和最后的电检测(S140)。在晶片状态中的半导体芯片上实施晶片老化检测(S100)以从半导体芯片去除初始缺陷。类似上述的EDS检测(S110)并联实施晶片老化检测(S100)。因此，在执行晶片老化检测时也可使用图6的圆环形并联探针卡。
如上所述，依照本发明选择的实施例，可改变探针卡中探测块排列的图形，这样检测晶片仅需要两个电检测或曝光。因此，可增强晶片老化检测和EDS检测的效率。
前述优选的实施例是教导示例。本领域的普通技术人员知道，对示例性实施例进行的形式和细节中的各种改变未离开由随后权利要求所限定的本
权利要求
1.一种圆环形并联探针卡包括主衬底；和，多个安装在主衬底表面上的探测块，每个探测块包括多个探针；其中排列探测块以填充具有椭圆形且环绕第二区域的第一区域，其中在第二区域内没有探测块。
2.如权利要求1所述的探针卡，其中探针卡适用于在存储器芯片上执行电子芯片分选检测。
3.如权利要求1中所述的探针卡，其中探测块适用于检测300mm尺寸的晶片。
4.如权利要求1所述的探针卡，其中第二区域具有椭圆形状。
5.如权利要求1所述的探针卡，其中探测块的数目是64、128，或256个。
6.如权利要求1所述的探针卡，其中安装在主衬底上的探测块的总的尺寸足够大以在两次检测中检测晶片上所有的芯片。
7.如权利要求1所述的探针卡，其中探针垂直地安装在探测块中。
8.如权利要求7所述的探针卡，将多个探针排列在中央图形内的一个或多个探测块上。
9.如权利要求7所述的探针卡，将多个探针排列在边缘图形内的一个或多个探测块上。
10.如权利要求7所述的探针卡，将多个探针排列在顶部和底部图形内的一个或多个探测块上。
11.一种适用于执行晶片老化检测的圆环形并联探针卡，探针卡包括主衬底；和，多个安装在主衬底表面上的探测块，每个探测块包括多个探针；其中排列探测块以填充具有椭圆形且环绕第二区域的第一区域，其中在第二区域内没有排列探测块。
12.如权利要求11所述的探针卡，其中安装在主衬底的探测块的总的尺寸足够大以在两次检测中检测晶片上所有的芯片。
13.如权利要求11所述的探针卡，其中探针垂直地安装在探测块中。
14.如权利要求11所述的探针卡，其中第二区域具有椭圆形状。
15.一种使用圆环形并联探针卡检测晶片的方法，其中圆环形并联探针卡包括主衬底和多个安装在主衬底表面上的探测块，其中每个探测块包括多个探针，并且其中排列探测块以填充具有椭圆形且环绕第二区域的第一区域，其中在第二区域内没有排列探测块，方法包括实施第一次电检测，其中使用圆环形并联探针卡电检测在相应于第一区域的晶片的第一部分内的芯片，但是不检测相应于第二区域的晶片的第二部分内的芯片；实施第二次电检测，其中电测试在第一次电检测中未检测的晶片的第二部分内的芯片和相应于第二区域的芯片。
16.如权利要求15所述的方法，其中第一次和第二次电检测是电子芯片分选检测。
17.如权利要求15所述的方法，其中第一次和第二次电检测是晶片老化检测。
18.如权利要求15所述的方法，其中将多个相应于晶片上芯片的探针垂直安装在探测块中。
19.如权利要求18所述的方法，其中探针安装在每个探测块里，在中央图形、边缘图形，或者顶部和底部图形中。
20.如权利要求15所述的方法，其中第二区域是椭圆形。
全文摘要
本发明提供了一种圆环形并联探针卡及使用该卡检测半导体晶片的方法，该圆环形并联探针卡包括主衬底和多个安装在主衬底表面上的探测块，其中每个探测块包括多个探针。排列探测块以填充具有椭圆形且环绕第二区域的第一区域，并且在第二区域内没有排列探测块。
文档编号G01R31/00GK1912637SQ200610159249
公开日2007年2月14日 申请日期2006年8月9日 优先权日2005年8月9日
发明者柳相圭, 姜性模, 曹昌铉 申请人:三星电子株式会社