专利名称：压力感测元件封装及其制作方法
技术领域：
本发明涉及一种感测元件封装及其制作方法，且特别是有关于一 种压力感测元件封装及其制作方法。
背景技术：
压力传感器是利用压力感测元件来测知其承受(或所接触)气体 或液体压力的数值。于公知技术中，是将压力感测元件固定在预成型
封装导线架(pre-mold leadframe)上，并将压力感测元件打线接合 至导线架，以使压力感测元件的信号可通过导线架传递至外界。之后， 再加上盖(lid)以包覆压力感测元件，以形成压力感测元件封装。另 外，将压力感测元件固定在导线架(leadframe)上，并将压力感测 元件打线接合至导线架之后，再以封装胶体包覆压力感测元件、导线 与部分导线架，以形成压力感测元件封装。
于公知技术中，压力感测元件是配置在导线架上，并以打线接合 (wire bonding)的方式分别与这些引脚电性连接。因此，公知的压 力感测元件封装的体积偏大而不利于压力感测元件朝向小型化的方 向发展。
发明内容
本发明的目的是提出一种压力感测元件封装，其体积较小。 本发明的目的是提出一种压力感测元件封装的制作方法，其所制 得的压力感测元件封装的体积较小。
为达到上述目的，本发明的技术解决方案是
一种压力感测元件封装，包括一线路基板、 一压力感测元件、一 封装胶体与一软性保护层。线路基板具有一开口。压力感测元件覆晶
接合(flip chip bonding)于线路基板上，并具有一感测区域，其朝向开口。封装胶体包覆压力感测元件，但暴露出感测区域。软性保 护层配置于感测区域上，并在线路基板的开口处暴露。
在本发明的一实施例中，压力感测元件包括一压力感测芯片与一 玻璃。压力感测芯片具有一压力感测薄膜，其位于感测区域内。玻璃 黏着于压力感测芯片(非感测薄膜区域)，并与压力感测薄膜形成一密 闭空腔。
所述的实施例中，压力感测元件封装还包括多个导电凸块，其中 压力感测芯片经由导电凸块覆晶接合至线路基板。
所述的实施例中，压力感测元件封装还包括一止泄墙(dam)， 配置于压力感测元件与线路基板之间，并围绕压力感测元件。
所述的实施例中，压力感测元件封装还包括一特殊应用集成电路 (application specific integrated circuit, ASIC) 芯片，酉己置 于线路基板之上，并与线路基板电性连接。
所述的实施例中，压力感测元件封装还包括多个导电球，配置于 线路基板的相对远离于压力感测元件的一表面上。
一种压力感测元件封装的制作方法如下首先，覆晶接合一压力 感测元件于一线路基板上，其中线路基板具有一开口，而压力感测元 件具有一感测区域，其朝向开口。接着，在压力感测元件外围与线路 基板之间形成一止泄墙(dam)，以防止后续作业溢胶至感测区域。 接着，形成一封装胶体来包覆压力感测元件，但不包覆感测区域。然 后，于感测区域上形成一软性保护层，其在线路基板的开口处暴露。
在本发明的一实施例中，所采用的压力感测元件包括一压力感测 芯片与一玻璃。压力感测芯片覆晶接合于线路基板上，并具有一压力 感测薄膜，其位于感测区域内并位于开口上方。玻璃黏着于压力感测 芯片，并与压力感测薄膜形成一密闭空腔。
所述的实施例中，在覆晶接合压力感测元件的步骤中，经由多个 导电凸块将压力感测芯片覆晶接合于线路基板上。
所述的实施例中，在形成封装胶体的步骤以前还包括于压力感测 元件与线路基板之间形成一止泄墙，其围绕压力感测元件，用以防止 封装胶体覆盖感测区域。所述的实施例中，在形成封装胶体的步骤的前还包括将一特殊应 用集成电路芯片配置于线路基板上，并与线路基板电性连接。
所述的实施例中，压力感测元件封装的制作方法还包括在线路基 板的一表面上形成多个导电球。
本发明是采用覆晶接合的方式将压力感测元件配置于线路基板 上，而覆晶接合所需的承载器(即线路基板)面积小于打线接合所需 的承载器(即导线架)面积。因此，本发明的压力感测元件封装的体 积比公知的压力感测元件封装的体积/J 、。
图1为本发明一实施例的压力感测元件封装的剖面示意图； 图2为本发明另一实施例的压力感测元件封装的剖面示意图3A 图3F为本发明一实施例的压力感测元件封装的制程剖面
示意图。
主要元件符号说明
100:压力感测元件封装 112:基层 112b:下表面 116:第二线路层 120:压力感测元件
122a:压力感测薄膜
130:封装胶体
150:特殊应用集成电路芯片
A:黏着层
C:密闭空腔
F:第二线路表面
0P:开口
V:凹槽
110:线路基板 112a:上表面 114:第一线路层 118:导电通道 122:压力感测芯片 124:玻璃 140:软性保护层 160:导电球 B:导电凸块 D:止泄墙
S:感测区域
具体实施方式
为让本发明的特征和优点能更明显易懂，下文特举实施例，并配 合所附图，作详细说明如下。
图1为本发明一实施例的压力感测元件封装的剖面示意图。图2 为本发明另一实施例的压力感测元件封装的剖面示意图。
请参照图1，本实施例的压力感测元件封装ioo包括一线路基板
110、 一压力感测元件120、 一封装胶体130与一软性保护层140。
线路基板110具有一开口 0P。线路基板110例如是单层线路基 板或多层线路基板。于本实施例中，线路基板110可具有一基层112、 一第一线路层114、 一第二线路层116与多个导电通道118，其中第 一线路层114与第二线路层116分别配置于基层112的上表面112a 与下表面112b。导电通道118贯穿基层112并与第一及第二线路层 114、 116电性连接。
压力感测元件120覆晶接合于线路基板110上，并具有一感测区 域S，其朝向开口OP。具体而言，本实施例的压力感测元件120是通 过多个导电凸块B覆晶接合至线路基板110的第一线路层114。导电 凸块B例如是金凸块或是其它适合的凸块。
值得注意的是，不同于公知，本实施例是以覆晶接合的方式将压 力感测元件120配置于线路基板110上。覆晶接合是指压力感测元件 120通过其下的导电凸块B与线路基板110连接。而相较于覆晶接合， 公知的打线接合则是指压力感测元件通过多条导线分别向远离压力 感测元件的方向延伸至导线架的多个引脚。
因此，覆晶接合所需的承载器(即线路基板IIO)的面积小于打 线接合所需的承载器(即导线架)面积。如此一来，本实施例的压力 感测元件封装100的体积比公知的压力感测元件封装的体积小，并有 利于本实施例的压力感测元件封装100朝向小型化的方向发展。
于本实施例中，压力感测元件120包括一压力感测芯片122与一 玻璃124，其中压力感测芯片122具有一压力感测薄膜122a，其位于 感测区域S内。于本实施例中，压力感测芯片122具有一相对于感测 区域S的凹槽V，而压力感测薄膜122a为凹槽V的底部，且压力感 测芯片122可通过压力感测薄膜122a感测与开口 OP连通的外界流体压力。
玻璃124黏着于压力感测芯片122，并与压力感测薄膜122a形 成一密闭空腔C。详细而言，密闭空腔C是由玻璃124密封压力感测 芯片122的凹槽V所形成的。而且，密闭空腔C的内部可为真空状态。
此外，为处理压力感测元件120所测得的压力信号，本实施例还 可在线路基板IIO上配置一特殊应用集成电路(ASIC)芯片150，其 与线路基板110电性连接并通过线路基板110与压力感测元件120电 性连接，以接收压力感测元件120的信号。于本实施例中，特殊应用 集成电路芯片150例如是通过一黏着层A固定在线路基板110上，并 打线接合至线路基板110的第一线路层114。
另外，请参照图2，于其它实施例中，特殊应用集成电路芯片150 也可以是固定于压力感测元件120上并打线接合至线路基板110，详 细而言，特殊应用集成电路芯片150是固定在玻璃124上。于其它未 绘示的实施例中，特殊应用集成电路芯片150可以是覆晶接合于线路 基板110上。值得注意的是，在其它未绘示的实施例中，特殊应用集 成电路芯片150也可以是配置于其它构装体上，再与压力感测元件 120电性连接。
请再次参照图1，封装胶体130包覆压力感测元件120，但暴露 出感测区域S，且封装胶体130还包覆特殊应用集成电路芯片150。 由于封装胶体130若是覆盖感测区域S将会影响压力感测元件120的 压力感测准确度，因此本实施例在压力感测元件120与线路基板110 之间设置一止泄墙D，其围绕压力感测元件120外围，以避免封装胶 体130在制做过程中溢流至感测区域S。止泄墙D例如是一环氧树脂 圭寸装材料 (epoxy enc即sulant )。
为保护压力感测薄膜122a免于受到外界冲击或污染而损坏，本 实施例将软性保护层140配置于感测区域S上。而且，软性保护层 140在线路基板110的开口 OP处暴露，以使其可通过开口 OP而受到 与开口 OP相连通的外界环境的压力，并可将此压力传递至压力感测 薄膜122a。
此外，软性保护层140还可配置于由线路基板IIO与压力感测元
8件120所构成的空隙中，以包覆并保护配置于线路基板IIO与压力感
测元件120之间的导电凸块B。于本实施例中，软性保护层140的材 质包括硅胶等软性材质，以达到兼具保护与传递压力的功效。
此外，为便于压力感测元件封装IOO可以其它的电子元件电性连 接，本实施例还可在线路基板IIO的第二线路表面F上配置多个导电 球160 (例如锡球)。详细而言，导电球160是配置于第二线路层116 上并与其电性连接。
下则将详细介绍本发明的一实施例的一种上述压力感测元件封 装100的制作方法。
图3A 图3F为本发明一实施例的压力感测元件封装的制做过程 剖面示意图。
首先，请参照图3A，覆晶接合一压力感测元件120于一线路基 板110上，其中线路基板110具有一开口 0P，而压力感测元件120 具有一感测区域S，其朝向开口OP。
此外，本实施例所采用的压力感测元件120包括一压力感测芯片 122与一玻璃124。压力感测芯片122可通过多个导电凸块B覆晶接 合于线路基板110上，并具有一压力感测薄膜122a，其位于感测区 域S内并位于开口 OP上方。玻璃124黏着于压力感测芯片122，并 与压力感测薄膜122a形成一密闭空腔C，以使压力感测元件120可 测量气体压力。
另外，为处理压力感测元件120所测得的压力信号，本实施例将 一特殊应用集成电路芯片150配置于线路基板110上。接着，请参照 图3B，本实施例是通过打线接合的方式电性连接线路基板110与特 殊应用集成电路芯片150，且特殊应用集成电路芯片150可通过线路 基板110与压力感测元件120电性连接。
于其它未绘示的实施例中，也可以是将特殊应用集成电路芯片 150覆晶接合于线路基板IIO上，或者是将特殊应用集成电路芯片150 固定于玻璃124上，并打线接合至线路基板110。
然后，请参照图3C，本实施例于压力感测元件120与线路基板 110之间形成一止泄墙D，其围绕压力感测元件120外围，用以防止之后将形成的封装胶体溢流至感测区域S而影响压力感测元件120的 压力感测精准度。
之后，请参照图3D，形成一封装胶体130来包覆压力感测元件 120，但不包覆感测区域S。具体而言，当于线路板110上形成封装 胶体130时，封装胶体130因受到止泄墙D的阻挡而不会溢流至感测 区域S中。此外，封装胶体130还包覆特殊应用集成电路芯片150。
然后，请参照图3E，于感测区域S上形成一软性保护层140，其 在线路基板110的开口 OP处暴露。此外，本实施例还可将软性保护 层140填入由线路基板IIO与压力感测元件120所构成的空隙中，以 包覆导电凸块B。
之后，请参照图3F，为便于压力感测元件封装IOO可以与其它 的电子元件电性连接，本实施例还可在线路基板110的第二线路表面 F上形成多个导电球160，以与外部电性连接。
综上所述，本发明是以覆晶接合的方式将压力感测元件配置于线 路基板上，而覆晶接合所需的承载器(即线路基板)面积小于打线接 合所需的承载器(即导线架)面积。因此，本发明的压力感测元件封 装的体积比公知的压力感测元件封装的体积小，并有利于本发明的压 力感测元件封装朝向小型化的方向发展。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任 何所属领域中具有通常知识者，在不脱离本发明的精神和范围内，当 可作些许的更动与润饰，因此本发明的保护范围当视权利要求的保护 范围所界定者为准。
权利要求
1.一种压力感测元件封装，其特征在于，包括一线路基板，具有一开口；一压力感测元件，覆晶接合于该线路基板上，并具有一感测区域，其朝向该开口；一封装胶体，包覆该压力感测元件，但暴露出该感测区域；以及一软性保护层，配置于该感测区域上，并在该线路基板的该开口处暴露。
2. 如权利要求1所述的压力感测元件封装，其特征在于，所述该压力感测元件包括一压力感测芯片，具有一压力感测薄膜，其位于该感测区域内； 一玻璃，黏着于该压力感测芯片，并与该压力感测薄膜形成一密闭空腔。
3. 如权利要求2所述的压力感测元件封装，其特征在于，还包括多个导电凸块，其中该压力感测芯片经由该些导电凸块覆晶接合 至该线路基板。
4. 如权利要求1所述的压力感测元件封装，其特征在于，还包括一止泄墙，配置于该压力感测元件与该线路基板之间，并围绕该 压力感测元件。
5. 如权利要求1所述的压力感测元件封装，其特征在于，还包括一特殊应用集成电路芯片，配置于该线路基板之上，并与该线路 基板电性连接。
6. 如权利要求1所述的压力感测元件封装，其特征在于，还包括多个导电球，配置于该线路基板之一表面上。
7. —种压力感测元件封装的制作方法，其特征在于，包括覆晶接合一压力感测元件于一线路基板上，其中该线路基板具有 一开口，而该压力感测元件具有一感测区域，其朝向该开口；形成一封装胶体来包覆该压力感测元件，但不包覆该感测区域；以及于该感测区域上形成一软性保护层，其在该线路基板的该开口处 暴露。
8. 如权利要求7所述的压力感测元件封装的制作方法，其特征在于，所述采用的该压力感测元件包括一压力感测芯片，覆晶接合于该线路基板上，并具有一压力感测 薄膜，其位于该感测区域内并位于该开口上方；一玻璃，黏着于该压力感测芯片，并与该压力感测薄膜形成一密 闭空腔。
9. 如权利要求8所述的压力感测元件封装的制作方法，其特征 在于，所述在覆晶接合该压力感测元件的步骤中，经由多个导电凸块 将该压力感测芯片覆晶接合于该线路基板上。
10. 如权利要求7所述的压力感测元件封装的制作方法，其特征 在于，所述在形成该封装胶体的步骤以前，还包括于该压力感测元件与该线路基板之间形成一止泄墙，其围绕该压 力感测元件，用以防止该封装胶体覆盖该感测区域。
11. 如权利要求7所述的压力感测元件封装的制作方法，其特征在于，所述在形成该封装胶体的步骤之前，还包括将一特殊应用集成电路芯片配置于该线路基板上，并与该线路基 板电性连接。
12. 如权利要求7所述的压力感测元件封装的制作方法，其特征在于，还包括在该线路基板的一表面上形成多个导电球。
全文摘要
本发明一种压力感测元件封装及其制作方法，本压力感测元件封装包括一线路基板、一压力感测元件、一封装胶体与一软性保护层。线路基板具有一开口。压力感测元件覆晶接合于线路基板上，并具有一感测区域，其朝向开口。封装胶体包覆压力感测元件，但暴露出感测区域。软性保护层配置于感测区域上，并在线路基板的开口处暴露。
文档编号G01L9/00GK101620022SQ20081012845
公开日2010年1月6日 申请日期2008年7月1日 优先权日2008年7月1日
发明者吕致纬 申请人:欣兴电子股份有限公司