一种超薄的封装元件的制作方法
【技术领域】
[0001]本实用新型属于集成电路封装技术领域，具体涉及一种超薄的封装元件。
【背景技术】
[0002]集成电路的QFN(Quad Flat No-leadPackage，方形扁平无引脚封装)和DFN(DualFlat Package，双侧引脚扁平封装)近几年随着通讯设备(如基站、交换机)、智能手机、便携式设备(如平板电脑)、可穿戴设备(如智能手表、智能眼镜、智能手环等)的普及而迅速发展，特别适用于有高频、高带宽、低噪声、高导热、小体积、高速度等电性需求的大规模集成电路的封装。
[0003]QFN/DFN有效地利用了引线脚的封装空间，从而大幅度地提高了封装效率。该封装由于引线短小、塑封体尺寸小、封装体薄，可以使CPU体积缩小30%-50%，同时具有良好的散热性能。
[0004]传统的QFN/DFN主要存在以下不足:一是设计及制作周期长，成本比较高；二是凸点的排布以及I/o的密集程度受到框架设计及框架制造工艺的限制；三是框架在腐蚀变薄后，在模具内有滑动的风险，封装可靠性得不到保障；四是传统的QFN/DFN产品厚度仍然比较大，无法满足当前的便携式设备对小体积、高密度封装的需求。
【实用新型内容】
[0005]本实用新型的目的之一是针对上述现有技术的不足，一种基于Flip-chip连接的免贴膜、免电镀的超薄的封装元件。
[0006]本实用新型解决其技术问题所采用的技术方案是:一种超薄的封装元件，包括塑封体以及封装在塑封体内的芯片、金属凸点、镀银层、镀NiPdAu层和铜连接层，芯片、金属凸点、镀银层、铜连接层和镀NiPdAu层构成了电路的电源和信号通道，所述的铜连接层有多个，每个铜连接层的上表面和下表面分别设置有镀银层和镀NiPdAu层，所述的多个镀银层相互独立，所述的芯片焊接面设置有多个金属凸点，芯片通过金属凸点与多个镀银层同时连接。
[0007]所述的一种超薄的封装元件，其镀银层和镀NiPdAu层的厚度为3 — 5um。
[0008]所述的一种超薄的封装元件，其塑封体的厚度小于0.35mm。
[0009]所述的一种超薄的封装元件，其铜连接层下端的一组相对边设置有倒角。
[0010]所述的一种超薄的封装元件，其倒角为直角倒角。
[0011]本实用新型的有益效果是:封装元件将镀NiPdAu层作为与外部电路的信号连接通道，相当于普通封装的“管脚”，可以省去电镀环节，在金属凸点排布及I/o数不受框架设计及制作限制的前提下，实现了金属凸点排布可任意定义，更好地实现芯片与载体的互连。
【附图说明】
[0012]图1为实用新型的剖面图。
[0013]各附图标记为:2—金属凸点，3—芯片，4一塑封体，5—锻银层，6—锻NiPdAu层，7—铜连接层。
【具体实施方式】
[0014]下面结合附图对本实用新型作进一步详细说明。
[0015]参照图1所示，本实用新型公开了一种超薄的封装元件，包括塑封体4以及封装在塑封体4内的芯片3、金属凸点2、镀银层5、镀NiPdAu层6和铜连接层7，芯片3、金属凸点
2、镀银层5、铜连接层7和镀NiPdAu层6构成了电路的电源和信号通道，所述的铜连接层7有多个，每个铜连接层7的上表面和下表面分别设置有镀银层5和镀NiPdAu层6，所述的多个镀银层5相互独立，所述的芯片3焊接面设置有多个金属凸点2，芯片3通过金属凸点2与多个镀银层5同时连接，由于将镀NiPdAu层6作为与外部电路的信号连接通道，相当于普通封装的“管脚”，可以省去电镀环节，在金属凸点排布及I/O数不受框架设计及制作限制的前提下，实现了金属凸点排布可任意定义，更好地实现芯片与载体的互连。
[0016]进一步，所述的镀银层5和镀NiPdAu层6的厚度为3 — 5um，大大降低了 QFN/DFN封装产品的厚度，可将塑封体4的厚度设置为小于0.35mm,而传统的QFN/DFN封装体厚度在0.7mm以上，这样可使封装体厚度减小100%。
[0017]更进一步，铜连接层7下端的一组相对边设置有倒角，作为一种优选的实施例，还可以将倒角设置成直角倒角，不仅形成有效的防拖拉结构，塑封之后塑封料填充满铜倒角层的凹槽，形成有效的防拖拉结构，极大地降低了框架在腐蚀变薄后，在模具内滑动的风险，还大大方便了铜连接层7的加工，同时，降低了塑封料压力，增加了塑封料与金属框架的接合面积，封装可靠性大幅提升。
[0018]本实用新型采用普通框架即可进行产品制作流程，无需过多加工框架载体，缩短设计周期，降低成本，更好地实现芯片与载体的互联，使I/o更加密集。
[0019]传统的QFN/DFN框架，为了防止塑封时发生“溢胶”，在框架背面贴有一层膜；而本实用新型由于框架上面镀了一层NiPdAu，可以起到隔离塑封料的作用，塑封后腐蚀掉框架，同样可以起到防止“溢胶”的作用，这样就可以省去框架厂商“贴膜”的过程。
[0020]由于本实用新型提供的封装元件可以免电镀、免贴膜，制作周期短、I/O的密集程度和封装可靠性高，生产成本大幅降低，产品更有竞争力。
[0021]上述实施例仅例示性说明本实用新型的原理及其功效，以及部分运用的实施例，对于本领域的普通技术人员来说，在不脱离本实用新型创造构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。
【主权项】
1.一种超薄的封装元件，其特征在于:包括塑封体(4)以及封装在塑封体(4)内的芯片(3)、金属凸点(2)、镀银层(5)、镀NiPdAu层(6)和铜连接层(7)，芯片(3)、金属凸点(2)、镀银层(5)、铜连接层(7)和镀NiPdAu层(6)构成了电路的电源和信号通道，所述的铜连接层(7)有多个，每个铜连接层(7)的上表面和下表面分别设置有镀银层(5)和镀NiPdAu层(6)，所述的多个镀银层(5)相互独立，所述的芯片(3)焊接面设置有多个金属凸点(2)，芯片(3)通过金属凸点(2)与多个镀银层(5)同时连接。
2.根据权利要求1所述的一种超薄的封装元件，其特征在于，所述的镀银层(5)和镀NiPdAu层(6)的厚度为3—5um。
3.根据权利要求2所述的一种超薄的封装元件，其特征在于，所述的塑封体(4)的厚度小于 0.35mm。
4.根据权利要求3所述的一种超薄的封装元件，其特征在于，所述的铜连接层(7)下端的一组相对边设置有倒角。
5.根据权利要求4所述的一种超薄的封装元件，其特征在于，所述的倒角为直角倒角。
【专利摘要】本实用新型公开了一种超薄的封装元件，包括塑封体以及封装在塑封体内的芯片、金属凸点、镀银层、镀NiPdAu层和铜连接层，芯片、金属凸点、镀银层、铜连接层和镀NiPdAu层构成了电路的电源和信号通道，所述的铜连接层有多个，每个铜连接层的上表面和下表面分别设置有镀银层和镀NiPdAu层，所述的多个镀银层相互独立，所述的芯片焊接面设置有多个金属凸点，芯片通过金属凸点与多个镀银层同时连接；本实用新型封装元件将镀NiPdAu层作为与外部电路的信号连接通道，可以省去电镀环节，在金属凸点排布及I/O数不受框架设计及制作限制的前提下，实现了金属凸点排布可任意定义，更好地实现芯片与载体的互连。
【IPC分类】H01L23-485, H01L23-488
【公开号】CN204348707
【申请号】CN201520003374
【发明人】宋波, 梁大钟, 施保球, 刘兴波
【申请人】广东气派科技有限公司
【公开日】2015年5月20日
【申请日】2015年1月5日