专利名称：一种集成电路应力退化的多功能测试电路和测试方法
技术领域：
本发明属于集成电路可靠性测试技术领域，具体涉及一种集成电路应力退化的测试电路和测试方法。
背景技术：
偏压温度不稳定性(BTI)和热载流子注入(HCI)是影响互补型金属氧化物半导体场效应晶体管(CM0SFET)可靠性的两个基本问题。对于由Si02或者SiON栅介质构成的纳米尺度CMOSFETs，pMOSFET的负偏压温度不稳定性(NBTI)是影响器件寿命的主要原因。但是，对于由高k栅介质构成的CMOSFETs，nMOSFET的正偏压温度不稳定性(PBTI)以及ρ和 nMOSFET的HCI都对器件可靠性有重要影响。BTI和HCI退化造成MOSFEI1s的驱动电流减小，或者器件延迟的增加。在CMOS电路的层次上，上述退化可以利用环形振荡器(环振或R0)在应力后的频率变化来表征。其中最简单的一种测量电路是以单个RO为核心，通过控制端(OE)和电源端的电压变化，使RO 分别处在静态应力、动态应力或者正常振荡状态[V. Reddy et al. , Impact of NBTI on Digital Circuit Reliability, IRPS, 2002, p. 248]。单 RO 构成的电路虽然结构简单， 但频率变化的测量精度不高。提高测量精度的改进方法是在电路中使用两个R0，其中一个 RO作为参照，不加应力，另一个RO施加应力，通过相位比较器测量两个RO的频率差(Δ f)， 从而获得应力后 RO 的退化特性[T. H. Kim, R. Persaud, and C. H. Kim, Silicon Odometer: An On-Chip Reliability Monitor for Measuring Frequency Degradation of Digital Circuits, IEEE JSSC vol. 43, p. 874, 2008]。在如上所述的测量方法中，可以结合动态应力退化(同时包含BTI和HCI)和静态应力退化(仅包含BTI)测量结果，区分RO中CMOSFETs的BTI和HCI的退化贡献，但无法区分 CMOSFETs 中 pMOSFETs 的 NBTI 和 nMOSFETs 的 PBTI 退化，也无法区分 pMOSFETs 和 nMOSFETs 的HCI退化[J. Keane et al. , On-chip reliability monitors for measuring circuit degradation, Microelectronics Reliability, vol. 50，p. 1039, 2010]。由于nMOSFETs 的PBTI退化和pMOSFETs的NBTI退化具有不同的机理，对电路的退化或寿命模型会有不同的贡献，因此，在电路的退化测量中区分nMOSFETs的PBTI退化和pMOSFETs的NBTI退化对预测集成电路的工作寿命是需要的。类似地，在电路中对pMOSFETs和nMOSFETs独立地施加HCI应力，测量应力后HCI退化也是需要的。MOSFET的BTI和HCI退化的物理原因是应力下沟道/介质之间界面缺陷(界面态) 的产生和介质内部缺陷或电荷的产生。由于应力产生的界面态、介质缺陷和注入电荷(氧化层电荷)对器件的电学特性具有不同的影响，发展能够区分应力下产生的界面态、介质缺陷和注入电荷的测量方法，对于建立MOS器件和电路的退化模型，表征器件和电路的寿命是有应用价值的。传统测量MOSFET界面态密度的方法是电荷泵浦(CP)的方法。这是一种外部测量方法，激励信号由外加脉冲发生器提供，通过电缆和探针连到待测MOSFET的引出焊盘(I^d)上。这一方法用于测量纳米尺度的MOSFET时遇到很大的困难。由于器件面积(WXL) 太小，在常用的激励脉冲频率下(￡MHz)，CP电流Icp太小，无法测量。如果提高激励脉冲频率，由于电缆、探针等测量系统的寄生效应，MOSFET的Icp会被寄生信号所掩盖。为了解决纳米尺度MOSFET的CP测量，国际上提出片上测量CP的方法[R. Fernandez et al., AC NBTI studied in the lHz_2GHz range on dedicated on-chip CMOS circuits, IEDM 2006, p. 1039]，即把被测器件和产生激励脉冲的电路集成在一起，使CP的激励频率可达 2GHz。但上述测量方法中的被测器件还是离散的(单个器件)，即被测器件不构成任何形式的电路。器件的应力退化只能通过静态特性如IdVg和Icp来反映，无法通过器件的动态特性如延迟来反映，因此无法与电路的应用直接联系在一起。
发明内容
本发明的目的在于提供一种集成电路应力退化的多功能测试电路和测试方法。 利用本发明的测试电路和测试方法，可以分别对测试电路中的关键CMOSFETs施加NBTI、 PBTI、HCI以及动态应力，然后利用环振电路的频率或者CP电流Icp的变化测量关键 CMOSFETs在各种应力下的退化特性。本发明提供的集成电路应力退化的多功能测试电路，其核心部分(核心电路)以一个环形振荡器(R0_CP)为基础，在R0_CP的每两级反相器之间，接入一组辅助的pMOSFET和 nMOSFET，其中辅助pMOSFET和nMOSFET的源分别接R0_CP的高电位Vddl和低电位Vss。每组pMOSFET和nMOSFET的漏连在一起，通过一个开关晶体管Sl和另一个开关晶体管S2分别与前级反相器的输出和后级反相器的输入相连。所有辅助pMOSFETs的栅极连在一起， 接到第一个控制端Vp ；所有辅助nMOSFETs的栅极连在一起，接到第二个控制端Vn。所有开关晶体管Sl的栅极连在一起，接到第三个控制端VSl ；所有开关晶体管S2的栅极连在一起，接到第四个控制端VS2。R0_CP所有反相器中的pMOSFETs的衬底连在一起，接到一个外部连接端Icpp ；R0_CP所有反相器中的nMOSFETs的衬底连在一起，接到另一个外部连接端 Icpn0开关晶体管可由单个nMOSFET (开关晶体管)构成，也可由两个CMOSFETs组成的互补开关电路构成。所有开关晶体管均为1/0器件，具有较厚的栅介质，工作电压比核心电路的工作电压高，以避免高电平传输时的阈值损失。核心电路的输出连接到第一分频器的输入，第一分频器的输出接到第一缓冲器的输入，第一缓冲器的输出连到测试电路的第一外接测量端0UT1。第一分频器和第一缓冲器的高电位端连到电路的另一个高电源端Vdd2，并与核心电路的高电源端Vddl隔离。如果核心电路的正常振荡频率是f，测量仪器(如示波器或频谱分析仪)的动态范围为fd，则分频器的分频因子N>f/fd。除了核心电路，测试电路还包含一个和核心电路结构相同的参照电路R0_ref。参照电路的输出连接到第二分频器的输入，第二分频器的输出接到第二缓冲器的输入，第二缓冲器的输出连到测试电路的第二外接测量端0UT2。第二分频器和第二缓冲器的高电位与第一分频器和第一缓冲器的高电位连在一起，接到测试电路的另一个高电源端Vdd2。如果参照电路的正常振荡频率是fref，测量仪器(如示波器或频谱分析仪)的动态范围为fd，则分频器的分频因子N>fref/fd。测试电路还包含一个相位比较器。核心电路和参照电路的输出连到相位比较器的两个输入，相位比较器的输出连接到第三个缓冲器的输入，第三个缓冲器的输出连到测试电路的第三个外接测量端0UT3。相位比较器和第三个缓冲器的高电位端与其它分频器和缓冲器的高电位端连在一起，接到测试电路的另一个高电源端Vdd2。除核心电路(R0_CP)外， 测试电路中所有其他电路的低电位端连在一起，接到测试电路的另一个低电位端GND，并与核心电路的低电位端Vss隔离。参照电路R0_ref的输出还通过若干开关晶体管S连到核心电路R0_CP中所有反相器的输入端。所有开关晶体管S的栅极连在一起，接到一个外部控制端VS。开关S可由单个nMOSFET (开关晶体管)构成，也可由两个CMOSFETs组成的互补开关电路构成。R0_ref 中的所有开关晶体管始终处于导通状态，因此将R0_ref中所有开关晶体管的栅极连在一起，接到测试电路的另一个高电源端Vdd3，并与其他两个高电源端Vddl和Vdd2隔离。整个电路共有15个外接接触盘(Pad)，一个核心电路使用的高电源端Vddl，一个核心电路的低电源端Vss，一个参照电路、分频器、缓冲器和相位比较器共同使用的高电源端Vdd2，一个参照电路、分频器、缓冲期和相位比较器共同使用的低电源端GND，一个参照电路中所有开关的控制端Vdd3，三个开关S、Si、S2的控制端VS、VSl、VS2，两个pMOSFEh 和nMOSFEI^s辅助晶体管的控制端Vp和Vn，两个CP的电压施加和电流(Icpp和Icpn)测量端，三个电路的输出端OUT 1、0UT2、0UT3。综上所述，本发明提出了一种集成电路应力退化的多功能测试电路和测试方法。 测试电路的核心部分(核心电路)以环形振荡器(环振或R0)为基础，附加辅助晶体管、开关晶体管和外接控制端。通过控制端控制辅助晶体管的导通/截止状态和开关晶体管的开关状态，可以分别使核心电路处于正常振荡、应力振荡，pMOSFETs的施加负偏压温度不稳定性 (NBTI)应力、nMOSFETs的正偏压温度不稳定性(PBTI)应力，pMOSFETs或nMOSFETs的热空穴注入(HHI或pHCI)或热电子注入(HEI或nHCI)应力，以及pMOSFETs或nMOSFETs的电荷泵浦(CP)测量状态。除了核心电路，测试电路还包括一个参照电路、一个相位比较器、两个分频器和三个缓冲器等辅助电路。参照电路的结构与核心电路相同，但电路中的CMOSFETs 不受任何应力，即参照电路的输出频率始终跟正常振荡状态下核心电路的输出频率相同。 在核心电路的应力退化测试中，参照电路可以被用于频率参照，也可以被用于脉冲发生源， 以进行核心电路反相器中CMOSFETs的CP测量。因此，本发明电路既可以通过环振的频率变化，也可以通过CMOSFETs的CP电流变化，测量CMOSFETs器件和电路的应力退化特性，包括动态应力退化特性，pMOSFETs的NBTI应力退化特性，nMOSFETs的PBTI应力退化特性， pMOSFETs的热空穴注入退化特性以及nMOSFET^的热电子注入退化特性。
图1是本发明可靠性测试电路的结构图。图2是测试电路核心部分核心电路图。图3是测试电路的参照部分参照电路图。图4是开关的一种替代电路图。图5是分频器的一种电路结构图。图6是缓冲器的一种电路结构图； 图7是相位比较器的一种结构图。
图8是测试电路的一种版图架构。图9是测试电路与外围仪器的一种连接和配置图。图10是核心电路R0_CP处于正常振荡状态时的偏压配置图。图11是核心电路R0_CP反相器中的pMOSFETs处于NBTI应力时的偏压配置图。图12是核心电路R0_CP反相器中的nMOSFETs处于PBTI应力时的偏压配置图。图13是核心电路R0_CP反相器中的pMOSFETs处于HCI应力时的偏压配置图。图14是核心电路R0_CP反相器中的nMOSFETs处于HCI应力时的偏压配置图。图15是核心电路R0_CP反相器中的CMOSFETs处于动态应力时的偏压配置图。图16是核心电路R0_CP反相器中的pMOSFETs处于Icpp测量时的偏压配置图。图17是核心电路R0_CP反相器中的nMOSFEI^s处于Icpn测量时的偏压配置图。图中标号1为环形振荡器R0_CP，3为第一分频电路，4为第一缓冲电路，5为参照电路R0_ref，6为第二分频电路，7为第二缓冲电路；8为相位比较器，9为第三缓冲电路； 11为辅助pMOSFET，12为辅助nMOSFET，13为开关晶体管Si，14为开关晶体管S2，51为开关晶体管S ；201为环形振荡器R0_CP的高电位，202为R0_CP的低电位Vss，203为第一控制端Vp，204为第二控制端Vn ；205为第三控制端VSl，206为第四控制端VS2 ；207为外部连接端Icpp ；208为外部连接端Icpn ； 209为外部测量端OUTl，210为外部测量端0UT2 ； 211 为第三个外部测量端0UT3，212为外部控制端VS。
具体实施例方式本发明电路和方法用于集成电路可靠性测试，特别是针对集成电路中CMOSFETs 在NBTI、PBTI、HCI和动态应力下的退化测试。测试参量包括环振反相器中CMOSFETS应力退化引起的频率变化，还包括CMOSFETs在应力下产生的CP电流。整体电路如图1所示，共有15个外部接触盘(Pad)，分别为核心电路的高电源端Vddl，核心电路的低电源端Vss，参照电路、分频器、缓冲器和相位比较器共同使用的高电源端Vdd2，参照电路、分频器、缓冲器和相位比较器共同使用的低电源端GND，参照电路中所有开关的控制端Vdd3，开关S、S1、S2 的控制端VS、VSl、VS2，pMOSFETs和nMOSFETs辅助晶体管的控制端Vp和Vn，CP测量时的电压(Vcpp和Vcpn)施加和电流(Icpp和Icpn)测试端，电路的输出端0UT1、0UT2、0UT3。图2是由环振、辅助晶体管nMOSFEI^s和pMOSFEI^s、开关晶体管Sl和S2组成的核心电路R0_CP。图3是与核心电路结构相同的参照电路R0_ref。图4是开关的一种替代电路。图5是分频器的一种电路结构图。图6是缓冲器的一种电路结构图。图7是相位比较器的一种电路图。图8是测试电路的一种版图设计架构。测量时电路的外围仪器配置连接如图9所示。其中Vddl、Vdd2、Vdd3、Vss、GND、 VS、VSl、VS2、Vp、Vn接外部电压源，可根据不同的应力和测量模式施加不同的电压(或接地)。Icpp和Icpn接半导体参数分析仪中的源测量单元(SMU)，在施加电压的同时测量电流。0UT1、0UT2、0UT3可选接示波器或频谱分析仪。图10是核心电路处于正常振荡状态下的偏压配置，用于环振振荡频率的测量 在 Vddl、Vp、Icpp 上加集成电路的工作电压 VddO，Vn、Icpn、Vss 接地，VSl=VS2=VddI/0 > VddO+Vthn,并且使图1中的开关晶体管S截止，即VS接地。在这种配置下，核心电路图2 中的开关晶体管S1、S2是导通的，辅助晶体管pMOSFETs和nMOSFETs是截止的，因此核心电路处于正常振荡状态，由示波器可以测量经过分频后的振荡信号0UT1，从中可以读出输出频率fout，由此获得核心电路的正常振荡频率f=N*fout，其中N是分频器的分频系数。图11是核心电路反相器中的pMOSFETs处于NBTI应力下的偏压配置在Vddl、 Icpp, Vp 和 Vn 上加 Vstress，VSl、Icpn, Vss 接地，VS2=VddI/0 > Vstress+Vthn，并且使图 1中的开关晶体管S截止，即VS接地。在这种配置下，核心电路图2中的开关晶体管Sl截止，S2导通，辅助晶体管pMOSFEh处于截止状态，nMOSrai^s处于导通状态。因此，R0_CP中每级反相器的输入处于低电位0，反相器的输出处于高电位Vstress，即R0_CP反相器中的 pMOSFETs都处于NBTI应力状态，而R0_CP反相器中的nMOSFETs都不受应力。图12是核心电路反相器中nMOSFETs处于PBTI应力下的偏压配置在Vddl和 Icpp 上加 Vstress，VSl、Icpn, Vp, Vn 和 Vss 接地，VS2=VddI/0 > Vstress+Vthn，并且使图 1中的开关晶体管S截止，即VS接地。在这种配置下，核心电路图2中的开关晶体管Sl截止，开关晶体管S2导通，辅助晶体管pMOSFETs处于导通状态，nMOSFETs处于截止状态。因此，R0_CP中每级反相器的输入处于高电位Vstress，反相器的输出处于低电位0，即R0_CP 反相器中的nMOSFETs都处于PBTI应力状态，而R0_CP反相器中的pMOSFETs都不受应力。图13是核心电路反相器中pMOSFETs处于HCI应力下的偏压配置在Vddl、Icpp、 Vp 和 Vn 上加 Vstress，Icpn 和 Vss 接地，VSl=VS2=VddI/0 > Vstress+Vthn,并且使图 1 中的开关S截止，即VS接地。在这种配置下，核心电路图2中的开关晶体管Si、开关晶体管 S2导通，辅助晶体管pMOSFEh处于截止状态，nMOSFETs处于导通状态。因此，R0_CP中每级反相器的输入和输出都处于0和Vthn之间的电位，即R0_CP反相器中的pMOSFETs都处于HCI应力状态，而R0_CP反相器中的nMOSFETs都不受应力。图14是核心电路反相器中nMOSFETs处于HCI应力下的偏压配置在Vddl和Icpp 上加 Vstress，Vp、Vn、Icpn 和 Vss 接地，VSl=VS2=VddI/0 > Vstress+Vthn,并且使图 1 中的开关S截止，即VS接地。在这种配置下，核心电路图2中的开关晶体管Si、开关晶体管 S2导通，辅助晶体管pMOSFEh处于导通状态，nMOSFETs处于截止状态。因此，R0_CP中每级反相器的输入和输出都处于(Vstress+Vthp)和Vstress之间的电位，即R0_CP反相器中的nMOSFETs都处于HCI应力状态，而R0_CP反相器中的pMOSFETs都不受应力。图15是核心电路处于应力振荡状态或动态应力下的偏压配置在Vddl、Icpp和 Vp 上加 Vstress，VruIcpn 和 Vss 接地，VSl=VS2=VddI/0 > Vstress+Vthn，并且使图 1 中的开关S截止，即VS接地。在这种配置下，核心电路图2中的开关晶体管Si、开关晶体管S2 是导通的，辅助晶体管pMOSFETs和nMOSFETs是截止的，因此核心电路处于应力振荡状态， 即动态应力状态。图16是核心电路反相器中的pMOSFETs处于CP测量时的偏压配置在Vdd2上加集成电路的工作电压VddO，Vddl和Vss上加电压Vdd ^ VddO/2，Vp、Vn、VS2和Icpn接地， VSl=Vdd3=VddI/0 > VddO+Vthn,并且使图 1 中的开关 S 导通，即 VS=VddI/0 > VddO+Vthn。 在这种配置下，核心电路图2中的开关晶体管Sl导通，开关晶体管S2截止，辅助晶体管 pMOSFEh导通，nMOSFEI^s截止，反相器中pMOSFEh的栅由R0_ref提供激励脉冲，且源和漏电压都为Vdd ^ VddO/2，衬底加电压Vcpp=Vdd ^ VddO/2的同时可测量CP电流Icpp。图17是核心电路反相器中的nMOSFEh处于CP测量时的偏压配置在Vdd2、Vp、 Vn和Icpp上加集成电路的工作电压Vdd0，Vddl和Vss上加电压Vdd ^ VddO/2, VS2接地，VSl=Vdd3=VddI/0 > VddO+Vthn,并且使图 1 中的开关 S 导通，即 VS=VddI/0 > VddO+Vthn。 在这种配置下，核心电路图2中的开关晶体管Sl导通，开关晶体管S2截止，辅助晶体管 pMOSFEh截止，nMOSFEI^s导通，反相器中nMOSFEh的栅由R0_ref提供激励脉冲，且源和漏电压都为Vdd ^ VddO/2，衬底加电压Vcpn=Vdd ^ VddO/2的同时可测量CP电流Icpn。利用本发明电路测量核心电路反相器中pMOSFETs的NBTI应力退化步骤如下 (1)如图9和图10所示，通过输出端OUTl测量未加应力的新电路(Fresh电路)的输
出频率fout，由输出频率fout和分频器的分频系数N计算核心电路的正常振荡频率f0。(2)如图11所示，在核心电路上施加Vstress的NBTI应力。(3)应力时间tstressl后，电路配置返回图10所示的正常振荡状态，测量核心电路的振荡频率Π (NBTI，tstressl)。(4)重复步骤(2)和(3)，测量核心电路在NBTI应力下时间分别为tstress2, tstress3 等的振荡频率 f2 (NBTI, tstress2),f3 (NBTI，tstress3)等。(5)计算核心电路在NBTI应力下的频率变化Δ f 1 (NBTI) =fl (NBTI, tstressl )- ，Δ f2 (NBTI )=f2 (NBTI，tstress2)-f0, Δ f3 (NBTI )=f3 (NBTI，tstress3)-f0寸。利用本发明电路测量核心电路反相器中nMOSFETs的PBTI应力退化步骤如下 (1)如图9和图10所示，通过输出端OUTl测量未加应力的新电路(Fresh电路)的输
出频率fout，由输出频率fout和分频器的分频系数N计算核心电路的正常振荡频率f0。(2)如图12所示，在核心电路上施加Vstress的PBTI应力。(3)应力时间tstressl后，电路配置返回图10所示的正常振荡状态，测量核心电路的振荡频率Π (PBTI，tstressl)。(4)重复步骤(2)和(3)，测量核心电路在PBTI应力下时间分别为tstress2, tstress3 等的振荡频率 f2 (PBTI, tstress2),f3 (PBTI，tstress3)等。(5)计算核心电路在PBTI应力下的频率变化Δ fl (PBTI) =fl (PBTI, tstressl )-f0，Δ f2 (PBTI )=f2 (PBTI，tstress2)-f0, Δ f3 (PBTI )=f3 (PBTI，tstress3)-f0寸。利用本发明电路测量核心电路反相器中pMOSFETs的HCI (HHI)应力退化步骤如下
(1)如图9和图10所示，通过输出端OUTl测量未加应力的新电路(Fresh电路)的输出频率fout，由输出频率fout和分频器的分频系数N计算核心电路的正常振荡频率f0。(2)如图13所示，在核心电路上施加Vstress的HCI应力。(3)应力时间tstressl后，电路配置返回图10所示的正常振荡状态，测量核心电路的振荡频率Π (HHI，tstressl)。(4)重复步骤(2)和(3)，测量核心电路在HHI应力下时间分别为tstresd、 tstress3 等的振荡频率 f2 (HHI, tstress2),f3 (HHI，tstress3)等。(5)计算核心电路在HHI应力下的频率变化Δ fl (HHI)=fl (HHI, tstressl)-f0, Af2 (HHI) =f2 (HHI, tstress2) -f0, Δ f3 (HHI) =f3 (HHI，tstress3)-f0 等。利用本发明电路测量核心电路反相器中nMOSFETs的HCI (HEI)应力退化步骤如下(1)如图9和图10所示，通过输出端OUTl测量未加应力的新电路(Fresh电路)的输出频率fout，由输出频率fout和分频器的分频系数N计算核心电路的正常振荡频率f0。(2)如图14所示，在核心电路上施加Vstress的HCI应力。(3)应力时间tstressl后，电路配置返回图10所示的正常振荡状态，测量核心电路的振荡频率Π (HEI，tstressl)。(4)重复步骤(2)和(3)，测量核心电路在HEI应力下时间分别为tstresd、 tstress3 等的振荡频率 f2 (HEI, tstress2),f3 (HEI，tstress3)等。(5)计算核心电路在HEI应力下的频率变化Δ fl (HEI)=fl (HEI, tstressl)-fO, Af2 (HEI) =f2 (HEI, tstress2) -f0, Δ f3 (HEI) =f3 (HEI，tstress3)-f0 等。利用本发明电路测量核心电路反相器中CMOSFEI^s的动态(Dynamic)应力退化步骤如下
(1)如图9和图10所示，通过输出端OUTl测量未加应力的新电路(Fresh电路)的输出频率fout，由输出频率fout和分频器的分频系数N计算核心电路的正常振荡频率f0。(2)如图15所示，在核心电路上施加Vstress的动态应力。(3)应力时间tstressl后，电路配置返回图10所示的正常振荡状态，测量核心电路的振荡频率 Π (Dynamic，tstressl)。(4)重复步骤(2)和(3)，测量核心电路在动态应力下时间分别为tstresd、 tstress3 等的振荡频率 f2 (Dynamic, tstress2)、f3 (Dynamic, tstress3)等。(5)计算核心电路在动态应力下的频率变化ΔΠ (Dynamic) =fl (Dynamic, tstressl)-f0, Δ f2 (Dynamic)=f2 (Dynamic, tstress2)-f0, Δ f3 (Dynamic)=f3 (Dynamic, tstress3) -f0 等。利用本发明电路中的相位比较器测量核心电路反相器中MOSFETs的应力退化步骤如下
(1)如图11、12、13、14禾口 15所示，在核心电路上分别施加Vstress的NBTI、PBTI、HHI、 HEI或动态应力。(2)应力时间tstressl后，电路配置返回图10所示的正常振荡状态，通过0UT3测量核心电路与参照电路R0_ref的频率差ΔΠ (Stress，tstressl) =f0UT3。(3)重复步骤(1)和(2)，通过0UT3测量核心电路在各种应力下时间分别为 tstress2、tstress3 等后与参照电路 R0_ref 的频率差 Δ f2 (Stress, tstress2)、Δ f3 (Stress, tstress3)等。需要说明的是，由于电路受设计时版图失配或制造时工艺偏差等因素的影响，参照电路R0_ref与未加应力的新电路R0_CP在正常振荡状态下的输出频率可能并不相等，而是存在一定偏差，此时可以通过输出端OUT 1、0UT2、0UT3测量这个偏差f0，并在步骤(2 )中测得的频率差上减去(或加上)fo。利用本发明电路测量核心电路反相器中pMOSFETs的CP电流Icpp的应力退化步骤如下
(1)如图9和图16所示，通过Icpp端测量未加应力的新电路(Fresh电路)的CP电流 IcppO0(2)如图11、12、13、14禾口 15所示，在核心电路上分别施加Vstress的NBTI、PBTI、HHI、HEI或动态应力。(3)应力时间tstressl后，电路配置返回图16所示配置，通过Icpp端测量CP电流 Icppl (Stress, tstressl)。(4)重复步骤(2)和(3)，通过Icpp测量核心电路在各种应力下时间分别为 tstress2、tstress3 等后的 CP 电流 Icpp2 (Stress, tstress2)、Icpp3 (Stress, tstress3)寸。(5)计算核心电路在各种应力下的CP电流变化Δ Icppl(Stress)=IcppKStress, tstressl)-IcppO, Δ Icpp2 (Stress)=Icpp2 (Stress, tstress2)_IcppO, Δ Icpp3 (Stress) =Icpp3 (Stress, tstress3)-IcppO 等。利用本发明电路测量核心电路反相器中nMOSFETs的CP电流Icpn的应力退化步骤如下
(1)如图9和图17所示，通过Icpn端测量未加应力的新电路(Fresh电路)的CP电流 IcpnO0(2)如图11、12、13、14禾口 15所示，在核心电路上分别施加Vstress的NBTI、PBTI、 HHI、HEI或动态应力。(3)应力时间tstressl后，电路配置返回图17所示配置，通过Icpn端测量CP电流 Icpnl (Stress, tstressl)。(4)重复步骤(2)和(3)，通过Icpn测量核心电路在各种应力下时间分别为 tstress2、tstress3 等后的 CP 电流 Icpn2 (Stress, tstress2)、Icpn3 (Stress, tstress3)寸。(5)计算核心电路在各种应力下的CP电流变化Δ Icpnl(Stress)=IcpnKStress, tstressl)-IcpnO, Δ Icpn2 (Stress)=Icpn2 (Stress, tstress2)_IcpnO, Δ Icpn3 (Stress) =Icpn3 (Stress, tstress3)-IcpnO 等。
权利要求
1.一种集成电路应力退化的多功能测试电路，其特征在于包括一个核心电路，该核心电路包含一个环形振荡器R0_CP (1);在环形振荡器R0_CP (1)的每两级反相器之间，接入一组辅助的pMOSFET (11)和nMOSFET (12)，其中辅助pMOSFEI^s和nMOSFEI^s的源分别接环形振荡器R0_CP的高电位Vddl (201)和低电位Vss (202)，每组pMOSFET和nMOSFET的漏连在一起，通过开关晶体管Sl (13)和开关晶体管S2 (14)分别与前级反相器的输出和后级反相器的输入相连；所有辅助pMOSFETs的栅极连在一起，并接到第一控制端Vp (203)， 所有辅助nMOSFETs的栅极连在一起，并接到第二控制端Vn (204)；所有开关晶体管Sl的栅极连在一起，并接到第三控制端VSl (205)，所有开关晶体管S2的栅极连在一起，并接到第四控制端VS2 (206)；环形振荡器R0_CP所有反相器中的pMOSFETs的衬底连在一起，单独接到一个外部连接端Icpp (207)；环形振荡器R0_CP所有反相器中的nMOSFETs的衬底连在一起，单独接到一个外部连接端Icpn (208)；所有开关晶体管均为1/0器件，其工作电压高于核心电路的工作电压，以避免高电平传输时的阈值损失；所述的核心电路，还包含一个分频系数为N的第一分频电路(3)和第一缓冲电路(4)； 核心电路(1)的输出连到第一分频电路(3)的输入，第一分频电路(3)的输出连到第一缓冲电路(4)的输入，第一缓冲电路(4)的输出连到一个外部测量端OUTl (209)。
2.如权利要求1所述的集成电路应力退化的多功能测试电路，其特征在于测试电路还包含一个与核心电路结构相同的参照电路R0_ref (5)，一个与第一分频电路相同的第二分频电路(6)和一个与第一缓冲电路相同的第二缓冲电路(7)；参照电路R0_ref的输出连到第二分频电路(6)的输入，第二分频电路(6)的输出连到第二缓冲电路(7)的输入，第二缓冲电路(7)的输出连到另一个外部测量端0UT2 (210);除此之外，测试电路还包含一个相位比较器(8)和第三缓冲电路(9);核心电路(1)的输出还连到相位比较器(8)的一个输入，参照电路R0_ref (5)的输出还连到相位比较器(8)的另一个输入，相位比较器(8)的输出连到第三缓冲电路(9)的输入，第三缓冲电路(9)的输出连到第三个外部测量端0UT3 (211)； 参照电路R0_ref (5)的输出还通过若干开关晶体管S (51)连到环形振荡器R0_CP (1)中每一级反相器的输入，所有开关晶体管S的栅连在一起，接到外部控制端VS (212)。
3.如权利要求2所述的集成电路应力退化的多功能测试电路，其特征在于所述的核心电路中，当开关控制端VS=OV,并且当VSl=VS2=VddI/0 > Vdd+Vthn (开关晶体管的阈值电压)，Vp=Vdd, Vn=Vss, Vcpp=Vdd, Vcpn=Vss, Vddl=Vdd, Vdd=VddO 为集成电路的工作电压时，开关晶体管S截止，开关晶体管Sl和开关晶体管S2导通，所有ρ和η辅助晶体管截止，环形振荡器R0_CP处于正常振荡状态；所述的参照电路 R0_ref (5)中，当 Vdd2=Vdd，Vdd3=VddI/0 > Vdd+Vthn, Vdd=VddO 为集成电路的工作电压时，参照电路R0_ref中的所有MOSFETs不受应力，且R0_ref始终处于正常振荡状态，即R0_ref的输出频率始终跟上述电路的输出频率相同；所述的核心电路中，当开关控制端VS=OV,并且当VS1=0V，VS2=VddI/0 > Vdd+Vthn, Vp=Vn=Vdd, Vcpp=Vdd, Vcpn=Vss, Vddl=Vdd, Vdd=Vstress > VddO 为应力电压时，开关晶体管S和开关晶体管Sl截止，开关晶体管S2导通，ρ辅助晶体管截止，η辅助晶体管导通， R0_CP所有反相器中pMOSFETs的栅、源和漏分别处于Vss、Vdd和Vdd ；相应nMOSFETs的栅和源都处于Vss，即R0_CP所有反相器中的pMOSFETs处于负偏压温度不稳定性(NBTI)的应力状态，而相应的nMOSFETs处于非应力状态；所述的核心电路中，当开关控制端VS=OV,并且当VS1=0V，VS2=VddI/0 > Vdd+Vthn， Vp=Vn=Vss, Vcpp=Vdd, Vcpn=Vss, Vddl=Vdd, Vdd=Vstress > VddO 为应力电压时，开关晶体管S和开关晶体管Sl截止，开关晶体管S2导通，ρ辅助晶体管导通，η辅助晶体管截止， R0_CP所有反相器中pMOSFETs的栅和源都处于Vdd，相应nMOSFETs的栅、源和漏极分别处于VdcUVss和Vss，即R0_CP中所有反相器的nMOSFEh处于正偏压温度不稳定性(PBTI)的应力状态，而相应的pMOSFETs处于非应力状态；所述的核心电路中，当开关控制端VS=OV,并且当VSl=VS2=VddI/0 > Vdd+Vthn, Vp=Vn=Vdd, Vcpp=Vdd, Vcpn=Vss, Vddl=Vdd, Vdd=Vstress > VddO 为应力电压时，开关晶体管S截止，开关晶体管Sl和开关晶体管S2导通，ρ辅助晶体管截止，η辅助晶体管导通，R0_ CP中所有反相器的pMOSFETs处于导通状态，且栅和漏处于相同的电位，但相应nMOSFETs处于截止状态，即R0_CP中所有反相器的pMOSFETs处于热载流子注入(pHCI)的应力状态，而相应的nMOSFETs处于非应力状态；所述的核心电路中，当开关控制端VS=OV,并且当VSl=VS2=VddI/0 > Vdd+Vthn, Vp=Vn=Vss, Vcpp=Vdd, Vcpn=Vss, Vddl=Vdd, Vdd=Vstress > VddO 为应力电压时，开关晶体管S截止，开关晶体管Sl和开关晶体管S2导通，ρ辅助晶体管导通，η辅助晶体管截止，R0_ CP中所有反相器的pMOSFETs处于截止状态，但相应nMOSFETs处于导通状态，且栅和漏处于相同的电位，即R0_CP中所有反相器的nMOSFETs处于热载流子注入(nHCI)的应力状态，而相应的pMOSFETs处于非应力状态；所述的核心电路中，当开关控制端VS=OV,并且当VSl=VS2=VddI/0 > Vdd+Vthn, Vp=Vdd, Vn=Vss, Vcpp=Vdd, Vcpn=Vss, Vddl=Vdd, Vdd=Vstress > VddO 为应力电压时，开关晶体管S截止，开关晶体管Sl和开关晶体管S2导通，ρ和η辅助晶体管都截止，即R0_CP处于应力振荡状态，或R0_CP中的CMOSFETs处于动态应力状态；所述的核心电路中，当开关控制端VS=VddI/0 > VddO+Vthn,并且当VSl=VddI/0 > VddO+Vthn, VS2=0V, Vp=Vn=OV, Vcpp=Vdd, Vcpn=OV, Vddl=Vss=Vdd, Vdd ^ VddO/2 时，开关晶体管S和开关晶体管Sl导通，开关晶体管S2截止，ρ辅助晶体管导通，η辅助晶体管截止，R0_CP中所有反相器的pMOSFETs处于电荷泵浦(CP)测试状态，即pMOSFETs的栅由R0_ ref提供激励脉冲，源和漏电压都为Vdd VddO/2，衬底加电压Vcpp=Vdd VddO/2的同时可测量CP电流Icpp ；所述的核心电路中，当开关控制端VS=VddI/0 > VddO+Vthn,并且当VSl=VddI/0 > VddO+Vthn, VS2=0V, Vp=Vn=VddO, Vcpp=VddO, Vcpn=Vdd, Vddl=Vss=Vdd, Vdd ^ VddO/2 时， 开关晶体管S和开关晶体管Sl导通，开关晶体管S2截止，ρ辅助晶体管截止，η辅助晶体管导通，R0_CP中所有反相器的nMOSFEh处于CP测试状态，即nMOSFEI^s的栅由R0_ref提供激励脉冲，源和漏电压都为Vdd VddO/2，衬底加电压Vcpn=Vdd VddO/2的同时可测量 CP 电流 Icpn。
4.利用如权利要求3所述的测试电路测量集成电路应力退化的方法，其特征在于 一、测量核心电路反相器中pMOSFETs的NBTI应力退化步骤如下(1)通过输出端OUTl测量未加应力的新电路即Fresh电路的输出频率fout，由输出频率fout和分频器的分频系数N计算核心电路的正常振荡频率 ；(2)在核心电路上施加Vstress的NBTI应力；(3)应力时间tstressl后，电路配置返回正常振荡状态，测量核心电路的振荡频率Π (NBTI, tstressl)；(4)重复步骤(2)和(3)，测量核心电路在NBTI应力下时间分别为tstress2、tstress3 等的振荡频率 f2 (NBTI，tstress2)、f3 (NBTI, tstress3)；(5)计算核心电路在NBTI应力下的频率变化Δfl (NBTI)=fl (NBTI, tstressl)-f0, Af2 (NBTI) =f2 (NBTI, tstress2) -f0, Δ f3 (NBTI) =f3 (NBTI, tstress3) -f0 ；二、测量核心电路反相器中nMOSFETs的PBTI应力退化步骤如下(1)通过输出端OUTl测量未加应力的新电路的输出频率fout，由输出频率fout和分频器的分频系数N计算核心电路的正常振荡频率fO ；(2)在核心电路上施加Vstress的PBTI应力；(3)应力时间tstressl后，电路配置返回正常振荡状态，测量核心电路的振荡频率Π (PBTI, tstressl)；(4)重复步骤(2)和(3)，测量核心电路在PBTI应力下时间分别为tstress2、tstress3 等的振荡频率 f2 (PBTI, tstress2)、f3 (PBTI, tstress3)；(5)计算核心电路在PBTI应力下的频率变化Δfl (PBTI)=H (PBTI, tstressl)-f0, Af2 (PBTI) =f2 (PBTI, tstress2) -f0, Δ f3 (PBTI) =f3 (PBTI, tstress3) -f0 ；三、测量核心电路反相器中pMOSFETs的HCI应力退化步骤如下(1)，通过输出端OUTl测量未加应力的新电路的输出频率fout，由输出频率fout和分频器的分频系数N计算核心电路的正常振荡频率fO ；(2)在核心电路上施加Vstress的HCI应力；(3)应力时间tstressl后，电路配置返回正常振荡状态，测量核心电路的振荡频率Π (HHI, tstressl)；(4)重复步骤(2)和(3)，测量核心电路在HHI应力下时间分别为tstress2、tstress3 等的振荡频率 f2 (HHI, tstress2)、f3 (HHI, tstress3)；(5)计算核心电路在HHI应力下的频率变化Δfl (HHI)=H (HHI，tstressl)-f0，Δ f2 (HHI) =f2 (HHI, tstress2) -f0, Δ f3 (HHI) =f3 (HHI, tstress3) -f0 ；四、测量核心电路反相器中nMOSFETs的HCI应力退化步骤如下(1)通过输出端OUTl测量未加应力的新电路的输出频率fout，由输出频率fout和分频器的分频系数N计算核心电路的正常振荡频率fO ；(2)在核心电路上施加Vstress的HCI应力；(3)应力时间tstressl后，电路配置返回正常振荡状态，测量核心电路的振荡频率Π (HEI,tstressl)；(4)重复步骤(2)和(3)，测量核心电路在HEI应力下时间分别为tstress2、tstress3 等的振荡频率 f2 (HEI, tstress2)、f3 (HEI, tstress3)；(5)计算核心电路在HEI应力下的频率变化Δfl (HEI)=H (HEI，tstressl)-f0，Δ f2 (HEI) =f2 (HEI, tstress2) -f0, Δ f3 (HEI) =f3 (HEI, tstress3) -f0 ；五、测量核心电路反相器中CMOSFETs的动态应力退化步骤如下(1)通过输出端OUTl测量未加应力的新电路的输出频率fout，由输出频率fout和分频器的分频系数N计算核心电路的正常振荡频率fO ；(2)在核心电路上施加Vstress的动态应力；(3)应力时间tstressl后，电路配置返回正常振荡状态，测量核心电路的振荡频率Π (Dynamic, tstressl)；(4)重复步骤(2)和(3)，测量核心电路在动态应力下时间分别为tstress2、tstress3 等的振荡频率 f2 (Dynamic，tstress2)、f3 (Dynamic, tstress3)；(5)计算核心电路在动态应力下的频率变化ΔΠ(Dynamic) =fl (Dynamic， tstressl )-f0，Δ f2 (Dynamic)=f2 (Dynamic, tstress2)-f0，Δ f3 (Dynamic)=f3 (Dynamic, tstress3) -f0 ；六、另一种测量核心电路反相器中MOSFETs的应力退化步骤如下(1)在核心电路上分别施加Vstress的NBTI、PBTI、HHI、HEI或动态应力；(2)应力时间tstressl后，电路配置返回正常振荡状态，通过0UT3测量核心电路与参照电路 R0_ref 的频率差 Δ Π (Stress, tstressl) =f0UT3 ；(3)重复步骤(1)和(2)，通过0UT3测量核心电路在各种应力下时间分别为tstress2、 tstress3 后与参照电路 R0_ref 的频率差 Δ f2 (Stress, tstress2)、Δ f3 (Stress, tstress3)；七、测量核心电路反相器中pMOSFETs的CP电流Icpp的应力退化步骤如下(1)通过Icpp端测量未加应力的新电路的CP电流IcppO；(2)在核心电路上分别施加Vstress的NBTI、PBTI、HHI、HEI或动态应力；(3)应力时间tstressl后，电路配置返回步骤(1)的配置，通过Icpp端测量CP电流 Icppl (Stress,tstressl)；(4)重复步骤(2)和(3)，通过Icpp测量核心电路在各种应力下时间分别为tstress2、 tstress3 后的 CP 电流 Icpp2 (Stress, tstress2)、Icpp3 (Stress, tstress3)；(5)计算核心电路在各种应力下的CP电流变化ΔIcppl (Stress)=Icppl (Stress, tstressl)-IcppO, Δ Icpp2 (Stress)=Icpp2 (Stress, tstress2)_IcppO, Δ Icpp3 (Stress) =Icpp3 (Stress, tstress3) -IcppO ；八、测量核心电路反相器中nMOSFETs的CP电流Icpn的应力退化步骤如下(1)通过Icpn端测量未加应力的新电路的CP电流IcpnO；(2)在核心电路上分别施加Vstress的NBTI、PBTI、HHI、HEI或动态应力；(3)应力时间tstressl后，电路配置返回步骤(1)的配置，通过Icpn端测量CP电流 Icpnl (Stress,tstressl)；(4)重复步骤(2)和(3)，通过Icpn测量核心电路在各种应力下时间分别为tstress2、 tstress3 后的 CP 电流 Icpn2 (Stress, tstress2)、Icpn3 (Stress, tstress3)；(5)计算核心电路在各种应力下的CP电流变化AIcpnl(Stress)=Icpnl (Stress, tstressl)-IcpnO, Δ Icpn2 (Stress)=Icpn2 (Stress, tstress2)_IcpnO, Δ Icpn3 (Stress) =Icpn3 (Stress, tstress3)-IcpnO0
全文摘要
本发明属于集成电路可靠性测试技术领域，具体涉及一种集成电路应力退化的多功能测试电路和测试方法。测试电路的核心部分以环形振荡器为基础，增加若干辅助晶体管、开关晶体管和控制端。应用本发明的电路和方法，可以分别对环振反相器中的pMOSFETs或者nMOSFETs施加负偏压温度不稳定性、正偏压温度不稳定性、热空穴注入或热电子注入应力，也可以使环振处于正常振荡和应力振荡状态，还可以使环振中反相器的pMOSFETs或nMOSFETs处在电荷泵浦的测量状态。环振反相器中MOSFETs的退化既可以通过应力后环振振荡频率的变化来表征，也可以通过环振中pMOSFETs或nMOSFETs的CP电流(Icpp或Icpn)的变化来表征。
文档编号G01R31/28GK102495352SQ20111044347
公开日2012年6月13日 申请日期2011年12月27日 优先权日2011年12月27日
发明者彭嘉, 李名复, 黄大鸣 申请人:复旦大学