多层配线基板和使用该多层配线基板的探针卡的制作方法
【专利摘要】本发明提供一种多层配线基板和使用该多层配线基板的探针卡，本发明的目的在于提高薄膜电阻器的针对安装有上述薄膜电阻器的多层配线基板的热变化的耐久性。多层配线基板包括：绝缘板，其由多个具有绝缘性的合成树脂层构成；配线电路，其设于该绝缘板；薄膜电阻器，其以沿着上述多个合成树脂层中的至少1个合成树脂层埋设于该合成树脂层内的方式形成，且被插入到上述配线电路中；以及热伸缩抑制层，其以被埋设于与埋设、形成有该薄膜电阻器的上述合成树脂层相邻的上述合成树脂层的方式形成并以在向该多层配线基板的厚度方向投影时与上述薄膜电阻器重叠的方式配置，该热伸缩抑制层具有比上述相邻的两合成树脂层的线膨胀系数小的线膨胀系数。
【专利说明】多层配线基板和使用该多层配线基板的探针卡
【技术领域】
[0001]本发明涉及安装有薄膜电阻器的多层配线基板和使用该多层配线基板的探针卡。【背景技术】
[0002]对于半导体芯片这样的半导体1C，在其聚集地形成于半导体晶圆上之后，在分开成各芯片之前，该半导体IC要接受电检查。为了进行该电检查，通常，使用与作为被检查体的各半导体IC的电极焊盘相连接的探针卡(日文:7° α — 7'力一 K)。探针卡的各探针与被检查体的与之对应的电极焊盘相接触，由此，使被检查体与用于电检查的测试器相连接(例如，参照专利文献I)。
[0003]在这样的探针卡中，将多层配线基板作为探针基板，在该探针基板的一个面配置有多个探针。另外，在安装于该探针基板即多层配线基板的配线电路上，例如以阻抗匹配这样的电匹配为目的或者以对向各探针供给的电力进行控制为目的而安装有电阻器(例如，参照专利文献2)。
[0004]为了将电阻器安装于这样的多层配线基板，薄膜电阻器以被埋设于由成为配线基板的母材的电绝缘材料构成的合成树脂层的方式形成。该薄膜电阻器由具有比成为配线基板的母材的上述合成树脂层的线膨胀系数小的线膨胀系数的金属材料构成。
[0005]因此，当在热循环试验下进行上述被检查体的电检查时，会导致这样的结果:与上述探针卡的薄膜电阻器同粘着有该薄膜电阻器的合成树脂层之间的线膨胀系数的差相应地在该薄膜电阻器与上述合成树脂层之间的交界反复受到较大的应力。由这样的温度冲击产生的反复应力加速上述薄膜电阻器的劣化，从而导致其破损。
[0006]专利文献1:日本特开2010 - 151497号公报
[0007]专利文献2:日本特开2008 - 283131号公报
【发明内容】
[0008]因此，本发明的目的在于提高薄膜电阻器的针对安装有该薄膜电阻器的多层配线基板的热变化的耐久性和提高应用有该多层配线基板的探针卡的针对热变化的耐久性。
[0009]本发明提供一种多层配线基板，其中，该多层配线基板包括:绝缘板，其由多个具有绝缘性的合成树脂层构成；配线电路，其设于该绝缘板；薄膜电阻器，其以沿着上述多个合成树脂层中的至少I个合成树脂层埋设于该合成树脂层内的方式形成，且被插入到上述配线电路中；以及热伸缩抑制层，其以被埋设于与埋设、形成有该薄膜电阻器的上述合成树脂层相邻的上述合成树脂层的方式形成并以在向该多层配线基板的厚度方向投影时与上述薄膜电阻器重叠的方式配置，该热伸缩抑制层具有比上述相邻的两合成树脂层的线膨胀系数小的线膨胀系数。
[0010]另外，本发明提供一种探针卡，其包括多层配线基板和自该多层配线基板的表面突出的多个探针，其中，上述多层配线基板包括:绝缘板，其由多个具有绝缘性的合成树脂层构成；配线电路，其设于该绝缘板；薄膜电阻器，其以沿着上述多个合成树脂层中的至少I个合成树脂层埋设于该合成树脂层内的方式形成，且被插入到上述配线电路中；以及热伸缩抑制层，其以被埋设于与埋设、形成有该薄膜电阻器的上述合成树脂层相邻的上述合成树脂层的方式形成并以在向该多层配线基板的厚度方向投影时与上述薄膜电阻器重叠的方式配置，该热伸缩抑制层具有比上述相邻的两合成树脂层的线膨胀系数小的线膨胀系数。上述探针分别与上述配线电路中的与之对应的配线线路相连接。
[0011]在本发明的上述多层配线基板中，由于配置在上述合成树脂层内的上述热伸缩抑制层具有比相邻的上述两合成树脂层的线膨胀系数小的线膨胀系数，因此能够有效地抑制埋设有上述薄膜电阻器的上述合成树脂层沿着该薄膜电阻器进行热伸缩。因此能够抑制因上述薄膜电阻器与包围该薄膜电阻器的上述合成树脂层之间的热膨胀系数差而导致的上述薄膜电阻器与上述合成树脂层之间的热伸缩差。
[0012]因而，即使在上述多层配线基板在例如热循环试验下使用而因此使环境温度如以往那样较大地变化，如上所述，也能够抑制因随着该温度变化而产生的上述合成树脂层与上述薄膜电阻器之间的热膨胀系数差所导致的两者的热伸缩差，因此能够降低因该热伸缩差而作用于上述薄膜电阻器的应力。其结果，能够提高上述多层配线基板的上述薄膜电阻器的耐久性，从而提高上述多层配线基板和使用该多层配线基板的探针卡的耐久性。
[0013]为了更可靠地保护上述薄膜电阻器而不使其受到上述热伸缩差的影响，优选的是，上述热伸缩抑制层与上述薄膜电阻器大致平行地配置，且上述热伸缩抑制层超出该薄膜电阻器的配置区域而向该薄膜电阻器的配置区域外侧伸出。由此，能够使在上述薄膜电阻器与包围该薄膜电阻器的上述合成树脂层之间的界面处作用于上述薄膜电阻器的应力更可靠地降低和分散，因此能够提高基于上述热收缩抑制层的对上述薄膜电阻器保护的保护效果。
[0014]上述热伸缩抑制层能够由金属材料构成。从抑制噪声和抑制阻抗变化等方面考虑，由该金属材料构成的上述热伸缩抑制层优选与上述配线电路电绝缘。
[0015]上述热伸缩抑制层能够由与用于构成上述配线电路的金属材料相同的金属材料形成。由此，能够在不追加上述热收缩抑制层的专用工艺的情况下利用上述配线电路的形成工艺来形成上述伸缩抑制层。
[0016]能够与上述薄膜电阻器的两端相关联地设置与上述配线电路相连接的成对的连接电极。上述成对的连接电极分别与上述薄膜电阻器的与之对应的端部电连接和机械连接。在热循环试验这样的温度冲击下，由于上述薄膜电阻器与包围该薄膜电阻器的上述合成树脂层之间的热收缩差，较强的应力会集中于上述薄膜电阻器与上述成对的连接电极之间的连接部位。然而，利用上述成对的连接电极来覆盖上述薄膜电阻器的相应的各端部，能够谋求增大上述成对的连接电极与上述薄膜电阻之间的电连接部的接触面积，因此能够利用上述接触面来使作用于上述薄膜电阻器的端部的应力有效地分散。由此，能够可靠地保护该薄膜电阻器而不使其受到因上述热伸缩差而作用于上述薄膜电阻器的应力的影响。
[0017]为了利用上述成对的连接电极来覆盖上述薄膜电阻器的与之对应的各端部，能够在各个上述连接电极的彼此相对的面形成用于分别接收上述薄膜电阻的与之对应的端部的台阶部。通过利用该相对的台阶部将上述成对的连接电极与上述薄膜电阻器的相应的两端电结合和机械结合，能够较容易地谋求增大上述薄膜电阻器与上述成对的连接电极之间的连接部的接触面积。因而，能够利用比较简单的结构来更可靠地保护该薄膜电阻器而不使其受到因上述热伸缩差而作用于上述薄膜抗体的应力的影响。
[0018]上述成对的连接电极能够由不会如上述合成树脂层那样进行较大热伸缩的配线电路支承。在该情况下，能够用构成上述配线电路的一部分的、沿上述合成树脂层的厚度方向在上述合成树脂层内延伸的导电线路支承上述成对的连接电极。由此，与将上述成对的连接电极连接于沿着上述合成树脂层在平面内延伸的配线线路来支承该连接电极的情况相比，能够利用上述配线电路将上述成对的连接电极可靠地结合，因此能够更牢固地支承上述成对的连接电极。
[0019]在上述多层配线板通过反复进行包括上述薄膜电阻器在内的各材料的堆积工序而形成的情况下，能够使由金属材料构成的上述热伸缩抑制层发挥使供上述薄膜电阻器的材料堆积的合成树脂层的表面平滑化的作用。
[0020]例如，存在以下依次堆积的情况，即，在第I合成树脂层之上形成上述热伸缩抑制层，然后，在上述第I合成树脂层之上，以埋设上述热伸缩抑制层的方式形成第2合成树脂层，在该第2合成树脂层之上形成上述薄膜电阻器，然后，在上述第2合成树脂层之上，以埋设上述薄膜电阻器的方式形成第3合成树脂层。在该情况下，若在形成上述第I合成树脂层之前，在作为第I合成树脂层的下层而形成的合成树脂层上形成例如导通孔配线线路，则有时随着该导通孔配线线路的形成而在上述第I合成树脂层的表面形成较大的凹凸。
[0021]与将第2合成树脂层直接堆积于第I合成树脂层之上的情况相比，通过将上述热伸缩抑制层的金属材料堆积于上述第I合成树脂层之上，能够期待减轻可能在堆积材料的表面产生的上述凹凸的程度。由此，通过在减少了该凹凸的上述热伸缩抑制层之上形成用于埋设该热伸缩抑制层的第2合成树脂层，能够减少第2合成树脂层的表面的凹凸。
[0022]如上所述，由于上述薄膜电阻器沿着上述第2合成树脂层的表面形成，因此，上述薄膜电阻器的有效长度会很大程度上受到上述合成树脂层面的凹凸的影响。因此，上述合成树脂层表面越平坦，上述薄膜电阻器的有效长度越接近规定值，而上述合成树脂层面的凹凸越大，上述薄膜电阻器的有效长度越大于规定值。由此，如上所述，通过用于抑制、减少上述合成树脂层的用于形成上述薄膜电阻器的部分的表面的凹凸的上述热伸缩抑制层，能够期待抑制上述薄膜电阻器的电阻值的偏差的效果。
[0023]采用本发明，如上所述，能够利用上述热伸缩抑制层来抑制因随着环境温度的变化而产生的上述合成树脂层与上述薄膜电阻器之间的热膨胀系数差所导致的两者的热伸缩差，因此能够降低因该热伸缩差而作用于上述薄膜电阻器的应力。其结果，能够提高上述多层配线基板的上述薄膜电阻器的耐久性，从而提高上述多层配线基板和使用该多层配线基板的探针卡的耐久性。
【专利附图】
【附图说明】
[0024]图1是概略地表示应用有本发明的探针基板的探针卡的剖视图。
[0025]图2是将图1所示的探针基板的一部分放大表示的剖视图。
[0026]图3表示图2所示的探针基板的制造工序，图3的(a)表示在第I合成树脂层之上形成热伸缩抑制层的工序，图3的(b)表示在覆盖上述热伸缩抑制层的第2合成树脂层之上形成薄膜电阻器层的工序，图3的(c)表示形成用于使上述薄膜电阻器层形成图案的蚀刻掩模的形成工序，图3的(d)表示由上述薄膜电阻器层形成具有规定的电阻值的薄膜电阻器的工序，图3的(e)表示埋入上述薄膜电阻器的第3合成树脂层的形成工序，图3的(f)表示上述薄膜电阻器用的成对的连接电极的形成工序。
[0027]图4表示本发明的其他的探针基板的制造工序，图4的(a)表示第2热伸缩抑制层的形成工序，图4的(b)表示覆盖上述第2热伸缩抑制层的第4合成树脂层的形成工序，图4的(C)表示探针用的连接焊盘的形成工序。
【具体实施方式】
[0028]如图1所示，本发明的探针卡10应用于在半导体晶圆12上形成的多个IC电路(未图不)的电试验。在半导体晶圆12的一个面形成有用于各IC电路的多个电极12a。半导体晶圆12以使多个电极12a朝向上方的方式可取下地保持于支承台16之上，该支承台16由支承于例如xyz θ机构这样的支承机构14的真空吸盘构成。
[0029]如以往公知那样，真空吸盘16能够利用xyz Θ机构14在与铅垂轴线(z轴)呈直角的水平面(xy面)上沿着X轴和I轴移动，并能够利用xyz θ机构14沿着上述铅垂轴线在上下方向上移动，并且，还能够利用xyz θ机构14绕上述铅垂轴线在上述水平面上(xy面)旋转。由此，能够控制半导体晶圆12相对于探针卡10的位置和姿势。
[0030]探针卡10包括:刚性配线基板18，其是以例如玻璃环氧树脂材料为母材而形成的，该刚性配线基板18整体上形成为圆形；以及探针基板22，其借助电连接器20固定于刚性配线基板18的下表面。刚性配线基板18的缘部载置于被设置在未图示的测试头的框上的环状的卡支架24。电连接器20例如是具有弹簧针的电连接器。如以往公知那样，电连接器20用于将刚性配线基板18的配线电路的配线线路与探针基板22的后述的配线电路的配线线路中的、与刚性配线基板18的上述配线线路相对应的配线线路互相电连接。
[0031]在图1所示的例子中，在刚性配线基板18的上表面设有用于加强该刚性配线基板的加强构件26。另外，在刚性配线基板18的上表面上安装有罩30，该罩30以容许被设于该上表面的多个连接器28暴露的方式覆盖刚性配线基板18的上述上表面。各连接器28与刚性配线基板18的上述配线电路中的与之对应的上述配线线路相连接。另外，延伸至测试器32的配线线路34可拆卸地连接于各连接器28。由此，各连接器28作为与探针卡10的测试器32连接的连接端发挥作用。可以不设置加强构件26和罩30。
[0032]在图1所示的例子中，探针基板22包括:陶瓷板36，其形成有与刚性配线基板18的上述配线电路的各配线线路相对应的配线线路(未图示)，且陶瓷板36以使其配线线路与所对应的刚性配线基板18的配线线路互相连接的方式固定于电连接器20的下表面；以及多层配线基板38，其形成有包括与该陶瓷板的上述配线线路相对应的配线线路在内的配线电路(未图示)，该多层配线基板38以使与陶瓷板36的上述配线线路相对应的上述配线线路同陶瓷板36的上述配线线路互相连接的方式粘着于陶瓷板36的下表面。如以往公知那样，在多层配线基板38的下表面设有多个探针40，该多个探针40与多层配线基板38的与之对应的上述配线线路相连接且能够与半导体晶圆12的与之对应的电极12a相连接。
[0033]多层配线基板38例如是将聚酰亚胺合成树脂材料这样的挠性的电绝缘材料作为母材的挠性的配线基板。在图2中，以与表示后述的多层配线基板的制造工序的图3相对应的方式将图1所示的多层配线基板38的姿势上下翻转地示出了多层配线基板38。
[0034]在由图2放大表示的例子中，多层配线基板38位于陶瓷板36之上，并包括绝缘板42，该绝缘板42由自该图2来看的位于最下层的第I层42a、第2层42b、第3层42c以及位于最上层的第4层42d这四层的层叠构造体构成。各层42a?42d由以例如聚酰亚胺为主成分的挠性的绝缘合成树脂材料构成，层42a?42d中的相邻的层以互相粘着的方式形成。如以往公知那样，在各合成树脂层42a?42d之间和作为最上层的合成树脂层42d之上，根据需要形成有用于构成多层配线基板38的配线电路的配线线路。
[0035]为了实现多层配线，能够利用不同的组合物或者不同的合成树脂材料来形成各合成树脂层42a?42d。然而，为了简化说明，以各合成树脂层42a?42d如通常的多层配线基板那样以相同组成的合成树脂层形成的情况为例进行说明。
[0036]在图2中，作为用于构成多层配线基板38的上述配线电路的配线线路，形成有沿第I合成树脂层42a的厚度方向贯穿第I合成树脂层42a的成对的导通孔配线线路44a。各配线线路44a在第I合成树脂层42a的一个面与陶瓷板36的与之对应的上述配线线路相连接。
[0037]成对的配线线路44a与形成于第I合成树脂层42a的另一个面之上的与之对应的配线线路44b相连接。成对的导通孔配线线路44a借助各配线线路44b分别与成对的连接电极44c相连接。另外，根据需要，各配线线路44a、44b能够分别与形成于第2合成树脂材料层42b?第4合成树脂材料层42d这些层之间的其他配线线路相连接。
[0038]在成对的连接电极44c之间形成有被埋设于第3合成树脂层42c的薄膜电阻器46。另外，在成对的配线线路44b之间形成有被埋设于第2合成树脂层42b的热伸缩抑制层48。
[0039]薄膜电阻器46通过以下方式形成:在使例如N1-Cr合金材料如后述那样以规定的厚度堆积在第2合成树脂层42b之上后，使该堆积材料图案形成为表现出规定的电阻值的形状。由N1-Cr合金材料构成的薄膜电阻器46表现出大致2ppm/°C?13ppm/°C的线膨胀系数。该薄膜电阻器46粘着、形成于第2合成树脂层42b之上，另外，埋设薄膜电阻器46的第3的合成树脂层42c粘着、形成于薄膜电阻器46。包围薄膜电阻器46的上述合成树脂层42b和42c的线膨胀系数为大约40ppm/°C的线膨胀系数。
[0040]由于该薄膜电阻器46与包围该薄膜电阻器的合成树脂层42b、42c之间的线膨胀差，当探针卡10的环境温度变化时，在薄膜电阻器46与合成树脂层42b、42c之间的界面处会对薄膜电阻器46作用较大的应力。
[0041]为了谋求降低作用于该薄膜电阻器46的应力，设有埋设于比第3合成树脂层42c靠下层的第2合成树脂层42b内的上述热伸缩抑制层48。
[0042]该热伸缩抑制层48由线膨胀系数小于包围薄膜电阻器46的合成树脂层42b、42c的线膨胀系数的值的材料构成。热伸缩抑制层48由与例如构成在第I合成树脂层42a之上形成的配线线路即配线层的金属材料相同的材料、例如Au、Cu、Ni或者Ag这样的金属材料构成。
[0043]在图示的例子中，热伸缩抑制层48以与薄膜电阻器46隔开间隔且与该薄膜电阻器大致平行的方式沿着各合成树脂层42a?42d配置。另外，在从与图1的xy面平行的平面观察时，热伸缩抑制层48超出薄膜电阻器46的两端而自该平面区域向外侧伸出。由于第2合成树脂层42b的一部分介于热伸缩抑制层48与薄膜电阻器46之间，因此，热伸缩抑制层48与薄膜电阻器46这两者间被互相电绝缘。[0044]更详细而言，热伸缩抑制层48以在埋设有薄膜电阻器46的部分的附近沿着薄膜电阻器46的方式埋设和配置于第2合成树脂层42b，且热伸缩抑制层48粘着、形成于包围热伸缩抑制层48的合成树脂层42a、42b。
[0045]在经由各配线线路44b而粘着、形成于成对的配线线路44a的成对的连接电极44c在彼此相对的内端具有用于接收薄膜电阻器46的与该连接电极44c对应的端部的台阶部50。各台阶部50在薄膜电阻器46的端缘处在该薄膜电阻的整个宽度上覆盖薄膜电阻器46的端部，因此，与仅在薄膜电阻器46的端面与薄膜电阻器46相接触的情况相比，各台阶部50以较大的接触面积与薄膜电阻器46相接触，由此能够可靠地同薄膜电阻器46的与该连接电极44c对应的端部机械连接和电连接。
[0046]位于图2的左侧的一个连接电极44c与配置于第4合成树脂层42d之上的探针焊盘52电连接。在该探针焊盘52上粘着有探针40。
[0047]如图1所示，在本发明的探针卡10中，与以往技术同样地，当各探针40与半导体晶圆12的与之对应的电极12a相连接时，各探针40经由多层配线基板38、陶瓷板36、电连接器20以及刚性配线基板18的各个相应的配线线路而与测试器32相连接。在该连接状况下，需要的电信号自测试器32经由规定的探针40被供给到半导体晶圆12的各半导体1C，另外，应答信号自各半导体IC经由规定的探针40返回到测试器32。通过该信号的相互通信来对半导体晶圆12的各半导体IC芯片进行电检查。
[0048]在本发明的探针卡10中，即使在热循环下进行该电检查而由此使多层配线基板38暴露在环境温度的较大变化下，也能够利用热伸缩抑制层48来抑制包括包围薄膜电阻器46的合成树脂层42b、42c在内的绝缘板42的热伸缩。因此，薄膜电阻器46与包围该薄膜电阻器46的合成树脂层42b、42c之间的热伸缩差得到抑制，由此能够降低在薄膜电阻器46与包围该薄膜电阻器46的合成树脂层42b、42c之间的界面处作用于薄膜电阻器46的应力。由此，能够可靠地防止因薄膜电阻器46在上述界面处的断裂、破坏而导致的薄膜电阻器46的破损。
[0049]另外，由于绝缘板42与埋设于该绝缘板的薄膜电阻器46和薄膜电阻器46的成对的连接电极44c之间的热伸缩差，应力也会作用于薄膜电阻器46和成对的连接电极44c之间的连接部，但该应力被薄膜电阻器46与各连接电极44c的台阶部50之间的较大的接触面积分散，因此能够可靠地防止在两者的连接部产生断裂。
[0050]因而，与以往相比，能够降低因绝缘板42与埋设于该绝缘板42的薄膜电阻器46之间的线膨胀系数差而作用于薄膜电阻器46的应力和防止因该线膨胀系数差而导致的应力的集中，从而能够提高薄膜电阻器46的耐久性，因此能够防止薄膜电阻器46的劣化并谋求提高探针卡10的耐久性。
[0051]另外，如在后述的多层配线基板38的制造工序中说明地那样，能够期待如下效果，即，利用热伸缩抑制层48来抑制、减少第2合成树脂层42b的表面的由于薄膜电阻器46的堆积而形成的凹凸，因此能够期待热伸缩抑制层48对薄膜电阻器46的电阻值的偏差进is抑制。
[0052]以下，按照图3概略地说明探针卡10的制造工序。
[0053]如图3的(a)所示，在上述陶瓷板36这样的基台之上涂布例如聚酰亚胺树脂材料，通过热固化形成第I合成树脂层42a，之后，在该第I合成树脂层42a的规定的位置上形成与陶瓷板36的上述配线线路相对应的导通孔54。之后，在第I合成树脂层42a之上，利用例如镀法来堆积配线金属材料。
[0054]通过镀法，上述配线金属材料埋入导通孔54内且以大致均匀的厚度堆积于第I合成树脂层42a之上。之后，使用光刻和蚀刻技术去除不需要的堆积材料，由此形成成对的导通孔配线线路44a和该导通孔配线线路之上的配线线路44b，另外，在成对的配线线路44b之间，与该配线线路隔开间隔的热伸缩抑制层48粘着、形成于第I合成树脂层42a之上。
[0055]替代上述使用了蚀刻技术的方法，也可以是，通过使用了规定的掩模的镀法来使上述配线金属材料选择性地堆积于规定部位，从而形成导通孔配线线路44a、配线线路44b以及热伸缩抑制层48。
[0056]如图3的(b)所示，在第I合成树脂层42a之上，与第I合成树脂层42a的形成方式同样地形成覆盖配线线路44b和热伸缩抑制层48的第2合成树脂层42b。该第2合成树脂层42b粘着于热伸缩抑制层48，并与作为下层的第I合成树脂层42a —起包围热伸缩抑制层48。在该第2合成树脂层中形成有在配线线路44b之上敞开的开口 56。在形成开口56之后，在第2合成树脂层42b之上堆积用于形成薄膜电阻器46的金属材料46X。
[0057]如图3的(C)所示，使用光刻技术来形成蚀刻掩模58，该蚀刻掩模58用于形成具有规定的平面形状的薄膜电阻器46。
[0058]在使用蚀刻掩模58去除金属材料46X的不要部分之后，如图3的(d)所示，通过剩余的金属材料46X而在第2合成树脂层42b上粘着、形成表现出规定的电阻值的薄膜电阻器46。此时，由于堆积于第2合成树脂层42b的开口 56内的金属材料46X也被去除，因此，开口 56成为空腔。
[0059]如图3的(e)所示，在第2合成树脂层42b之上形成覆盖薄膜电阻器46的第3合成树脂层42c。在该第3合成树脂层42c上，使用光刻和蚀刻技术形成凹所60，该凹所60用于形成成对的连接电极44c。第2合成树脂层42b的开口 56在凹所60内敞开。另外，薄膜电阻器46的端部的边缘在薄膜电阻器46的整个宽度上在凹所60内暴露。
[0060]之后，在第3合成树脂层42c之上，以填埋开口 56的方式堆积用于形成连接电极44c的配线金属材料，使用光刻技术和蚀刻技术将第3合成树脂层42c之上的不需要的上述配线金属材料去除，由此，如图3的(f)所示，形成借助配线线路44b结合于导通孔配线线路44a而被支承的成对的连接电极44c。
[0061]成对的连接电极44c也可以替代上述使用了蚀刻技术的方法而以如下方法形成，即，与按照图3的(a)说明的方法同样地，通过使用了规定的掩模的镀法来使用于形成成对的连接电极44c的金属材料选择性地堆积于规定部位。
[0062]通过上述任意一种方法，堆积于凹所60的上述配线材料均以沿着在薄膜电阻器46的凹所60暴露的端部的方式堆积，因此，在成对的连接电极44c上形成有与薄膜电阻器46的相应的端部相接触而电连接的台阶部50。由此，成对的连接电极44c利用其台阶部50与薄膜电阻器46可靠地连接。
[0063]可以将探针40直接粘着于一个连接电极44c，但在探针卡10中，如图2所示，进一步堆积埋设成对的连接电极44c的第4合成树脂层42d，将探针40粘着于该合成树脂层42d之上的探针焊盘52。
[0064]在上述探针卡10的制造工序中，如按照图3的(a)说明地那样，在第I合成树脂层42a之上，通过堆积金属材料而形成热伸缩抑制层48，但在热伸缩抑制层48之下形成有导通孔配线线路时，容易在第I合成树脂层42a的堆积有热伸缩抑制层48的金属材料的表面产生凹凸，对此没有图示。
[0065]然而，与使第2合成树脂层42b直接形成在该合成树脂层42a之上的情况相比，在将热伸缩抑制层48的金属材料堆积于第I合成树脂层42a之上的情况下，在物性上，能够减少在上述堆积物的表面出现的凹凸。因而，与第I合成树脂层42a之上的上述凹凸面相t匕，热伸缩抑制层48的堆积表面的平坦度得到提高。
[0066]在埋设该平坦度提高后的热伸缩抑制层48的第2合成树脂层42b的表面的、至少配置有热伸缩抑制层48的区域的平坦度得到提高。由于通过在第2合成树脂层42b的提高了平坦度的区域堆积金属材料而形成薄膜电阻器46，因此，即使在第I合成树脂层42a的上述表面出现了凹凸，薄膜电阻器46的有效长度也不会因第I合成树脂层42a的上述凹凸而较大地变动。因而，能够抑制薄膜电阻器46的电阻值的偏差。
[0067]以上，说明了在多层配线基板38的绝缘板42内配置单个热伸缩抑制层48的例子，但也可以在薄膜电阻器46的上下成对地配置热伸缩抑制层。
[0068]图4示出除了形成上述热伸缩抑制层48之外、还安装有第2热伸缩抑制层62的探针卡10的制造工序的一个例子。图4的(a)示出了在按照图3的(f)说明的成对的连接电极44c的形成工序，在第3合成树脂层42c之上，在成对的连接电极44c之间，第2热伸缩抑制层62以与该连接电极互相隔开间隔的方式粘着、形成于合成树脂层42c。
[0069]之后，如图4的(b)所示，在第3合成树脂层42c之上，以埋设第2热伸缩抑制层62和成对的连接电极44c的方式形成第4合成树脂层42d。在该第4合成树脂层42d上形成向一个连接电极44c敞开的开口 64。
[0070]在第4合成树脂层42d之上，与图2同样地，通过堆积配线金属材料而形成经由开口 64而与一个连接电极44c相连接的探针焊盘52，在该探针焊盘之上粘着与该探针焊盘相对应的探针40，对此没有图示。
[0071]第2热伸缩抑制层62形成在埋设有薄膜电阻器46的第3合成树脂层42c之上且被埋设于与该合成树脂层42c相接触第4合成树脂层42d。另外，第2热伸缩抑制层62形成在成对的连接电极44c之间且与该连接电极电绝缘，且以与薄膜电阻器46隔开间隔的方式与该薄膜电阻器平行地延伸。
[0072]第2热伸缩抑制层62不会伸长到超出薄膜电阻器46的区域。然而，第2热伸缩抑制层62与埋设于与埋设有薄膜电阻器46的第3合成树脂层42c相接触的第2合成树脂层42b的热伸缩抑制层48 —起有效地抑制包围薄膜电阻器46的第2合成树脂层42b和第3合成树脂层42c的热伸缩。因而，能够更有效地防止因薄膜电阻器46的热冲击而导致的上述劣化。
[0073]也可以是，不设置成对的热伸缩抑制层48、62中的第I热伸缩抑制层48，而是利用第2热伸缩抑制层62来防止薄膜电阻器46的因热冲击而导致的上述劣化。
[0074]能够利用非金属或者用于构成配线电路的金属材料来形成热伸缩抑制层48、62。然而，如上所述，通过用于构成配线电路的金属材料来构成热伸缩抑制层48、62，能够利用配线电路的形成工艺来形成热伸缩抑制层48、62，因此能够在不追加用于形成该热伸缩抑制层的专用的工艺的情况下制造本发明的多层配线基板38和使用该多层配线基板38的探针卡10。
[0075]作为配线金属材料，除了上述例子之外，还可以使用各种金属材料，另外，作为薄膜电阻器，除了使用上述N1-Cr合金之外，还可以使用Cr-Pd合金、T1-Pd合金、氧化钽、氮化钽、Cr单体以及Ti单体这样的金属材料来适当地形成。
[0076]作为多层配线基板的各合成树脂层，除了使用上述聚酰亚胺合成树脂层、聚酰亚胺合成膜之外，还可以使用各种绝缘性合成树脂材料来形成。
[0077]产业h的可利用件
[0078]本发明并不限于上述实施例，能够在不脱离其主旨的范围内进行各种变更。
[0079]例如，如以往公知那样，在探针卡10中，也可以不设置电连接器20。在该情况下，能够将探针基板22直接固定于刚性配线基板18，另外，能够将刚性配线基板18和探针基板22的彼此相对应的上述配线线路直接连接起来。
[0080]附图标记说明
[0081]10、探针卡；
[0082]22、探针基板；
[0083]38、多层配线基板；
[0084]40、探针；
[0085]42 (42a、42b、42c、42d)、合成树脂层；
[0086]44a、44b、44c、配线电路(导通孔配线线路、配线线路、连接电极)；
[0087]46、薄膜电阻器；
[0088]48、62、热伸缩抑制层；
[0089]50、连接电极的台阶部。
【权利要求】
1.一种多层配线基板，其中， 该多层配线基板包括: 绝缘板，其由多个具有绝缘性的合成树脂层构成； 配线电路，其设于该绝缘板； 薄膜电阻器，其以沿着上述多个合成树脂层中的至少I个合成树脂层埋设于该合成树脂层内的方式形成，且被插入到上述配线电路中；以及 热伸缩抑制层，其以被埋设于与埋设、形成有该薄膜电阻器的上述合成树脂层相邻的上述合成树脂层的方式形成并以在向该多层配线基板的厚度方向投影时与上述薄膜电阻器重叠的方式配置，该热伸缩抑制层具有比上述相邻的两合成树脂层的线膨胀系数小的线膨胀系数。
2.根据权利要求1所述的多层配线基板，其中， 上述热伸缩抑制层与上述薄膜电阻器大致平行地配置，且上述热伸缩抑制层超出该薄膜电阻器的配置区域而向该薄膜电阻器的配置区域外侧伸出。
3.根据权利要求2所述的多层配线基板，其中， 上述热伸缩抑制层由金属材料构成，且与上述配线电路电绝缘。
4.根据权利要求3所述的多层配线基板，其中， 上述热伸缩抑制层由与用于构成上述配线电路的金属材料相同的金属材料形成。
5.根据权利要求1?4中任一项所述的多层配线基板，其中， 上述薄膜电阻器的两端分别与连接于上述配线电路的成对的连接电极电连接，该成对的连接电极覆盖上述薄膜电阻器的与之对应的各端部。
6.根据权利要求5所述的多层配线基板，其中， 在各个上述连接电极的彼此相对的面具有用于分别接收上述薄膜电阻的与之对应的端部的台阶部，各个上述连接电极利用该相对的台阶部与上述薄膜电阻器的与之对应的两端电结合和机械结合。
7.根据权利要求6所述的多层配线基板，其中， 上述成对的连接电极由构成上述配线电路的一部分的导电线路支承，该导电线路沿上述合成树脂层的厚度方向在上述合成树脂层内延伸。
8.一种探针卡，其中， 该探针卡包括权利要求1?7中任一项所述的多层配线基板和自该多层配线基板的表面突出的多个探针。
【文档编号】G01R1/073GK103796420SQ201310473368
【公开日】2014年5月14日 申请日期:2013年10月11日 优先权日:2012年10月30日
【发明者】小田部昇, 大森利则, 菅井孝安 申请人:日本麦可罗尼克斯股份有限公司