用于功率半导体开关中的短路检测的方法和器件与流程

本申请涉及针对功率半导体开关的短路检测。

背景技术：

比如功率金属氧化物半导体场效应晶体管（mosfet）或绝缘栅双极型晶体管（igbt）之类的功率半导体开关器件被用来对高电压和/或电流进行切换。例如在汽车领域中，这样的功率半导体开关可以被用来把电动机与几百伏特量级的供电电压选择性地耦合，从而具有10a以上的量级的相应的高电流。例如在耦合到开关的负载中发生短路的情况下，由于高电压，极高的电流可能会流动，这可能损坏或者甚至破坏半导体开关器件。因此，所期望的是检测这样的短路情况并且采取适当的步骤，例如断开（切断）半导体开关器件，从而中断任何电流流动。

传统的方法使用半导体开关器件的去饱和行为来检测短路。本申请的上下文中的去饱和行为意味着半导体开关正在限制流经半导体开关的负载端子的电流，并且供电电压的至少一大部分跨半导体开关的负载端子降低。但是，这种方法并不适合于所有半导体开关和短路情况。

技术实现要素：

根据器件的实施例，所述器件包括：半导体开关，包括控制端子和至少两个负载端子；以及评估电路，被配置成基于控制端子处的信号的量值并且至少部分地基于经由所述至少两个负载端子的负载电流的变化的量值来检测短路情况。

根据器件的另一个实施例，所述器件包括：功率晶体管，包括第一负载端子、第二端子以及控制端子；第一比较器，包括与控制端子耦合的第一输入以及要与第一参考电压耦合的第二输入；第二比较器，包括与第二负载端子耦合的第一输入以及要与第二参考电压耦合的第二输入；以及与（and）门，包括与第一比较器的输出耦合的第一输入以及与第二比较器的输出耦合的第二输入。

根据短路检测方法的实施例，所述方法包括：在半导体开关的控制端子处提供第一电压；提供指示半导体开关的负载电流改变的第二电压；以及基于第一电压和第二电压的量值检测短路情况。

通过阅读后面的详细描述以及查看附图，本领域技术人员将认识到附加的特征和优点。

附图说明

附图的元件不一定是相对于彼此成比例的。相同的附图标记标示相应的类似部分。除非其彼此排斥，否则所图示的各种实施例的特征可以被组合。在附图中描绘并且在后面的描述中详述实施例。

图1是根据实施例的器件的框图。

图2是根据实施例的器件的电路图。

图3和4是图示了一些实施例的一些特征的图。

图5是图示了根据实施例的器件的电路图。

图6是图示了根据一些实施例的使用附加的另一个发射极端子的电路图。

图7是图示了根据实施例的器件的电路图。

图8是图示了使用功率晶体管用于控制电动机的电路图。

图9图示了可以在图8的器件中使用的根据一些实施例的短路检测。

图10是根据实施例的器件的电路图。

图11是图示了根据实施例的器件的电路图。

图12是图示了根据实施例的方法的流程图。

具体实施方式

在下文中将参照附图详细讨论各种实施例。这些实施例仅仅是作为示例而给出的，并且不要按照限制性的意义来理解。例如，描述具有多个特征或组件的实施例不要被解释为指示所有这些特征或组件对于实施例的实施都是必要的。替代地，在其他实施例中，所描述的一些特征或组件可以被省略，和/或可以由替换的特征或组件所替代。此外，除了明确示出和描述的特征和组件之外，还可以提供其他特征或组件，例如传统上使用在功率半导体器件和相关联的电路中的组件。

来自各种实施例的特征或组件可以被组合以形成另外的实施例。关于实施例之一描述的修改或变型还可以适用于其他实施例。

在附图中示出或者在本文中描述的电气连接或耦合可以是直接连接或耦合，即没有中间元件的直接连接或耦合（例如简单的金属连接），或者可以是间接连接或耦合，即具有一个或多个附加的中间元件的连接或耦合，只要所述连接或耦合的总体目的（例如传送特定种类的信号、传送特定种类的信息或者提供特定种类的控制）基本上得以保持即可。除非另行指示，否则连接或耦合可以是基于导线的连接或耦合（例如金属连接）或者无线连接或耦合。本文给出的任何数字值仅仅是用于说明的目的，并且可以根据实现方式而变化。

在实施例中，晶体管被用作半导体功率开关。通常来说，晶体管在本文中被描述为包括控制端子和至少两个负载端子。例如在比如金属氧化物半导体fet（mosfet）之类的场效应晶体管（fet）的情况下，控制端子是栅极端子，并且负载端子包括源极和漏极端子。在双极型晶体管的情况下，控制端子是基极端子，并且负载端子是集电极和发射极端子。在绝缘栅双极型晶体管（igbt）的情况下，控制端子是栅极端子，并且负载端子是集电极和发射极端子。通常来说，通过向控制端子施加适当的信号（例如电压），可以在断开或不导通状态与导通或闭合状态之间切换晶体管，其中在断开或不导通状态下晶体管在其负载端子之间基本上是不导通的（除了可能的小泄漏电流之外），在导通或闭合状态下晶体管提供其负载端子之间的低欧姆连接。断开状态在本文中也被称作切断状态，并且闭合状态也被称作晶体管的接通状态。在实施例中，这样的晶体管被用作切换经由其负载端子的较高电压和/或电流的功率器件。

此外，实施例使用一个或多个辅助端子，例如一个或多个辅助发射极。如本文所使用的辅助端子是这样的端子，该端子作为与该辅助端子相关联的负载端子与芯片管芯上的对应半导体器件（晶体管）的相同接触件（例如发射极接触件或发射极接触区域）连接，但是不被用来承载要切换的负载电流。例如，在功率igbt的情况下，芯片上的发射极接触件可以经由一条或多条结合线与作为芯片封装的负载端子的发射极端子耦合，并且当晶体管被闭合时，要切换的电流可以经由这些结合线流到发射极端子。此外，芯片的发射极接触件可以利用附加的结合线（或者多条附加的结合线）与不被用来承载负载电流的作为辅助端子的附加的辅助发射极端子耦合。如下面将解释的，这样的辅助端子例如可以被用来施加控制电压，例如栅极-发射极电压。此外，在实施例中，这样的辅助端子可以被用于能够实现检测短路情况的测量。

一些实施例涉及短路检测。如本文中所使用的短路通常可以是指当半导体功率开关闭合时使高于阈值的负载电流流经所述开关的负载端子的情况。所述阈值大于在正常操作中预期流动的电流值。高于阈值的电流可以处在对于开关器件所规定的范围之外，并且至少在一段时间之后可能导致开关器件的损坏。这样的短路例如可能是由于以下情况所引起的：开关器件的负载端子当另一个负载端子耦合到正供电电压时发生到接地或者到负供电电压的意外低阻抗耦合。应当注意的是，由于在电子电路中通常所采用的每一个电气连接都具有一定阻抗（即使是非常小的阻抗），因此总是有耦合到开关器件的一定负载电阻和电感（inductivity）。

在一些实施例中，可以基于施加到控制端子的控制信号的量值并且基于由负载端子处的负载电流（特别是负载电流的改变）所导致的信号的量值来检测短路情况。两个量值都可以关于辅助端子处的信号的量值来测量。在一些实施例中，即使对于具有较高去饱和电流的半导体器件（即，在应当已经针对其检测到短路的特定（过）电流水平处没有示出饱和行为的半导体器件）也可以在早期检测到短路情况。因此，可以使用具有这样的高去饱和电流的半导体器件，其在闭合状态下可能具有更高的电导率。

现在转向附图，在图1中图示了根据实施例的器件。图1的器件包括晶体管器件10。在实施例中，晶体管器件10是被设计成切换高电压和/或高电流的功率晶体管器件。在一些实施例中，晶体管器件10是功率mosfet。在其他实施例中，晶体管器件10是功率igbt。

晶体管器件10包括第一负载端子11、第二负载端子14和控制端子12。此外，晶体管器件10包括与负载端子14相关联的辅助端子13。例如，在一些实施例中，负载端子14可以是发射极端子，并且辅助端子13可以是辅助发射极端子。在其他实施例中，负载端子14可以是源极端子，并且辅助端子13可以是辅助源极端子。

此外，图1的器件包括用以检测短路情况的评估电路15。在实施例中，评估电路15对控制端子12处的控制信号的量值和负载端子14处的信号的量值进行评估。端子12、14处的信号可以关于辅助端子13处的信号水平进行评估。例如，可以在端子12、13之间施加栅极电压，并且在评估电路15中评估栅极电压的量值，并且还可以关于辅助端子14处的电压对负载端子14处的电压进行评估（例如作为发射极端子与辅助发射极端子之间的电压）。在一些实施例中，负载端子14处的信号是由负载电流的电压降引起的，即由上升的负载电流引起的感应电压降引起的。在实施例中，当端子12处的绝对信号量值超出第一阈值并且同时端子14处的绝对信号量值超出第二阈值时检测到短路情况。

在评估电路15检测到短路情况的情况下，可以采取反措施。例如，在一些实施例中，评估电路15可以控制晶体管器件10断开（例如通过在端子12处施加相应的信号），从而中断任何电流流动。在其他实施例中，例如通过改变或影响端子12处的相应信号，可以仅仅减小电流流动。

为了进一步说明这一点，接下来将仅通过示例的方式来描述更加详细的实施例。在下面的实施例中，作为针对晶体管器件的一个示例，使用绝缘栅双极型晶体管（igbt）。但是，这仅仅是为了易于参考，并且相应的原理还可以被应用于其他晶体管（例如功率mosfet和/或超结型mosfet和/或其他种类的场效应晶体管，例如基于碳化硅（sic）的结型场效应晶体管（jfet））。

图2是根据实施例的器件的电路图。图2的器件包括作为功率开关器件的igbt21，其在闭合状态下在集电极端子c与发射极端子e之间承载电流ic。电阻器22和电感23例如可以表示把发射极端子e耦合到其芯片管芯上的晶体管21的发射极接触件的结合线。g表示晶体管21的栅极端子，并且c表示集电极端子。电感23的典型电感处于几nh例如大约5nh的范围内。对于大电流ic并且因此还有切换晶体管21时的大电流斜率dic/dt，这样的较小电感可能具有显著的影响，并且在这样的切换事件期间提供较大的电压降。e’表示辅助发射极端子，所述辅助发射极端子例如也经由结合线也耦合到晶体管21的发射极接触件。虽然该结合线也具有电阻和电感，但是由于没有大电流流经辅助发射极端子e’，因此该结合线的影响要小得多。

栅极端子g与辅助发射极端子e’之间的电压在图2中被标记为栅极电压ug，并且主要由电阻器22和电感23上的电压降引起的发射极端子e与辅助发射极端子e’之间的电压被标记为uee’。

驱动器电路20施加栅极电压ug，以便在正常操作中选择性地闭合或断开晶体管21。

为了检测可能的短路，图2的器件包括第一比较器24和第二比较器25。第一比较器24把栅极电压ug与参考电压ug,ref进行比较。在图2的实施例中，栅极端子g与比较器24的正输入耦合，并且电压ug,ref与比较器24的负输入耦合。在其他实施例中，逻辑可以被反转。ug,ref是关于辅助发射极端子e’处的电压的参考电压，使得仅有必要在没有把辅助发射极e’与比较器24明确地耦合的情况下把栅极端子g与比较器24耦合。换句话说，在图2的实施例中，辅助发射极端子e’处的电压被用作电压参考ug,ref。在其他实施例中，可以使用差分比较器24，差分比较器24与栅极端子g和辅助发射极e’二者耦合，使得辅助发射极端子e’处的电压被明确地馈送到比较器并且不仅仅被用作参考。当电压ug超出参考电压ug,ref时，比较器24例如输出逻辑1，并且否则输出逻辑0。

此外，发射极端子e与比较器25的负输入耦合，并且参考电压uee’,ref与比较器25的正输入耦合。在这方面必须注意的是，uee’和uee’,ref二者参照辅助发射极端子e’处的电压都是负的，辅助发射极端子e’处的电压在图2的实施例中同样充当参考。在其他实施例中，辅助发射极端子e’处的电压可以被明确地馈送到比较器25，如前面对于比较器24解释的那样。因此，当（负）电压uee’的绝对值超出（负）电压uee’,ref的绝对值时，比较器25输出逻辑1，并且否则输出逻辑0。当两个比较器24、25同时输出逻辑1时，锁存电路26检测到短路情况，并且向驱动器20输出指示该短路情况的信号scds。例如，锁存电路26可以包括与门，使得当检测到短路时信号scds对应于逻辑1。响应于信号scds，驱动器20在短路的情况下随后可以断开晶体管以便中断电流ic，或者控制晶体管21以限制电流ic。

在一些实施例中，锁存电路26包括与门，与门后面是异步触发器。一旦检测到短路（两个比较器24、25都输出逻辑1），即使后一个比较器同样输出0（例如当从图4中的区域46转变到区域45的无重叠部分时），所述异步触发器仍把信号scds“保持”在指示短路的值（例如逻辑1）上。

虽然在图2中把锁存电路26和驱动器20描绘为分开的实体，但是在一些实施例中锁存电路26可以是驱动器20的一部分。可以按照任何所期望的方式来设计驱动器20对检测到的短路的响应。例如，可以例如利用与通常对于断开晶体管所使用的栅极电阻和/或栅极电压相比较高的栅极电阻和/或较高的栅极电压（例如零伏特而不是负电压），较慢地执行晶体管21的断开以避免断开晶体管21时的电压峰值。

为了进一步说明利用如图2中所图示的器件进行短路检测，图3和4示出了示例性igbt的示例性切换行为。图3图示了正常操作中的切换行为，并且图4示出了短路情况下的行为。图3和4示出了随着时间以任意单位的各种电压或电流。图3和4的曲线仅仅是用于说明，并且时间尺度和曲线的形式可以根据晶体管及其控制的实现方式而变化。由这样的晶体管在功率应用中切换的典型电压可以处于300到1200v的量级，尽管更高和更低的电压也是可能的。典型的电流可以处于10a或100a或1000a的量级，但是所有其他值也是可能的。

图3示出了具有电感性负载的晶体管的闭合（接通）。在图3中，曲线30标示集电极-发射极电压，曲线31示出了栅极电压（例如图2中的ug），曲线32图示了负载电流（例如图2中的ic），并且曲线33实质上示出了曲线32关于时间的导数（di/dt）。电流关于时间的变化可能引起由电感性电流传感器所看到的感生电压，例如图2的电感23上的电压降。区域35图示了其中栅极电压31具有高于参考电压（例如图2中的ug,ref）的值的区域，所述参考电压在图3中处于大约100任意单位。在图3中，集电极发射极电压（曲线30）减小到饱和值，并且在该减小期间，栅极电压（曲线31）被保持在miller平台（miller效应），并且参考电压在图3的实施例中高于miller平台。miller平台的电压水平可以例如根据开关被接通到的电流水平而变化。

区域34是其中电流增大比预定电流斜率更强的区域（曲线32、曲线33的增大高于参考值，例如对应于图2中的uee’,ref的电感性电压降的参考值）。如可以看到的，区域34、35在图3的情况中不重叠。

图4示出了对于短路的相应图。曲线40示出了集电极-发射极电压，曲线41图示了栅极电压，曲线42图示了负载电流，并且曲线43图示了电流关于时间的导数，即图4中的曲线40到43分别对应于图3中的曲线30到33。如可以看到的，由于短路，电流（曲线42）上升到显著高于图3的情况的值。此外，在图4的情况中，其中电流增大的区域（图4中的44）与其中栅极电压（曲线41）比对于图3的区域35所使用的相同参考电压更高的区域45重叠。重叠区段在图4中被标记为46。应当注意的是，在图4中不存在miller平台，这是因为在短路的情况下晶体管无法像图3的情况那样减小其集电极-发射极电压。

因此，如根据比较图4和3可以看到，在短路的情况下，存在其中栅极电压（曲线41）高于阈值电压并且电流对时间的导数（43）是非零的区段46。图2的实施例中的该改变的电流引起电感23上的电压降，并且导致相应地高电压uee’，特别是该电压高于阈值uee’,ref。因此，如前面所解释的，当ug和uee’二者具有高于相应地选择的阈值（图2中的ug,ref和uee’,ref）的绝对值时，可以检测到短路。

换句话说，在图3的情况中，图2的比较器24、25在不同的分开的时间（例如比较器25在图3中的区域34期间，并且比较器24在图3中的区域35期间）输出逻辑1，而在如图4中所示的短路情况中，两个比较器在特定时间（例如在图4的区域46期间）同时输出逻辑1。

利用以上解释的方法，如图3和4中所图示的晶体管的接通期间的短路（在本文中也被称作短路模式1）以及当在短路事件之前晶体管已经被接通并且恒定的负载电流正流动时所发生的短路（在本文中也被称作短路模式2）二者都可以被检测到。对于当晶体管已被闭合时的短路模式2，栅极电压已经处于其最终值（即高于阈值），并且短路导致电流的快速增大，并且从而导致电压uee’也像上面那样超出阈值。因此，不仅可以检测到如图4中所图示的接通晶体管时的短路，而且还可以检测到当晶体管已被接通时的短路。

当在引起短路的路径中存在剩余杂散电感时，还可能发生微小的差异。这样的杂散电感限制在短路事件处开始的电流增大的斜率。如以上所解释的，图4示出了在短路路径中具有小杂散电感的短路模式1。在存在更高杂散电感的情况下，表示集电极-发射极电压的曲线40在其中存在负载电流43增大的时间期间将示出更强的陡降。由于负载电流的增大受到曲线41中示出的栅极-发射极电压的增大的控制，因此还可以检测到具有剩余杂散电感的过载或短路，所述剩余杂散电感是如此高，使得集电极-发射极电压中的陡降可以几乎达到晶体管的正常接通时的水平。

出于比较的目的，图4中的曲线40b表示高电感性短路模式1，其具有曲线42b中示出的负载电流的更加缓慢的增大。如可以看到，使用本文所描述的技术也可能在这里检测到短路。按照相应的方式可以检测到高电感性短路模式2。

如下根据前面的解释，在一些实施例中，参考电压uee’,ref可以被选择成使得晶体管21的负载电流的电阻性电压降不足以超出正常操作中的阈值，而是需要当电流ic增大时的电感23上的附加的电感性电压降或者比正常操作中显著更高的负载电流ic来超出参考电压uee’,ref。

因此，在一些实施例中，uee’,ref可以被选择成使得晶体管22的欧姆电压降在ic超出标称值的情况下（例如当其是标称值的三倍时）是足够的。在这种情况下，还可以检测到具有非常高电感的负载（这导致电流的缓慢增大（更低的di/dt））的短路，照此低的di/dt导致电感23处的低电压。

实施例可以与使用晶体管的去饱和来检测短路的传统驱动器一起使用。在图5中图示了相应的实施例。为了避免重复，对图5和2的实施例共同的元件具有相同的附图标记并且将不再进行详细讨论。在图5中，传统的驱动器50被用来控制晶体管21。驱动器50具有去饱和（desat）输出端子，所述输出端子在传统方法中将被用于检测晶体管21的去饱和状态以便检测短路。在图5的实施例中，该引脚或端子替换地被用于感测通过以上关于图2到4讨论的检测方法所指示的短路情况。特别地，在图5中，比较器24、25的输出被馈送到与门56，与门56后面可以是比如异步触发器之类的锁存元件和/或延迟元件（图5中未示出）。与门56的输出经由二极管57与驱动器50的desat输出端子耦合。驱动器50在desat端子处提供低的恒定电流，所述desat端子在传统上经由二极管57与晶体管21的集电极端子c耦合。在许多传统情况下，晶体管模块（特别是igbt模块）可以具有针对该情况的附加的集电极端子（辅助集电极端子）。当晶体管21处于去饱和中即集电极发射极电压超出阈值（例如超出几伏特）时，驱动器50无法再对于该电压驱动前面提到的恒定电流，并且从而检测到错误。

在图5的器件中，与门56在没有检测到短路的情况下输出零（例如零伏特），并且由驱动器50输出的前面提到的恒定电流可以下降到该零伏特水平，并且因此由驱动器50驱动。在短路的情况下，两个比较器24和25都像前面输出那样输出逻辑1，并且因此与门56输出逻辑1，其例如可以对应于12到15伏特范围内的电压。对于这样的电压，驱动器50无法再驱动恒定电流，并且因此检测到短路情况并且采取适当的措施，例如切断（断开）晶体管21。

在图5的实施例中，例如比较器24、25和与门56可以被集成在模块中（可能与晶体管21一起），所述模块随后可以与传统驱动器50组合。在一些实施例中，在与门56的输出处可以附加地提供低通滤波器和/或比如异步触发器之类的锁存元件。这些元件可以确保在短路的情况下，对应于逻辑1的电压在与门56的输出处存在足够长的时间以使得驱动器50作出反应。

在前面的实施例中，栅极电压ug被施加在栅极端子g与辅助发射极e’之间，并且在发射极e与辅助发射极e’之间测量电压uee’。在其他实施例中，可以使用另一个辅助发射极。在图6中图示了相应的实施例。图6图示了根据实施例的器件的一部分。其他部分（例如短路检测）可以例如使用如图2和5中所图示的两个比较器来实施。

如图6中所图示的，当驱动器20控制晶体管21时，在切换事件期间，栅极电流ig经由晶体管21的栅极端子g、栅极电阻60、栅极-发射极电容61、电阻器63和电感62流到辅助发射极端子e’。电感62和电阻器63例如由结合线或另一电气连接形成，如前面所提到的，结合线或另一电气连接把晶体管21的发射极接触件与辅助发射极端子e’耦合。取代结合线，还可以使用其他种类的连接，例如所谓的带式结合（ribbonbond）或线夹（clip）。如这里所使用的线夹是更宽的导电条带，所述导电条带经由焊接或低共熔方法、烧结等等耦合到芯片管芯上的金属化。带式结合或线夹常常被用于负载端子。因此，虽然结合线在本文中作为示例被用于一些电气连接，但是一般来说可以通过多种方式来实施本文中的电气连接。

在晶体管21的切换事件处发生的ig的改变可能导致电感62和电阻器63上的不可忽略的电压降，这影响电压uee’，其在前面解释的实施例中被用于检测短路。在一些实例中，取决于dig/dt的量值以及电感62和电阻器63的值，该电压降对于先前所讨论的电路可能导致短路的意外指示，特别是导致比较器25意外地输出逻辑1。要注意的是，在其他实现方式中，取决于所使用的电压和电流以及特定的晶体管实现方式，这不一定是问题。这样的意外检测特别可能在切断（断开）晶体管21时发生，因为此时当开始切换时，比较器24输出逻辑1，其对应于图3的区域35。

在其中尽管不存在短路但是存在意外短路检测的危险的这样的实现方式中，在实施例中，如图6中所示可以提供另一个辅助发射极e’’，并且取代电压uee’，发射极e与另一个辅助发射极e’’之间的电压uee’’可以被用于检测短路情况。另一个辅助发射极e’’可以是例如经由一条或多条结合线耦合到晶体管21的发射极接触件的附加的端子。由于另一个辅助发射极e’’仅被用于获得电压uee’’，并且不被用于栅极控制，因此前面所解释的对晶体管21进行切换时的效果不会影响电压uee’’。

在其他实施例中，其他端子或内部节点还可以被用于测量电感性和/或欧姆电压降。在实施例中，通常在两个节点之间测量电感性和/或欧姆电压降，其中负载电流在所述两个节点之间流动。取决于节点，必须相应地调节相应的参考电压uee’,ref。在图7中示出了针对这样的实施例的示例。同样，先前已经讨论的元件或组件具有相同的附图标记，并且将不再进行详细讨论。

取代测量电压uee’，在图7的实施例中，通过差分放大器70测量节点71与发射极e之间的电压并且将所述电压提供到比较器25。除了对uee’,ref的可能必要的调节之外，效果与使用电压uee’相同，即在ic的高斜率下生成电感23上的高电压降，其随后被用于短路检测。取代与门56，可以使用任何其他可用的锁存电路。此外，取代驱动器20，可以使用比如具有desat端子的驱动器50之类的驱动器。节点71例如可以是包含晶体管21的封装内的金属导电部件上的节点，或者直接处在晶体管21的芯片金属化上的节点。

在一些实现方式中，在接通晶体管时，在负载电流ic中可能发生较强的振荡，这在某些情况下可能导致对短路的意外检测，尽管并不存在短路。在其中可能发生这种情况的实现方式中，可以使用检测振荡的检测电路，当检测到振荡时，所述电路例如在预定义的时间内暂时停用短路检测（例如通过把图2中的锁存电路26的输出设定到零）。例如，当例如经由电感23上的正的电压降检测到负的dic/dt时，可以执行这样的停用。这样的dic/dt的负值通常不会在短路期间发生，其中ic如参照图4所解释的那样增大。

如以上所示，使用电阻22和电感23（其可以是例如以上所解释的结合线或另一适当的电气连接的寄生电阻或电感）上的电压降的测量，可以主要经由电感上的电压降来检测硬短路（其中电流快速增大），而可以经由电阻（比如电阻22）上的电压降来检测具有更加缓慢的电流增大的“软”短路。为了仅检测具有高电感性电压降的硬短路，可以选择比较器25处的更高阈值电压。相比之下，“软”短路需要比较器25处的更低参考电压，以便对于短路足够敏感。在实施例中，为了降低错误短路检测的可能性，高参考电压可能是合乎期望的。因此，在实施例中，提供到比较器25的参考电压uee’,ref可以是可适配的。

例如，在实施例中，只要栅极电压ug低于阈值，就可以使用uee’,ref的相对更高的值。一旦栅极电压超出特定阈值，可以使用相对更低的参考电压uee’,ref。在这样的实施例中，当晶体管被接通时，栅极电压较低，并且使用高阈值电压比较器25。因此，可以以针对错误检测的较高鲁棒性来执行正常的接通。

当在晶体管被接通时存在短路时，所述阈值被超出（特别在低电感性短路的情况下）。在高电感性短路的情况下（即经由作为（剩余）负载的高电感的短路），栅极电压达到其最大值，而dic/dt行为主要由短路电感主导。当使用高栅极电压时，电阻器22和电感23上的电压降与更低的阈值电压进行比较，从而也能够检测这种类型的故障。此外，通过这样做，检测可以在晶体管的接通状态期间对非常软的短路快速作出反应。

在一些应用中，可以组合使用多个功率晶体管。在这样的应用中，可能发生的情况是，对一个晶体管的切换会意外地触发另一个晶体管中的短路检测。在这样的情况下，为了防止一个晶体管的切换期间的错误短路检测，可以暂时停用另一个晶体管的短路检测。现在将参照图8和9讨论针对这样的方法的示例。

图8示出了一种应用情形，在所述应用情形中功率晶体管82a、82b、82c、85a、85b和85c被用来控制电动机81。在图8的实施例中，电动机81是三相电动机。附图标记80标示电源，例如电池和/或缓冲电容器。在一些实施例中，电池80可以是汽车的电池，并且电动机81可以是汽车中的电动机。晶体管82a和85a形成向电动机81的第一端子选择性地供给电流的第一半桥，晶体管82b和85b形成向电动机81的第二端子选择性地供给电流的第二半桥，并且晶体管82c和85c形成向电动机81的第三端子选择性地供给电流的第三半桥。如图8中所图示的，晶体管82a到82c、85a到85c分别被提供有续流二极管83a到83c、86a到86c。

在实施例中，出于成本原因，在图8中总体上被标记为84的晶体管85a到85c（也被称作低侧晶体管）由共同的逻辑供给。特别地，图8中的晶体管85a、85b和85c具有共同的负载发射极端子e，但是具有单独的辅助发射极端子e’1、e’2、e’3以及单独的栅极端子g1、g2和g3。对于晶体管82a到82c，在实施例中提供具有单独的发射极端子e的单独的短路检测逻辑，使得该问题对于这些晶体管没有那么严重。

附图标记87a到87c和88a到88c指示例如通过结合线和/或其他连接元件的寄生电感，类似于前面提到的实施例的电感23。

对于晶体管85a到85c的短路检测例如可以使用与对应的晶体管相关联的发射极端子e与辅助发射极端子e’之间的电压降，如前面所解释的那样。但是，对晶体管85a到85c之一的切换可能引起电感88a到88c处的电压降，这可能导致另一个晶体管处的错误短路检测。因此，在实施例中，对于一个晶体管（例如晶体管85a）的短路检测只有在其他晶体管（例如85b和85c）当前都没有进行切换时才是活动的。换句话说，只有当其他晶体管处于稳定的闭合或断开情况时，短路检测才是活动的。

通过监测栅极g1、g2、g3处的栅极电压可以获得该条件。例如，当栅极电压低于下限阈值时，例如零伏特或-5伏特，晶体管处于稳定断开状态。如果栅极电压高于上限阈值，例如+11伏特、+12伏特等等，晶体管处于稳定闭合状态。如果栅极电压处于前面提到的阈值之间，则晶体管被评估为刚好切换。

由于这样的切换事件通常具有非常短的持续时间，例如小于一毫秒，因此短路检测仅仅对于短的时间被停用。

图9示出了例如对于图8的三个晶体管85a到85c可用的检测逻辑。对于每一个晶体管，分别提供输入级90a、90b和90c。在下文中将详细描述输入级90a。输入级90b、90c二者都被相应地实施，并且附图标记彼此对应，其中对于输入级90a的“a”由对于输入级90b的“b”和对于输入级90c的“c”取代。例如，输入级90a的组件91a对应于输入级90b中的组件91b，并且对应于输入级90c中的组件91c。

输入级90a包括第一比较器91a、第二比较器92a和与门94a。比较器91a实质上对应于前面例如在图2中讨论的比较器25，并且把由第一晶体管（例如图8的85a）的负载电流在电感性负载（例如结合线的电感，如前面所讨论的那样）处引起的电压降与参考值进行比较。第一晶体管的电压降被标记为di/dt1（因为电感性电压降取决于负载电流对时间的导数），并且相应的参考值在图9中被标记为di/dtref。di/dtref可以例如对应于前面所讨论的uee’,ref。如前面关于图2所解释的值di/dt1和di/dtref是负值，使得当电压降的绝对值超出阈值时，比较器91a输出逻辑1。

第二比较器92a把第一晶体管的栅极电压（其在图9中被标记为gate1）与上限栅极电压阈值gateref,high（其可以对应于图2的ug,ref）进行比较。当第一晶体管的栅极电压超出参考值gateref,high时，第二比较器92a输出逻辑1。当两个比较器91a、92a都输出逻辑1时，与门94a输出逻辑1，其如前面所讨论的那样可以指示短路情况。

此外，输入级98包括第三比较器93a。第三比较器93a把栅极电压gate1与小于参考值gateref,high的下限参考值gateref,low进行比较。当栅极电压gate1超出下限栅极参考值gateref,low时，第三比较器93a输出逻辑1，并且否则输出逻辑0。

第二比较器92a和第三比较器93a的输出被提供到异或门95a。当第一晶体管处于切断状态时，栅极电压gate1低（低于下限参考gateref,low），并且因此两个比较器92a、93a都输出逻辑0。因此，在该状态下，异或门输出逻辑0。

当晶体管完全接通时，栅极电压gate1超出两个参考电压gateref,high和gateref,low，并且因此两个比较器92a、93a都输出逻辑1。因此，在该状态下，异或门95a也输出逻辑0。

当晶体管正在切换时，栅极电压处于gateref,low与gateref,high之间。在该状态下，比较器93a输出逻辑1，并且比较器92a输出逻辑0。因此，在该状态下，异或门95a输出逻辑1。因此，总而言之，异或门95a在晶体管正在进行切换时输出逻辑1，并且在晶体管处于稳定切断状态或稳定接通状态时输出逻辑0。

因此，在输入级90a中，第二比较器92a具有两项功能：一方面其被用于类似于图2的比较器24的短路检测（经由与门94a）；以及另一方面其被用于检测晶体管的切换状态（经由异或门95a）。在其他实施例中，对于这两项功能可以使用单独的比较器，其可能具有不同的阈值。

如以上所提到的，输入级90b、90c相应地进行操作。

在图9的实施例中，参考值（di/dtref、gateref,high和gateref,low）对于所有三个输入级90a、90b、90c都是相同的。在其他实施例中，对于不同的输入级可以使用不同的阈值电压。

异或门95a、95b和95c的输出被提供到三或门（tripleorgate）96。因此，当三个晶体管当中的至少一个当前正在进行切换时（即其栅极电压处于gateref,low与gateref,high之间），三或门96输出逻辑1，并且只有当所有晶体管都没有在进行切换时才输出逻辑0。

此外，图9的检测逻辑包括分别对于每一个晶体管的输出级97a、97b和97c。输出级97a到97c具有相同的结构，并且类似于输入级，将仅对输出级97a进行详细描述，其他输出级97b、97c相应地进行操作。

输出级97a包括与门98a和异或非门99a。异或非99a接收来自异或门95a和三或门96的输出。当异或门95a和三或门96二者都输出逻辑0时（没有一个晶体管正在进行切换），异或非门99a输出逻辑1。当异或门95a和三或门96二者都输出逻辑1时（第一晶体管正在进行切换），异或非门99a也输出逻辑1。在这两种情况中，接收异或非门99a和与门94a的输出的与门98a具有根据与门94a的输出状态的输出状态，并且因此输出由与门94a提供的短路检测。换句话说，在这些情况中，短路检测被启用。

但是，当异或门95a输出逻辑0并且三或门96输出逻辑1时，这意味着第一晶体管没有在进行切换，但是其他晶体管之一当前正在进行切换。在这种情况下，异或非门99a输出逻辑0，并且因此与门98a也输出逻辑0，从而实际上在其他两个晶体管当中的一个（或两个）的切换期间禁用了对于第一晶体管的短路检测。这同样适用于其他晶体管。

应当注意的是，虽然图8和9示出了对于三个晶体管的示例，但是这里所描述的技术的应用不限于三个晶体管（或者如图8中的三个半桥），而是可以被应用于任意多个晶体管（例如两个晶体管或者四个或更多个晶体管，两个半桥或者四个或更多个半桥），其中晶体管之一中的切换事件可能导致其他晶体管之一中的错误短路检测。

如前面所提到的，在一些实施例中，取代立即完全切换晶体管，至少首先可以减小电流。图10图示了相应的实施例。同样，为了避免重复，在先前的附图（比如图2）中已经讨论的特征和元件具有相同的附图标记，并且将不再进行详细讨论。

在图10中，附加地明确示出了栅极电阻100，尽管这样的栅极电阻也可以存在于其他实施例中。此外，图10的实施例中的晶体管21的栅极端子经由齐纳（zener）二极管101、可选的二极管102和晶体管103耦合到接地。晶体管103由锁存电路26输出的短路检测信号控制。

只要没有检测到短路，晶体管103就断开，并且由齐纳二极管101、二极管102和晶体管103提供的路径实质上对所示出的器件的操作没有影响。一旦检测到短路，锁存电路26的输出信号就闭合晶体管102。这就把晶体管21的栅极电压降低到齐纳二极管101的反向电压，例如降低到8与12v之间。因此，尽管发生短路，晶体管21仍然进行操作，但是具有降低的栅极电压并且因此具有更低的负载电流，这导致降低的功率耗散。在这些情况下，晶体管21可以在不受损坏的情况下承载短路电流更长的时间。在一段时间之后，驱动器20随后可以完全切断晶体管21。例如，驱动器20可以基于来自锁存电路26的信号切断晶体管21，或者可以使用传统的基于去饱和的短路检测。

二极管102是可选的，并且在晶体管21断开并且负的栅极电压被用于断开晶体管21时防止电流从接地经由栅极电阻器100流到驱动器20。

图11图示了根据另一个实施例的器件。图11的器件同样包括晶体管21，其经由栅极电压vgate使用栅极端子而经由栅极电阻器110受到控制。此外，晶体管21具有如前面解释的集电极端子c、发射极端子e和辅助发射极端子e’。111表示例如由结合线引起的辅助发射极端子e’与发射极端子e之间的电感和电阻，如前面所解释的那样。

图11的实施例包括如前面所解释的短路检测电路，所述电路具有对应于前面所解释的比较器24、25的比较器1111和1112。vref,gate对应于前面所解释的ug,ref，并且vref,di/dt对应于前面所解释的uee’,ref。比较器1111、1112的输出被馈送到与门1113，所述与门1113例如对应于前面所讨论的与门56。因此，来自与门1113的逻辑1输出指示短路情况。

此外，图11的实施例包括附加的电路，接下来将对所述电路的功能进行解释。

电路部分116包括比较器118以及由电阻器119和电容器1110形成的低通滤波器。比较器118把栅极电压与参考电压vref进行比较。当栅极电压小于指示晶体管21的切断状态的电压水平vref,off（例如0v）时，比较器118向前面提到的低路径输出逻辑0。因此，与门117输出逻辑0，这使得图11的实施例中是p沟道mosfet的晶体管111闭合。因此，晶体管21的栅极接触件处的栅极电压经由晶体管111和二极管112被拉到预定值vc。

当栅极驱动器现在被激活以闭合晶体管21时，由于二极管112正在阻断，因此晶体管21的栅极处的电位可以上升到vc并且更高。在达到vc之前，在比较器118处超出vref,off，使得比较器118向低路径119、1110输出逻辑1。因此，根据低通滤波器的时间常数，耦合到块116的与门117的输入上升到逻辑1。

与门1113的输出耦合到触发器1114，并且触发器1114的反相输出耦合到与门117的输入。当在前面提到的晶体管21的闭合处不存在短路时，与门1113输出逻辑0，并且因此触发器1114的反相输出向与门117输出逻辑1。当与门117的两个输入都处于逻辑1时（在低通滤波器的时间常数之后），与门117输出逻辑1，从而断开晶体管111。因此，栅极电压可以继续上升，从而最终闭合晶体管21。在图11的实施例中，与门117被设计成使得与门117的输出处的逻辑1达到由晶体管21的操作栅极电压给出的最小电压，所述电压例如可以处于例如8到18v的范围内。在其他实施例中，可以使用具有对于逻辑1的比如3.3v的标准逻辑电平的逻辑门。在这种情况下，电平移位器或其他适当的电路可以被用来基于由比如与门117之类的逻辑门输出的电压提供适当的栅极控制电压。

但是，如果存在短路，则触发器1114的反相输出的输出是0（因为在这种情况下与门1113输出逻辑1），并且晶体管111保持导通。这至少在某种程度上抑制了晶体管21的栅极电压的上升，从而延迟晶体管完全接通，并且因此降低了晶体管21在由于所检测到的短路被关断之前而损坏的概率。

图11中的附图标记113标示提供电压vc的电容。取代电容113，还可以提供齐纳二极管。在一些实施例中，vc例如可以处于例如5到12v的量级。

此外，触发器1114的重置输入r与比较器1111的输出耦合。这可以导致在短路情况过去之后的触发器1114的自重置功能。

可以根据晶体管21如何被驱动来选择vref,off。当栅极电压被设定到负电压以用于断开晶体管21时，vref,off例如可以被设定到0v或负电压。当栅极电压被设定到0v以用于断开晶体管21时，vref,off例如可以被设定到0v与晶体管21的阈值电压之间的值。

通过相应地改变逻辑电平，图11中图示的逻辑可以被适配于使用n沟道晶体管而不是p沟道晶体管111。

如已经提到的，所示出的各种修改可以彼此组合。例如，虽然几个实施例示出了图2的实施例的修改，但是来自不同实施例的这些修改当中的两项或更多项可以被联合实施。

图12图示了根据实施例的方法。虽然图12的方法被示出并且描述为一系列动作或事件，但是这些动作或事件被呈现的顺序不要被解释为限制性的。图12的方法可以使用关于图1到11所示出并讨论的器件来实施，但是不限于此。关于图1到11的器件所讨论的修改和变型也可以被应用于图12的方法。

在图12中的120处，提供半导体开关的控制端子处的电压，例如igbt或mosfet的栅极电压。在121处，提供由负载端子处的负载电流的电压降所引起的电压，例如以上所描述的发射极与辅助发射极之间的电压。在122处，基于在120和121处提供的电压的量值检测短路情况。例如，如前面所解释的，当两个电压同时超出对应的量值（特别是绝对量值）时，可以确定短路情况。

如已经提到的，以上的实施例应当被解释为作出限制，而是仅仅用于说明性目的。

本文所使用的术语“具有”、“含有”、“包含”、“包括”等等是开放性术语，其指示所陈述的元件或特征的存在，而不排除附加的元件或特征。除非上下文明确地另行指示，否则冠词“一”、“一个”和“该”意图包括复数和单数。

考虑到以上的变型和应用范围，应当理解的是，本发明不受限于前述的描述，也不受限于附图。替代地，本发明仅由所附权利要求书及其法律等效物限制。