本发明涉及一种识别老化回收集成电路的片上检测系统及测试方法，尤其是一种能够利用路径时延校准的方式识别出老化或回收集成电路的片上检测系统和测试方法，属于集成电路可测性设计(designfortest)领域。
背景技术：
：：近年来，越来越多的伪造集成电路(counterfeitintegratedcircuit)流入电子元器件供应链中。这不仅给集成电路设计和制造厂商带来了觉得经济损失，同样给用户带来了重大的安全威胁和隐患。如今伪造集成电路已经成为政府和整个电子信息产业的共同担忧。其中超过80％的伪造集成电路都是老化回收的集成电路，而老化回收的集成电路必然会受到负偏置温度不稳定性(nbti)和热载流子注入(hci)等老化效应的作用发生性能降级。其中最为显著的性能参数降级就是路径时延的增加，即δp(t)，其中t是集成电路经历的老化时间。经过对现有的技术文献检索，我们可以发现，除传统的伪造集成电路检测方式，如物理不可克隆功能(puf,physicalunclonablefunction)设计、硬件计量方法(hardwaremetering)之外，电脑辅助设计(cad,computer-aideddesign)、环形振荡器(ro,ringoscillator)和可靠性数据分析方法(reliabilitystatisticalanalysis)是几个现在主要的检测老化回收集成电路手段。但是上述方案普遍存在以下几项缺陷：①面积和功耗开销太大；②检测或识别精度不够高；③用户使用和测试成本高昂；④无法检测出芯片当前的性能状态。技术实现要素：本发明的目的在于提供一种识别老化回收集成电路的片上检测系统及测试方法，设计一种能够指示出路径时延的恶化程度δp(t)的片上检测系统，从而识别出集成电路或芯片经历的老化时间。该片上检测系统能够通过控制校准路径(calibrationpath)连入的缓冲器(buffer)数目进行时延校准(calibration)的方式，将校准路径时延与时钟信号进行校准。从而以不同老化时间t对应的校准后的校准路径连入的缓冲器数目n的变化，表征当前老化阶段和老化时间。这样的片上检测系统设计能够达到一种老化时间“自标识”的作用。本发明设计的一种识别老化回收集成电路的片上检测系统,主要由以下几个部分组成：①目标检测寄存器。与芯片用于测试的jtag接口交互，用户通过jtag接口输入测试数据向量(tdv,testdatavector)配置目标检测寄存器(tdr,testdataregister)。极大节省了片上设计的管脚开销。②外围电路。由控制逻辑、译码器和编码器组成。目标检测寄存器的配置值经过外围电路编码、译码之后输出一组控制信号给时延校准模块。③时延校准模块(dcm,delaycalibrationmodule)。dcm模块由校准路径和两个寄存器ff1和ff2组成，ff1的输出经过校准路径之后进入ff2的输入。校准路径是一条由缓冲器和多路选择器构成的长路径，其中，一个缓冲器和一个多路选择器就是校准路径的一级。从外围电路输出的控制信号作为n级缓冲器的选择信号(n-bss,n-bitbufferselectionsignal)控制连入的缓冲器数目，改变校准路径的时延，从而与时钟信号进行校准。④时钟路径和关键路径。时钟信号的周期能够提供一个准确的时延信息，所以经过时钟路径的系统时钟信号被用作校准过程中的基准信号。关键路径是指芯片单个时钟域内，路径时延最大的那一批路径，因此最容易受到老化效应的影响造成芯片的性能降级。因此通过被时钟信号校准过的校准路径测量关键路径的时延，得出芯片在当前老化状态下的性能。本发明设计的一种识别老化回收集成电路的片上检测系统的测试方法，具体步骤如下：步骤一：配置目标检测寄存器。使用jtag接口输入测试数据向量(以下简称tdv)，对目标检测寄存器(以下简称tdr)进行配置，确定好tdr中每一个寄存器存储的逻辑值。tdr内部指令和tdv经过外围电路译码后，输出控制信号给时延校准模块用于校准。步骤二：对时延校准模块内的校准路径进行校准。由外围电路输出的n级缓冲器的选择信号作为控制信号，通过选通校准路径上连入缓冲器的数量的方式，控制校准路径的时延逐级递增或递减。在不同老化时间作用下，通过控制连入校准路径的缓冲器数目不同，对信号进行校准。步骤三：校准结果作为测试数据向量输出。在基准信号被正确校准时，将此时的控制信号、tdr指令、输入和输出的测试数据作为tdv输出给用户。步骤四：根据理论模型求解老化时间。在本发明中将以负偏置温度不稳定性(nbti,negative-biastemperatureinstability)老化效应为基础理论模型，根据测试得到的tdv和路径时延-老化时间模型去求解待测集成电路的老化时间。步骤五：片外测试流程。对于搭载本发明的片上检测系统的全新芯片，厂商首先得到它的出厂测试参数即校准结果tdv；然后对这样的一组全新芯片样本加速老化，得到对应不同老化时间的tdv；通过样本建立数据库，使用支持向量机分类方法训练出每个老化时刻的tdv识别边界；根据这些识别边界建立老化时间查找表，以供用户查询。本发明设计的一种识别老化回收集成电路的片上检测系统及测试方法，优点在于：①面积和功耗开销较小；②容易部署在大规模的集成电路上，用作片上测试结构；③识别老化回收集成电路的经历的老化时间误差很小，不超过30天；④时延校准模块的测试精度非常高，能够达到15ps；⑤能够检测芯片在当前老化状态下的工作性能。附图说明图1是本发明一种识别老化回收集成电路的片上检测系统的结构示意图。图2是时延校准模块(dcm)的结构示意图和相关信号。图3是本发明设计的片外测试流程。具体实施方式下面将参照附图，介绍本发明设计的老化回收集成电路片上检测系统的具体操作流程和实施方式。步骤一：测试者和用户通过jtag测试访问端口(以下简称tap)配置好目标检测寄存器(以下简称tdr)，确定tdr中每一个寄存器存储的逻辑值。tdr内部的指令和测试数据向量(以下简称tdv)经过外围控制电路的控制逻辑译码之后输出n级缓冲器的选择信号(以下简称n-bss)控制校准路径连入的缓冲器(buffer)数量。其中n-bss信号将被用于后续步骤四的片外检测流程之中。步骤二：时延校准模块不仅需要被时钟信号校准，同时还能起到检测关键路径(criticalpath)时延恶化程度的作用。在dcm的设计中，时钟路径和关键路径(criticalpath)经过一个如图1所示的多路选择器mux1与校准路径(calibrationpath)相校准。在测试模式下，被命名为ff1的d触发器(dflip-flop)自动生成上升沿信号，然后这些激励信号经过dcm模块内的整个选通的校准路径(calibrationpath)被送到寄存器ff2的d输入端。与此同时，同样的一个时钟信号或脉冲的上升沿信号经过被选择的时钟路径或关键路径(criticalpath)送到ff2的ck时钟输入端，驱动时钟信号。当ff2的q输出端输出的逻辑值为‘1’时，可以说明校准路径(calibrationpath)的时延比时钟周期更短。反之，当ff2的q输出端输出逻辑值为‘0’时，说明校准路径(calibrationpath)的时延比时钟周期更长。同理，当关键路径(criticalpath)作为被选择路径经过mux1连入时，也可以将校准路径时延与关键路径时延做比较，从而达到该检测系统检测关键路径时延的目的。在测试开始之前，通过tdi管脚输入的tdv在配置好tdr之后，首先对dcm中的全部寄存器(dflip-flop)复位。此时进行校准，寄存器ff2输出为‘1’。tap控制器是在jtag测试协议中定义的一个状态机，通过内部状态改变来控制测试操作阶段，实现测试指令和数据的输入输出。tap控制器进入update-dr状态，配置好的tdr中的测试数据tdv通过并行输出(po,paralleloutput)接口输入片上系统的外围电路，在译码之后经过控制逻辑输出n-bss信号。tdv通过控制n-bss信号的输入逻辑值的变化，控制校准路径的路径时延递减，直到寄存器ff2的输出从逻辑值‘1’变为‘0’。当寄存器ff2输出从‘1’变为‘0’时，说明此时校准路径时延与时钟校准信号的周期最为接近，此时我们可以认为校准路径的路径时延被校准为系统时钟周期。步骤三：在每一次的校准操作完成之后，n-bss信号的逻辑值在外围电路编码之后通过并行输入(pi,parallelinput)接口被并行读出到目标检测寄存器(tdr)内，通过tdo管脚串行输出。从tdi串行输入的指令与从tdo串行输出的测试数据结果，如n-bss信号逻辑值、tdr指令等等，共同组成tdv将被用于后续的片外检测流程之中。步骤四：以负偏置温度不稳定性(nbti,negative-biastemperatureinstability)老化效应为基础理论模型，根据测试得到的tdv和路径时延-老化时间模型去求解待测集成电路的老化时间。部署了老化回收片上检测系统的芯片在出厂测试时，校准路径(calibrationpath)的路径时延会被固定为系统时钟周期，可以用t0表示。在经历了一段使用时间后，经历了一定的老化过程，校准路径时延会发生一定程度的恶化，此时使用该芯片的用户可以通过jtag接口对校准路径(calibrationpath)进行重新校准，改变测试输入激励和指令tdv，控制逐级减少连入的缓冲器数目和级数，直至校准路径时延被重新校准为时钟周期t0。根据路径时延公式，可以得到时钟信号周期t0与两次测试数据向量tdv中的n-bss信号测量值n0和n1的关系，用以下等式表述为：其中，n0和n1分别代表的是同一芯片在老化时间为t0和t1时刻，校准路径(calibrationpath)连入的缓冲器级数，也就是n-bss信号的逻辑值结果。n0和n1在整个老化回收集成电路的检测流程中存在测试数据向量tdv之中。d0(i)是在老化时间为t0的时刻，校准路径中第i个缓冲器的门级时延。d1(j)则是在老化时间为t1的时刻，校准路径中第j个缓冲器的门级时延。另外，在忽略制造不确定性的前提下，根据tdv中已有的测试数据，可以对每一个连入的缓冲器的时延进行估算。从而根据每一个缓冲器时延的恶化程度，建立起tdv中的数据n0和n1、时钟周期t0与老化时间t之间的关系。校准路径上，单个缓冲器门级时延从t0到t1时刻的恶化程度为：其中δd为校准路径上的单个缓冲器时延经历老化时间t(t＝t1-t0)的变化值。因此，我们将(1)和(2)联立，并且代入到(3)中所描述的nbti老化作用下时延-老化时间模型中：并将公式化简参数归一化，可以得到老化时间t与测试数据向量tdv中的多个n之间的关系，用以下等式表述：其中anbti和bnbti都是nbti效应作用下的复合参数，通常与器件工艺和材料、老化作用环境相关。步骤五：集成了本发明所涉及的识别老化回收集成电路的片上系统的芯片的片外测试流程如下。在片外测试流程中，采用基于机器学习的数据分析方法，使用支持向量机分类(svm,supportvectormachineclassification)，通过对多组数据向量进行训练，建立起校准路径的路径时延(pathdelay)以及测试数据向量(tdv)在不同的老化阶段和时刻的分类边界。如图3所示，片外测试流程主要分为七个阶段：(1)全新芯片出厂测试参数。每当一个全新的芯片被生产出厂时，校准路径(calibrationpath)的路径时延将会被时钟信号校准为t0。对应的测试数据向量为tdv0，tdv0中记录的一组校准路径连入的缓冲器数目和级数为n0。初始的关键路径也将被校准路径连入的缓冲器数目校准为np，信息记录在测试数据向量tdvp之中。这些出厂测试参数被记录在制造商的产品数据库中，同时开放给合法用户。(2)测试数据向量。每一个待测芯片都能够提供一组测试数据向量tdvs，其中包括在老化时间为t1时刻，记录校准路径连入缓冲器数目n1的测试数据向量tdv1。同时还包括记录此时关键路径校准结果nq的测试数据向量tdvq等等。另外，在每一个测试数据向量tdv中，其实都包含着多组不同区域、型号的校准路径与时钟信号的校准结果n1(a)，n1(b)，……，n1(x)，所以测试数据向量tdv1可以表示为一个向量的形式(3)出厂测试。当这一批次的芯片刚刚被制造出厂时，校准路径(calibrationpath)的路径时延将会被时钟信号周期校准，即t0。制造厂商将此时的校准路径中连入的缓冲器数目n0记录为出厂测试参数，存录该出厂测试参数的测试数据向量tdv0，向量形式表示为该出厂测试参数n0以及出厂测试数据向量将随出厂的产品一同提供给用户。(4)用户测试。当用户拿到通过各种渠道购买的芯片时，想要鉴别这一个或一组芯片是否为老化回收的伪造集成电路。由于回收集成电路的片上检测系统已经提前被部署在芯片上，同时也为用户提供了出厂测试参数n0以及出厂测试数据向量因此用户只需要通过jtag接口对目标检测寄存器tdr进行配置，通过简单的几个步骤对校准路径与时钟信号进行校准，得到在这个待测芯片的校准结果即n1以及测试数据向量tdv1，向量形式表示为根据制造厂商提供的n0和tdv0，可以得到连入缓冲器数目的变化δn＝n0-n1，以及测试数据向量的差值用户如果关注该芯片的关键部件性能，还可以通过测试得到关键路径校准结果nq以及对应的测试数据向量tdvq，与n1和tdv1相似，但在这里不做过多讨论。(5)老化测试。在芯片出厂之前，制造厂商为了筛除坏片、确定该批次芯片的可靠性程度，会在制造测试之中加入缺陷和加速老化测试(burn-intest)。在加速老化测试的过程中，制造厂商可以确定不同测试压力下对应的芯片老化时间，在这种测试条件下对片上检测结构进行校准，确定出这个老化时刻对应的校准结果。如图3所示，在芯片老化时间为t1的时刻，对应的校准路径连入缓冲器数目n1以及测试数据向量tdv1；在芯片老化时间为t2的时刻，对应的校准路径连入缓冲器数目n2以及测试数据向量tdv2；……；在芯片老化时间为tx的时刻，对应的校准路径连入缓冲器数目nx以及测试数据向量tdvx。(6)训练边界。由于制造不确定性存在，经历了同一老化时间t1的不同芯片对应的校准结果n1以及测试数据向量tdv1并不尽相同，所以无法直接根据单一的测试结果简历老化时间查找表的。制造厂商必须在多种测试条件和环境下对大量的芯片进行测试，得到全面的测试结果。当收集到了足够的测试数据之后，根据老化时间t，校准结果n以及测试数据向量tdvs可以使用支持向量机(svm,supportvectormachine)训练得到全新集成电路的边界，还可以通过svm分类的方法，为每一个老化时刻确定识别边界。在这个边界条件下，可以建立起老化时间查找表，只要用户得到校准结果n以及测试数据向量tdvs便能够通过查表等方式确定待测芯片的老化时间。(7)老化时间查找表(lut,look-uptable)。建立起不同校准结果差值δn以及测试数据向量tdvs对应不同老化时间范围的查找表反馈给用户，以供查询。当前第1页12当前第1页12