分数带隙基准电压发生器的制作方法

本发明涉及一种用于在集成电路器件中生成基准电压的电路并且更具体地涉及一种用于生成小于带隙电压的基准电压的电路。

背景技术：

带隙基准电压发生器电路在本领域中是众所周知的。这类电路被配置成用于生成约等于硅的带隙电压(vbg)(即，零度开氏温度下1.205伏特)的基准电压。例如，从超过1.8伏特的电源电压生成这类电压是没有意义的。然而，现在，集成电路器件配备有远低于1.8伏特的电源电压。实际上，一些集成电路器件或集成电路器件中的电路部分可以用低至0.5伏特的输入电源电压进行供电。以这类低输入电源电压水平来操作模拟电路系统(比如带隙基准电压发生器电路)是一种挑战。

在本领域中进一步意识到的是，所需要的基准电压可以小于带隙电压(即，次带隙电压)并且具体地可以是带隙电压的整分数。例如，对于以低电源电压进行操作的模拟电路，基准电压必须低于电源电压。例如，以1.0伏特的低片上电源电压进行操作的模拟电路可以要求0.6伏特的基准电压，该基准电压可以作为带隙电压的整分数(1.205/2)被获得。

分数带隙基准电压发生器电路的示例为如在图1中所示出的所谓的banba带隙基准电压发生器电路10。亦参见banba等人，“cmosbandgapreferencecircuitwithsub-1-voperation(利用sub-1-v操作的cmos带隙基准电路)”，ieee固态电路期刊，第34卷，第670-674页，1999年5月。晶体管q1的发射极区域比晶体管q2的发射极区域大n倍。在常见配置中，n＝8。晶体管q1和晶体管q2均被配置成二极管接法器件。运算放大器驱动晶体管m1和m2的栅极以促使运算放大器的反相输入端处的电压等于运算放大器的非反相输入端处的电压。在这些电压相等的情况下，电阻器r2中的电流i2与晶体管q2的基极-发射极电压(vbe)成比例(即，i2＝vbe/r2)。流过每个晶体管q1和q2的电流i1通过i1＝vtln(n)/r1给出。因此，流过每个晶体管m1和m2的电流im为im＝(vtln(n)/r1)+(vbe/r2)。电流im的第一分量与绝对温度成比例(ptat)并且第二分量与绝对温度互补(ctat)。因此，可以使电流im与温度无关(即，具有零或近零温度系数)。使用由晶体管m3形成的电流镜电路来镜像此电流im以生成温度无关的输出电流io。输出电流io流过电阻器r3以形成输出基准电压vref(其中，vref＝(r3/r2)(vt(r2/r1)ln(n)+vbe)。如果r3＝r2/n，则生成分数带隙基准电压vref＝vbg/n。更确切地，电阻比r2/r1被选择成使得ptat电压与温度的斜率抵消ctat电压vbe与温度的斜率。通常，如果n＝8，则r2/r1约等于9-10，以便平衡斜率并且获得补偿电压。这在数学上可以表示为：r2*log(n)/r1＝-(dvbe/dt)/(dvt/dt)，其中，d/dt是关于温度求导。

对于低功率应用，重要的是，基准电压发生器电路10中的电流较小。这需要使用占用相应地大量的集成电路芯片区域的大电阻值电阻器。因而本领域中需要支持低电流的低供电操作(即，低功率操作)和减少的集成电路区域占用的分数带隙基准电压发生器电路。

技术实现要素：

在实施例中，一种基准电压发生器电路包括：电流发生器电路，该电流发生器电路被配置成用于生成与绝对温度成比例的(ptat)电流和与绝对温度互补的(ctat)电压；分压器电路，该分压器电路被配置成用于对该ctat电压进行分压以在第一节点处生成经分压的ctat电压；电阻器，该电阻器连接在第二节点与该第一节点之间；以及输出电流电路，该输出电流电路被配置成用于从该ptat电流中生成拉ptat电流和灌ptat电流，其中，该拉ptat电流与该灌ptat电流是相等的，并且其中，该拉ptat电流被施加到该第二节点并且该灌ptat电流被施加到该第一节点；其中，该第二节点处的电压为分数带隙基准电压，该分数带隙基准电压等于该经分压的ctat电压与该电阻器两端的与该ptat电流成比例的电压降之和。

在实施例中，一种基准电压发生器电路包括：电路，该电路被配置成用于生成与绝对温度互补的(ctat)电压以及绝对温度成比例型(ptat)电流；输出电流电路，该输出电流电路被配置成用于从该ptat电流中生成从第一节点灌入的灌ptat电流以及被拉至第二节点的拉ptat电流，其中，该灌ptat电流与该拉ptat电流是相等的；电阻器，该电阻器直接连接在该第一节点与该第二节点之间；以及分压器电路，该分压器电路被配置成用于对该ctat电压进行分压以生成施加到该第一节点的经分压的ctat电压；其中，该第二节点处的电压为次带隙基准电压，该次带隙基准电压等于该经分压的ctat电压与该电阻器两端的与电阻器电流成比例的电压降之和，该电阻器电流等于该灌ptat电流和该拉ptat电流。

在实施例中，一种系统，包括：输入端，该输入端被配置成用于接收小于带隙电压的输入电源电压；时钟电路，该时钟电路由该输入电源电压供电并且被配置成用于生成时钟信号；电荷泵电路，该电荷泵电路被配置成用于接收该输入电源电压和该时钟信号并且生成小于该带隙电压的低电源电压；以及基准电压发生器电路，该基准电压发生器电路由该低电源电压供电并且被配置成用于生成基准电压，该基准电压超过该输入电源电压并且小于该低电源电压。该基准电压发生器电路包括：电路，该电路被配置成用于生成与绝对温度互补的(ctat)电压以及绝对温度成比例型(ptat)电流；输出电流电路，该输出电流电路被配置成用于从该ptat电流中生成从第一节点灌入的灌ptat电流以及被拉至第二节点的拉ptat电流，其中，该灌ptat电流与该拉ptat电流是相等的；电阻器，该电阻器直接连接在该第一节点与该第二节点之间；以及分压器电路，该分压器电路被配置成用于对该ctat电压进行分压以生成施加到该第一节点的经分压的ctat电压；其中，该基准电压在该第二节点处输出并且等于该经分压的ctat电压与该电阻器两端的与该ptat电流成比例的电压降之和。

附图说明

为了更好地理解这些实施例，现在将仅通过举例的方式参照附图，在附图中：

图1是现有技术中的分数带隙基准电压发生器电路的电路图；

图2和图3是低功率低区域分数带隙基准电压发生器电路的电路图；以及

图4是包括图2或图3的低功率低区域分数带隙基准电压发生器电路的集成电路器件的电路图。

具体实施方式

现在参照示出了低功率低区域分数带隙基准电压发生器电路20的电路图的图2。

电路20包括绝对温度成比例型(ptat)电流发生器电路22。电路22包括两个双极晶体管q1和q2。晶体管q2的发射极区域比晶体管q1的发射极区域大n倍。在实现方式中，n＝4或n＝8，例如，其中，优选相对较小的n值。晶体管q1和晶体管q2均被配置成二极管接法器件，其基极端子和集电极端子耦合至地(gnd)。运算放大器包括连接至晶体管q1的发射极端子的反相输入端(-)和通过电阻器r1耦合至晶体管q2的发射极端子的非反相输入端(+)。p沟道mosfet器件对(晶体管m1和m2)通过公共栅极端子连接至彼此并且进一步地使其源极端子连接至电源电压(vdd)节点。晶体管m1的漏极端子在运算放大器的反相输入端处连接至晶体管q1的发射极端子。晶体管m2的漏极端子在运算放大器的非反相输入端处连接至电阻器r1。运算放大器的输出端驱动晶体管m1和m2的栅极端子以促使运算放大器的反相输入端处的电压等于运算放大器的非反相输入端处的电压。在此条件下，这些相等的输入电压进一步等于晶体管q1的基极-发射极电压(vbe)，并且因此vbe电压存在于来自电路22的电压输出处在节点24处。流过电阻器r1的电流通过vtln(n)/r1给出并且等于流过晶体管m2的电流im。此电流im是ptat电流。然而，节点24处的电压(v24)源自vbe电压并且因此是与绝对温度互补的(ctat)。

电路20进一步包括被配置成用于将节点24处的电压除以整数值n的电压分压器电路26。电路26包括与(n-1)个二极管接法n沟道mosfet器件(晶体管m8(1)-m8(n-1))串联耦合的输入n沟道mosfet器件(晶体管m7)。晶体管m7-m8(n-1)的大小相等并且其源极-漏极路径在电源节点与地之间彼此串联连接。每个二极管接法晶体管的栅极端子耦合至其漏极端子。电压分压器电路26用于将节点24处的电压(v24＝vbe)除以n并且输出节点26处的经分压的电压(v26＝v24/n＝vbe/n)。作为示例，通过使输入晶体管m7与仅一个二极管接法晶体管m8串联连接，电压分压器电路26可以被配置成用于按照n＝2来进行分压(参见，图3)。按照n＝3进行分压的实现方式将会利用输入晶体管m7和串联连接的两个二极管接法晶体管m8(1)和m8(2)。因为节点24处的输入电压(v24＝vbe)是ctat，所以节点26处的电压(v26＝vbe/n)也是ctat。

还包括输出电流电路。通过输出电流电路的电流镜电路30提供从ptat电流发生器电路22输出的ptat电流，该输出电流电路包括第一p沟道mosfet器件(晶体管m3)，该第一p沟道mosfet器件具有耦合至电压供应节点的源极端子以及耦合至ptat电流发生器电路22的晶体管m1和m2的栅极端子的栅极端子。晶体管m3镜像电流im以从其漏极端子中拉出第一输出电流io1。

电流镜电路30进一步包括第二p沟道mosfet器件(晶体管m4)，该第二p沟道mosfet器件具有耦合至电压供应节点的源极端子以及耦合至ptat电流发生器电路22的晶体管m1和m2的栅极端子的栅极端子。晶体管m4也镜像电流im以从其漏极端子中拉出第二输出电流io2。

晶体管m3和m4是优选地匹配的器件，并且因此输出电流io1和io2彼此相等(io1＝io2)。

电路20的输出电流电路进一步包括由第一n沟道mosfet器件(晶体管m5)和第二n沟道mosfet器件(晶体管m6)形成的电流镜电路40。晶体管m5具有耦合至地的源极端子以及耦合至其漏极端子并且进一步耦合至晶体管m4的漏极端子的栅极端子。晶体管m6具有耦合至地的源极端子以及耦合至晶体管m5的栅极端子的栅极端子。电流镜电路40在晶体管m5的漏极处的输入端接收第二输出电流io2并且电流镜电路40在晶体管m6的漏极处的输出端生成灌电流is。晶体管m5和m6是优选地匹配的器件，并且因此灌电流is等于接收到的输出电流io2(io2＝is＝io1＝im)。晶体管m6的漏极端子在电压分压器电路26的输出端处连接至节点26。

电阻器r2具有在节点34处连接至晶体管m3的漏极端子的第一端子以及连接至节点26的第二端子(在电压分压器电路26和电流镜电路40的公共输出端处)。电流镜电路30和40进行操作以确保将相同的幅值电流施加到所应用的电阻器r2的两个端子(即，在节点34处将为输出电流io1的源极电流施加到电阻器r2的第一端子并且在节点24处将灌电流is施加到电阻器r2的第二端子，其中io1＝is＝im)。在此操作的情况下，ptat电流im流过电阻器r2以生成电阻器r2两端的等于r2*im的ptat电压降。相等的源极电流io1和灌电流is分别进一步确保了节点26处的经分压的电压(v26)维持如通过分压器电路26的操作设置的vbe电压的一小部分。

因此在节点34处在晶体管m3的漏极处生成了输出基准电压vref。此输出基准电压vref等于电阻器r2两端的电压降与节点26处的经分压的电压(v26)之和：vref＝im*r2+v26。因为电流im是ptat，所以电阻器r2两端的电压降也是ptat。然而，节点26处的经分压的电压(v26)是ctat。因此，可以使输出基准电压vref与温度无关(即，具有零或近零温度系数)并且优选地是次带隙(即，＜vbg)电压。在适当地选择了r1和r2的情况下，vref＝vbg/n。更确切地，电阻比r2/r1被选择成使得电阻器r2两端的ptat电压与温度的斜率抵消vbe/n的ctat电压与温度的斜率以获得节点34处的分数带隙电压。这在数学上可以表示为：r2*log(n)/r1＝-(dvbe/dt)/(n*dvt/dt)，其中，d/dt关于温度求导。

在vref＝(r2*io1)+v26的情况下，其中，io1＝im；

v26＝v24/n＝vbe/n

因此，vref＝(r2*im)+vbe/n。

im＝vtln(n)/r1

因此，vref＝((r2/r1)vtln(n))+vbe/n。

在如上文所讨论的那样相对于n适当地选择了r1和r2的情况下，vref＝vbg/n。

将注意的是，图2的电路20包括仅两个电阻器并且因此将比图1的电路10占用更小的集成电路区域。

为了针对电路20中的电流镜电路系统的操作确保适当的净空，电源电压vdd应优选地等于或超过1.0伏特。在一些集成电路器件和系统中，非常低的输入电源电压(vin)(大约0.5伏特)被施加到集成电路芯片上。在这类情况下，集成电路芯片可以包括电压升压电路(比如电荷泵电路)，以接收非常低的输入电源电压vin并且响应于时钟电路所生成的时钟信号生成电路20的电源电压vdd。这类配置示出在图4中。

前面的描述已经通过示例性和非限定性的示例提供了对本发明的示例性实施例的全面且信息性的描述。然而，当结合附图和所附权利要求书进行阅读时，鉴于前面的描述，各种修改和适配对于相关领域技术人员而言可以变得显而易见。然而，本发明的教导的所有这样和相似的修改仍将落入如在所附权利要求书中限定的本发明的范围之内。