一种电压基准电路的制作方法

本发明涉及基准电压源设计领域，尤其涉及一种内部集成的基准电压源。

背景技术：

目前采用耗尽型nmos管做基准电压源的电路，其技术原理图为图1所示，图1中m11是耗尽型nmos管。m12是增强型nmos管，m11的漏极连接一个稳定的电压源vdd，栅极和源极短接，m12的漏极和栅极短接，并连接m11的源极，作为基准电压源的输出vref，其大小与vdd无关，与温度无关，表达式推导如下：

所以

其中，vtd小于0，s1～s2表示m11和m12的宽长比，kd表示耗尽型nmos的迁移率，ke表示增强型nmos的迁移率，vtd表示耗尽型nmos型的阈值电压，vte表示增强型nmos的阈值电压。

由式(1)可以看出，输出电压vref的大小仅两种类型nmos管的阈值电压、迁移率和宽长比有关，当三者固定时，vref被确定，因此vref除了有良好的温度特性之外，还需要有良好的电源抑制比(psrr，powersupplyrejectionratio)。

技术实现要素：

为了实现提升电源抑制比的目的，本发明在供电电源vdd和输出vref的电源基准之间增加了vdd隔离电路，减小vref生成电路的供电电源对vdd的依赖关系。本发明要解决的技术问题，在于提供一种新型电压基准电路，解决基准电压电路的设计问题。

本发明是这样实现的：一种电压基准电路，包括隔离电路、基准生成电路，所述隔离电路的输入端与电源vdd连接，输出端与基准生成电路的输入端连接，所述基准生成电路的输出端与基准电压输出端连接。如图中所示的

具体地，所述隔离电路的输入端与nmos管m1的栅极连接，m1的源极与漏极连接，m1的源极还与nmos管m3的源极和栅极连接，m3的漏极接地；所述隔离电路的输入端还与nmos管m5的栅极连接，m5的源极与m1的漏极连接，m5的漏极与隔离电路的输出端连接。

具体地，所述基准生成电路的输入端与nmos管m2的栅极连接，m2的源极与漏极连接，m2的源极还与nmos管m4的源极和栅极连接，m4的漏极接地；所述m2的漏极还与基准生成电路的输出端连接。

进一步地，所述m2的漏极通过滤波电容c0接地。

本发明具有如下优点：省却电阻器件，工艺简单，调试电路及实际流片效果好，产生的交流噪声好，具有很高的电源抑制比，并相较于常用的带隙基准电路的元器件少，有着较低的成本及功耗。

附图说明

图1为本发明某具体实施例所述的基准电压电路图；

图2为本发明某具体实施例所述的基准电压电路模块图；

图3为本发明某具体实施例所述的基准电压电路图；

图4为本发明某具体实施例所述的等效小信号电路图。

具体实施方式

为详细说明本发明的技术内容、构造特征、所实现目的及效果，以下结合实施方式并配合附图详予说明。

一种电压基准电路，能够应用于需要与供电、温度变化均无关的苛刻的应用场景中。请参阅图3，本发明的电压基准电路包括隔离电路、基准生成电路，所述隔离电路的输入端与电源vdd连接，输出端与基准生成电路的输入端连接，所述基准生成电路的输出端与基准电压输出端连接。通过设计隔离电路将外接的vdd隔离在外，使得输出端输出的电压小于基准生成电路可以承受的电压，避免了击穿的风险，增强了电路的安全性，也能够使得输出端的电流更加稳定，杂波较少。通过基准生成电路生成片上基准电压，由于基准生成电路输入端输入的电压比较稳定，则生成的基准电压也更加稳定，安全，具有更好的电压抑制比。

在图3所示的具体的实施例中，所述隔离电路的输入端与nmos管m1的栅极连接，m1的源极与漏极连接，m1的源极还与nmos管m3的源极和栅极连接，m3的漏极接地；所述隔离电路的输入端还与nmos管m5的栅极连接，m5的源极与m1的漏极连接，m5的漏极与隔离电路的输出端连接；所述基准生成电路的输入端与nmos管m2的栅极连接，m2的源极与漏极连接，m2的源极还与nmos管m4的源极和栅极连接，m4的漏极接地；所述m2的漏极还与基准生成电路的输出端连接。其他为了降低电压抑制比的电路，思路设计都过于复杂，本发明通过将隔离电路与基准生成电路通过上述方式连接，极大地简化了电压基准电路的构图，并且在psrr的性能上具有良好的表现。

下面结合附图，对本发明的实施例进行详细描述。

如图1所示的两个mos管式的基准电压生成结构，在下文中简称为基准。第一基准由m1和m3构成，第一基准的输出连接m5的栅极，作为m5的直流偏置。第二基准由m2和m4构成，第二基准由m5的源极供电，输出为本发明实施例的输出。

本发明实施例的工作原理：

第一基准的工作原理：第一基准的工作电流im1，

所以

第二基准的工作原理：第二基准的工作电流im2

所以

为了分析简便，忽略一些二级效应，认为有效迁移率的温度系数很低，可忽略。那么为了获得不错的温度系数，对上是两边求导

如果则

为了满足第二基准的供电条件，m5的源极电压vs必须满足如下条件：

因为m5和m2串联，

im5＝im2(11)

所以

所以

所以

把代入上式，(vg-vte)是m3的过驱动电压，上式就变成了只与m5有关的不等式，据此就可以计算得到m5的尺寸范围。

输出电压vref中的小信号vref与电源vdd中含有的小信号vdd之比，就是电源的psrr。为了分析电路的电源抑制比，画出本发明实施例的等效小信号电路图，如图4。

m5栅极连接直流偏置，小信号为0。m5的小信号电流

gds5(vdd-vs5)-vs5gm5(16)

所以，关于m5的源极电压vs5的小信号表达式如下：

gds2(vs5-vref)＝gds5(vdd-vs5)-vs5gm5(17)

m5的小信号电流等于m4的小信号电流，表达式如下：

gds5(vdd-vs5)-vs5gm5＝vref(sco+gm4)(18)

先解vs5

代入解得

主极点|p|的表达式：

如果在满足温度特性的基础上，适当的增加从m4跨导可以提高低频的psrr和频带宽度。基准电压源是模拟集成电路不可或缺的一部分。图1所示的基准电压源并不具有很好的实用性，psrr不佳是其最主要的原因。本发明旨在通过改进电路结构，大幅度提升psrr又不引入其他器件，增加电路的复杂性。

其他一些进一步的实施例中，所述m2的漏极通过滤波电容c0接地。通过连接电容来进一步提高输入电压的稳定性，更好地解决了基准电压生成的问题。

以上所述仅为本发明的实施例，并非因此限制本发明的专利保护范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。