一种内置高速数据转换器的FPGA集成电路芯片的制作方法

本发明涉及一种fpga集成电路芯片，尤其涉及一种内置高速数据转换器的fpga集成电路芯片。

背景技术：

fpga(field－programmablegatearray)，即现场可编程门阵列，是在pal、gal、cpld等可编程器件的基础上进一步发展的产物,作为专用集成电路(asic)领域中的一种半定制电路而出现，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

许多数字处理系统都会使用fpga，原因是fpga有大量的专用dsp以及blockram资源，可以用于实现并行和流水线算法。一旦执行特定任务，fpga系统必须与现实世界相连接，而所有工程师都知道现实世界是以模拟信号而非数字信号运转的,这意味着需要使用模数转换器(adc)或数模转换器(dac)在模拟信号域与数字信号域之间进行转换。因此，通常情况下，fpga都要和高性能的adc和dac进行接口。

现有的fpga内部一般不含或者只有性能很低的adc和dac，工程师在使用fpga加adc和dac时不得不使用独立的fpga芯片、多个adc芯片和dac芯片。这些芯片共同使用时需要选择更高性能和更大成本的pcb材料并且占用许多的空间,这对许多对成本和空间考量更多的应用场景来说，多个芯片在pcb上组合使用已经满足不了需求。一般的fpga加adc和dac占用pcb空间在200mm²以上，这对很多应用场景如手持设备等来说已经太大，远远超出实际可以接受的范围。

技术实现要素：

为了解决上述这个问题，本发明提供了一种新型的fpga集成电路芯片，内置高性能的模数转换模块(adc)和数模转换模块(dac)，芯片尺寸在30mm*30mm以内，同时还内置独立dsp的芯片尺寸在40mm*40mm以内。这样可以大大的缩小fpga加adc和dac模块所占用的空间，同时因集成度的提高，还能降低成本20％以上。具体技术方案如下：

一种内置高速数据转换器的fpga集成电路芯片，包括：基板、fpga模块、模数转换模块和数模转换模块；所述的fpga模块、模数转换模块和数模转换模块设置在基板上并通过高速数字接口相互连接，所述的模数转换模块和数模转换模块通过高速数字接口连接到fpga模块的i/o接口，高速数字信号、模拟信号、时钟信号、控制信号和gpio信号通过基板引出到芯片引脚上。

进一步，所述的fpga模块包含至少16组12.5gb/s高速差分数字接口，至少150组1.6gb/s的低速差分数字接口。

进一步，所述的高速差分数字接口或为gtx接口，或为gth接口，低速差分数字接口为lvds接口。

进一步，所述的高速数字接口或为lvds接口，或为jesd204b接口，所述fpga模块的i/o接口或为lvdsi/o接口，或为gtx/gthi/o接口。

进一步，芯片尺寸在30mm*30mm以内。

进一步，内置至少一组独立的dsp模块，所述的dsp模块通过高速数字接口连接到fpga模块的i/o接口。

进一步，所述高速数字接口为pci、pcie、rapid-io接口中的任一种，所述fpga模块的i/o接口为lvdsi/o、gtx/gthi/o接口中的任一种。

进一步，内置1组32位或64位的ddr缓存模块，所述的ddr缓存模块通过ddr3或ddr4总线连接到fpga模块的lvdsi/o接口。

进一步，芯片尺寸在40mm*40mm以内。

一种内置高速数据转换器的fpga集成电路芯片，包括基板、fpga模块、模数转换模块(adc)和数模转换模块(dac)。所述的fpga模块、模数转换模块(adc)和数模转换模块(dac)放置在基板上并通过高速数字接口(lvds或gtx/gth)相互连接，未相互连接的高速数字信号、模拟信号、时钟信号、控制信号和gpio信号等通过基板引出到芯片引脚上。

所述的fpga模块包含至少16组12.5gb/s高速差分数字接口(gtx/gth)，至少150组1.6gb/s的低速差分数字接口(lvds)。

所述的模数转换模块(adc)通过高速数字接口(lvds或jesd204b或其他高速接口)连接到fpga模块的i/o接口(lvdsi/o或gtx/gthi/o)。模拟到数字数据转换的输出接口为jesd204b时，adc采样速率可达12位4gsps或14位3gsps或16位1gsps；输出接口为lvds时，adc采样速率可达12位1000msps或14位400msps或16位250msps。

所述的数模转换模块(dac)通过高速数字接口(lvds或jesd204b或其他高速接口)连接到fpga模块的i/o接口(lvdsi/o或gtx/gthi/o)。数字到模拟数据转换的输入接口为jesd204b时，dac采样率可达12位3.3gsps或14位2.8gsps或16位2.5gsps；输入接口为lvds时，dac采样率可达12位1000msps或者14位1000msps或者16位1000msps。

所述的fpga集成电路芯片，内置高性能的模数转换模块(adc)和数模转换模块(dac)芯片尺寸在30mm*30mm以内，同时还内置独立dsp的芯片尺寸在40mm*40mm以内。

fpga集成电路芯片内部还可以内置1组或多组独立的高性能dsp模块。所述的dsp模块通过高速数字接口(pci或pcie或rapid-io或其他高速接口)连接到fpga模块的i/o接口(lvdsi/o或gtx/gthi/o)，数据处理速度可达定点4800mips以上。

fpga集成电路芯片内部还可以内置1组32位或64位的ddr缓存模块。所述的ddr缓存模块通过ddr3或ddr4总线连接到fpga模块的lvdsi/o接口，缓存容量可达2gb以上。

一般的fpga加adc和dac占用pcb空间在200mm²以上，这对很多应用场景如手持设备等来说已经太大，远远超出实际可以接受的范围。本发明一种新型的fpga集成电路芯片，内置高性能的模数转换模块(adc)和数模转换模块(dac)，芯片尺寸在30mm*30mm以内，同时还内置独立dsp的芯片尺寸在40mm*40mm以内。

这样可以大大的缩小fpga加adc和dac模块所占用的空间，同时因集成度的提高，还能降低成本20％以上。

附图说明

图1为本发明实施例1的30mm*30mm结构布局图。

图2为本发明实施例1的30mm*30mm芯片原理示意图。

图3为本发明实施例1的30mm*30mm芯片引脚位置和尺寸图。

图4为本发明实施例1的30mm*30mm芯片尺寸图。

图5为图4的俯视图。

图6为图4的后视图。

图7为本发明实施例2的40mm*40mm结构布局图。

图8为本发明实施例2的40mm*40mm芯片原理示意图。

图9为本发明实施例2的40mm*40mm芯片引脚位置和尺寸图。

图10为本发明实施例2的40mm*40mm芯片尺寸图。

图11为图10的俯视图。

图12为图10的后视图。

具体实施方式

为了更加清楚明白理解本发明的目的、技术方案和优点，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。

一种内置高速数据转换器的fpga集成电路芯片，包括基板1、fpga模块2、模数转换模块(adc)3和数模转换模块(dac)4。所述的fpga模块2、模数转换模块(adc)3和数模转换模块(dac)4放置在基板1上并通过高速数字接口(lvds或gtx/gth)相互连接，未相互连接的高速数字信号、模拟信号、时钟信号、控制信号和gpio信号等通过基板1引出到芯片引脚上。

fpga模块2包含至少16组12.5gb/s高速差分数字接口(gtx/gth)，至少150组1.6gb/s的低速差分数字接口(lvds)。其中至少4组12.5gb/s高速差分数字接口(gtx/gth)引出到sip芯片引脚上备用，其他用于adc、dac、dsp或者引出到sip芯片引脚上。其中至少50组1.6gb/s的低速差分数字接口(lvds)引出到sip芯片引脚上备用，其他用于adc、dac、dsp或者引出到sip芯片引脚上。

模数转换模块(adc)3通过高速数字接口(lvds或jesd204b或其他高速接口)连接到fpga模块的i/o接口(lvdsi/o或gtx/gthi/o)。模拟到数字数据转换的输出接口为jesd204b时，adc采样速率可达12位4gsps或14位3gsps或16位1gsps；输出接口为lvds时，adc采样速率可达12位1000msps或14位400msps或16位250msps。

数模转换模块(dac)通过高速数字接口(lvds或jesd204b或其他高速接口)连接到fpga模块的i/o接口(lvdsi/o或gtx/gthi/o)。数字到模拟数据转换的输入接口为jesd204b时，dac采样率可达12位3.3gsps或14位2.8gsps或16位2.5gsps；输入接口为lvds时，dac采样率可达12位1000msps或者14位1000msps或者16位1000msps。

受限于目前芯片加工工艺能力，暂不支持更高性能的adc/dac模块，当未来工艺能力提升，adc/dac相应的采样速率可以继续提升。

参阅附图1，一种包含fpga、adc和dac模块的sip内部布局示意图，尺寸为30mm*30mm,厚度为2.5mm或3mm。sip芯片内部放置1组fpga裸片、2组或多组adc和dac裸片。芯片内部信号连接关系见附图2，30mm*30mm芯片原理框图。adc和dac通过jesd204b(或lvds)信号与fpga相连，其他信号引出到sip芯片引脚上。30mm*30mm芯片的引脚位置和外形尺寸如附图3。

fpga集成电路芯片内部还可以内置1组或多组独立的高性能dsp模块5。所述的dsp模块5通过高速数字接口(pci或pcie或rapid-io或其他高速接口)连接到fpga模块2的i/o接口(lvdsi/o或gtx/gthi/o)，数据处理速度可达定点4800mips以上。

fpga集成电路芯片内部还可以内置1组32位或64位的ddr缓存模块。所述的ddr缓存模块通过ddr3或ddr4总线连接到fpga模块的lvdsi/o接口，缓存容量可达2gb以上。

参阅附图7，一种包含fpga、adc、dac、dsp和ddr模块的sip内部布局示意图，尺寸为40mm*40mm,厚度为2.5mm或3mm。sip芯片内部放置1组fpga裸片、4组adc裸片、2组dac裸片、2组dsp裸片和4个ddr3芯片。芯片内部信号连接关系见附图8。adc和dac通过lvds信号与fpga相连，dsp通过pci信号与fpga相连，ddr通过64bitddr3总线与fpga相连，其他信号引出到sip芯片引脚上,参阅附图9。