一种电压基准源的制作方法
【技术领域】
[0001]本实用新型涉及电压基准源。
【背景技术】
[0002]设计了一种电压基准源。
【发明内容】
[0003]本实用新型旨在提供一种电压基准源。
[0004]一种电压基准源，包括第一 PM0S管、第一电阻、第二 PM0S管、第三PM0S管、第一NM0S管、第四PM0S管、第二 NM0S管、第三NM0S管、第五PM0S管、第二电阻、第六PM0S管和第三电阻:
[0005]所述第一 PM0S管的栅极接所述第三PM0S管的栅极和所述第四PM0S管的栅极和漏极和所述第六PM0S管的栅极和所述第二 NM0S管的漏极，漏极接所述第二 PM0S管的栅极和所述第一电阻的一端，源极接电源电压VCC ;
[0006]所述第一电阻的一端接所述第一 PM0S管的漏极和所述第二 PM0S管的栅极，另一端接地；
[0007]所述第二 PM0S管的栅极接所述第一 PM0S管的漏极和所述第一电阻的一端，漏极所述第三PM0S管的漏极和所述第一 NM0S管的栅极和漏极和所述第二 NM0S管的栅极，源极接电源电压VCC ;
[0008]所述第三PM0S管的栅极接所述第一 PM0S管的栅极和所述第四PM0S管的栅极和漏极和所述第二 NM0S管的漏极和所述第六PM0S管的栅极，漏极接所述第二 PM0S管的漏极和所述第一 NM0S管的栅极和漏极和所述第二 NM0S管的栅极，源极接电源电压VCC ;
[0009]所述第一 NM0S管的栅极和漏极接在一起再接所述第二 PM0S管的漏极和所述第三PM0S管的漏极和所述第二 NM0S管的栅极，源极接地；
[0010]所述第四PM0S管的栅极和漏极接在一起再接所述第一 PM0S管的栅极和所述第三PM0S管的栅极和所述第六PM0S管的栅极和所述第二 NM0S管的漏极，源极接电源电压VCC ;
[0011]所述第二 NM0S管的栅极接所述第二 PM0S管的漏极和所述第三PM0S管的漏极和所述第一 NM0S管的栅极和漏极，漏极所述第一 PM0S管的栅极和所述第三PM0S管的栅极和所述第四PM0S管的栅极和漏极和所述第六PM0S管的栅极，源极接所述第三NM0S管的漏极；
[0012]所述第三NM0S管的栅极接所述第五PM0S管的栅极和漏极和所述第二电阻的一端;
[0013]所述第五PM0S管的栅极和漏极接在一起再接所述第二电阻的一端和所述第三NM0S管的栅极，源极接电源电压VCC ;
[0014]所述第二电阻的一端接所述第三NM0S管的栅极和所述第五PM0S管的栅极和漏极，另一端接地；
[0015]所述第六PM0S管的栅极接所述第一 PM0S管的栅极和所述第三PM0S管的栅极和所述第四PM0S管的栅极和漏极和所述第二 NM0S管的漏极，漏极接所述第三电阻的一端并作为电压基准源的输出端VREF，源极接电源电压VCC ;
[0016]所述第三电阻的一端接所述第六PM0S管的漏极并作为电压基准源的输出端VREF，另一端接地。
[0017]所述第一 PM0S管、所述第一电阻和所述第二 PM0S管构成启动电路部分，所述第二PM0S管的栅极通过所述第一电阻接地而导通，有启动电流传给由所述第一 NM0S管、所述第二 NM0S管和所述第三NM0S管构成电压基准源的核心部分，启动电流通过所述第一 NM0S管镜像给所述第二 NM0S管进而使整个电流源开始工作，再通过所述第四PM0S管和所述第三PM0S管反馈电路传给电流源的核心部分；启动电路提供启动电流后，电流源正常工作后，由于所述第一 PM0S管导通使得所述第三PM0S管的栅极拉高，所述第三PM0S管的漏极就不会有电流流出，使启动电路部分关闭；所述第三NM0S管处于线性电阻状态，所述第三NM0S管的RDS电阻呈正温度系数；而所述第一 NM0S管的阈值电压呈负温度系数；所述第三NM0S管源漏之间的电流为所述第一 NM0S管的阈值电压除以所述第三NM0S管的RDS电阻，该电流为负温度系数，该电流通过所述第四PM0S管镜像给所述第六PM0S管漏极流出在所述第三电阻上产生电压，所述第三电阻可以采用具有正温度系数的基区电阻RBASE，这样就可以得到零温度系数的基准电压VREF。
【附图说明】
[0018]图1为本实用新型的电压基准源的电路图。
【具体实施方式】
[0019]以下结合附图对本【实用新型内容】进一步说明。
[0020]一种电压基准源，如图1所示，包括第一 PM0S管101、第一电阻102、第二 PM0S管103、第三 PM0S 管 104、第一 NM0S 管 105、第四 PM0S 管 106、第二 NM0S 管 107、第三 NM0S 管108、第五PM0S管109、第二电阻110、第六PM0S管111和第三电阻112:
[0021 ] 所述第一 PM0S管101的栅极接所述第三PM0S管104的栅极和所述第四PM0S管106的栅极和漏极和所述第六PM0S管111的栅极和所述第二 NM0S管107的漏极，漏极接所述第二 PM0S管103的栅极和所述第一电阻102的一端，源极接电源电压VCC ;
[0022]所述第一电阻102的一端接所述第一 PM0S管101的漏极和所述第二 PM0S管103的栅极，另一端接地；
[0023]所述第二 PM0S管103的栅极接所述第一 PM0S管101的漏极和所述第一电阻102的一端，漏极所述第三PM0S管104的漏极和所述第一 NM0S管105的栅极和漏极和所述第二 NM0S管107的栅极，源极接电源电压VCC ;
[0024]所述第三PM0S管104的栅极接所述第一 PM0S管101的栅极和所述第四PM0S管106的栅极和漏极和所述第二 NM0S管107的漏极和所述第六PM0S管111的栅极，漏极接所述第二 PM0S管103的漏极和所述第一 NM0S管105的栅极和漏极和所述第二 NM0S管107的栅极，源极接电源电压VCC ；
[0025]所述第一 NM0S管105的栅极和漏极接在一起再接所述第二 PM0S管103的漏极和所述第三PMOS管104的漏极和所述第二 NMOS管107的栅极，源极接地；
[0026]所述第四PM0S管106的栅极和漏极接在一起再接所述第一 PM0S管101的栅极和所述第三PM0S管104的栅极和所述第六PM0S管111的栅极和所述第二 NM0S管107的漏极，源极接电源电压VCC ；
[0027]所述第二 NM0S管107的栅极接所述第二 PM0S管103的漏极和所述第三PM0S管104的漏极和所述第一 NM0S管105的栅极和漏极，漏极所述第一 PM0S管101的栅极和所述第三PM0S管104的栅极和所述第四PM0S管106的栅极和漏极和所述第六PM0S管111的栅极，源极接所述第三NM0S管108的漏极；
[0028]所述第三NM0S管108的栅极接所述第五PM0S管109的栅极和漏极和所述第二电阻110的一端；
[0029]所述第五PM0S管109的栅极和漏极接在一起再接所述第二电阻110的一端和所述第三NM0S管108的栅极，源极接电源电压VCC ;
[0030]所述第二电阻110的一端接所述第三NM0S管108的栅极和所述第五PM0S管109的栅极和漏极，另一端接地；
[0031 ] 所述第六PM0S管111的栅极接所述第一 PM0S管101的栅极和所述第三PM0S管104的栅极和所述第四PM0S管106的栅极和漏极和所述第二 NM0S管107的漏极，漏极接所述第三电阻112的一端并作为电压基准源的输出端VREF，源极接电源电压VCC ;
[0032]所述第三电阻112的一端接所述第六PM0S管111的漏极并作为电压基准源的输出端VREF，另一端接地。
[0033]所述第一 PM0S管101、所述第一电阻102和所述第二 PM0S管103构成启动电路部分，所述第二 PM0S管103的栅极通过所述第一电阻102接地而导通，有启动电流传给由所述第一 NM0S管105、所述第二 NM0S管107和所述第三NM0S管108构成电压基准源的核心部分，启动电流通过所述第一 NM0S管105镜像给所述第二 NM0S管107进而使整个电流源开始工作，再通过所述第四PM0S管106和所述第三PM0S管104反馈电路传给电流源的核心部分；启动电路提供启动电流后，电流源正常工作后，由于所述第一PM0S管101导通使得所述第三PM0S管103的栅极拉高，所述第三PM0S管103的漏极就不会有电流流出，使启动电路部分关闭；所述第三NM0S管108处于线性电阻状态，所述第三NM0S管108的RDS电阻呈正温度系数；而所述第一 NM0S管105的阈值电压呈负温度系数；所述第三NM0S管108源漏之间的电流为所述第一 NM0S管105的阈值电压除以所述第三NM0S管108的RDS电阻，该电流为负温度系数，该电流通过所述第四PM0S管106镜像给所述第六PM0S管111漏极流出在所述第三电阻112上产生电压，所述第三电阻112可以采用具有正温度系数的基区电阻RBASE，这样就可以得到零温度系数的基准电压VREF。
【主权项】
1.一种电压基准源，其特征在于:包括第一 PMOS管、第一电阻、第二 PMOS管、第三PMOS管、第一 NMOS管、第四PMOS管、第二 NMOS管、第三NMOS管、第五PMOS管、第二电阻、第六PMOS管和第三电阻； 所述第一 PMOS管的栅极接所述第三PMOS管的栅极和所述第四PMOS管的栅极和漏极和所述第六PMOS管的栅极和所述第二 NMOS管的漏极，漏极接所述第二 PMOS管的栅极和所述第一电阻的一端，源极接电源电压VCC ; 所述第一电阻的一端接所述第一 PMOS管的漏极和所述第二 PMOS管的栅极，另一端接地； 所述第二 PMOS管的栅极接所述第一 PMOS管的漏极和所述第一电阻的一端，漏极所述第三PMOS管的漏极和所述第一 NMOS管的栅极和漏极和所述第二 NMOS管的栅极，源极接电源电压VCC ； 所述第三PMOS管的栅极接所述第一 PMOS管的栅极和所述第四PMOS管的栅极和漏极和所述第二 NMOS管的漏极和所述第六PMOS管的栅极，漏极接所述第二 PMOS管的漏极和所述第一 NMOS管的栅极和漏极和所述第二 NMOS管的栅极，源极接电源电压VCC ; 所述第一 NMOS管的栅极和漏极接在一起再接所述第二 PMOS管的漏极和所述第三PMOS管的漏极和所述第二 NMOS管的栅极，源极接地； 所述第四PMOS管的栅极和漏极接在一起再接所述第一 PMOS管的栅极和所述第三PMOS管的栅极和所述第六PMOS管的栅极和所述第二 NMOS管的漏极，源极接电源电压VCC ; 所述第二 NMOS管的栅极接所述第二 PMOS管的漏极和所述第三PMOS管的漏极和所述第一 NMOS管的栅极和漏极，漏极所述第一 PMOS管的栅极和所述第三PMOS管的栅极和所述第四PMOS管的栅极和漏极和所述第六PMOS管的栅极，源极接所述第三NMOS管的漏极； 所述第三NMOS管的栅极接所述第五PMOS管的栅极和漏极和所述第二电阻的一端； 所述第五PMOS管的栅极和漏极接在一起再接所述第二电阻的一端和所述第三NMOS管的栅极，源极接电源电压VCC ； 所述第二电阻的一端接所述第三NMOS管的栅极和所述第五PMOS管的栅极和漏极，另一端接地； 所述第六PMOS管的栅极接所述第一 PMOS管的栅极和所述第三PMOS管的栅极和所述第四PMOS管的栅极和漏极和所述第二 NMOS管的漏极，漏极接所述第三电阻的一端并作为电压基准源的输出端VREF，源极接电源电压VCC ; 所述第三电阻的一端接所述第六PMOS管的漏极并作为电压基准源的输出端VREF，另一端接地。
【专利摘要】本实用新型公开了一种电压基准源。电压基准源包括第一PMOS管、第一电阻、第二PMOS管、第三PMOS管、第一NMOS管、第四PMOS管、第二NMOS管、第三NMOS管、第五PMOS管、第二电阻、第六PMOS管和第三电阻。
【IPC分类】G05F1/565
【公开号】CN204990059
【申请号】CN201520709194
【发明人】周宇坤
【申请人】杭州宽福科技有限公司
【公开日】2016年1月20日
【申请日】2015年9月10日