专利名称：用于非接触型集成电路卡的半导体集成电路装置的制作方法
技术领域：
本发明一般涉及半导体集成电路装置，特别涉及用于非接触型IC卡的半导体集成电路装置，该IC卡由读／写单元供电。
由读／写单元通过电磁耦合给IC卡供电，电磁耦合通过读／写单元的天线线圈和非接触型IC卡的天线线圈来进行。在这种结构中，在非接触型IC卡中获得的电力主要取决于读／写单元和非接触型IC卡之间的通信距离，以及读／写单元提供的电源。
在这样的非接触型IC卡中，非接触型IC卡和读／写单元之间的距离在通信过程中可能发生变化，从而提供到非接触型IC卡的电力突然变化。在这种情况下，可能会出现故障。例如，非接触型IC卡误动作并且可能丢失数据。也可能会出现通信故障。
这就需要一种用于构造非接触型IC卡的LSI装置，其具有执行稳定电源电压的功能并且能避免由于电源电压变化所致的误动作和通信错误，以及由于这样的误动作所致的数据丢失。
本发明的一个目的是提供一种半导体集成电路装置，它能稳定地操作非接触型IC卡的。
本发明的更具体的目的是提供用在非接触型IC卡中的半导体集成电路装置，这种半导体集成电路装置能够避免由于提供到IC卡的电力的变化所致的各种问题。
通过用在非接触型IC卡中的半导体集成电路装置来实现本发明的上述目的，半导体集成电路装置装有整流接收到的信号从而产生电源电压的整流电路，所述装置包括用于连接在电源电压和地之间并且控制分流电阻的分流调节器，和控制电路，该控制电路控制分流调节器从而当电源电压高于基准电压范围的上限时逐渐降低分流电阻，而当电源电压低于基准电压范围的下限时逐渐增加分流电阻，以及当电源电压在基准电压范围内时分流电阻保持不变。
结合附图，通过下面的详细描述本发明的其他目的、特征和优点将更加明显。
图1是包括本发明LSI装置的非接触型IC卡系统的方框图；图2是包括本发明第一实施例的半导体集成电路装置的非接触型IC卡系统的电路图。
图3是图2中所示的分流调节器和控制电路的电路图。
图4是图2和图3中所示的分流调节器的连接开关；图5是图2和3中所示的分流调节器的连接开关中的延迟电路工作的波形图；图6是用于本发明第一实施例中的负荷开关调制电路和连接开关电路的电路图；图7、8和9是本发明第一实施例工作的波形图；图10是本发明第二实施例的电路图；图11是本发明第二实施例的电源电压稳定工作的流程图；图12是本发明第三实施例的电路图；以及图13本发明第三实施例的电源电压稳定工作的流程图。
为了更好地理解本发明，参考图1来描述包括本发明LSI装置的非接触型IC卡系统。
参考图1，非接触型IC卡系统包括具有天线线圈2的读／写单元1和非接触IC卡3，该非接触IC卡3具有天线线圈4和用于非接触型IC卡的LSI装置5。LSI装置5包括整流电路6、数据处理电路7和分流调节器8。整流电路6整流天线线圈4中接收到的信号从而产生电源电压VCC。数据处理电路7包括CPU、存储器和逻辑电路。分流调节器8稳定电源电压VCC，并且包括分流电阻9和开关10，开关10响应于分流控制信号在接通和关断之间切换。
当电源电压VCC高于阈值电压时，分流调节器8的开关10被转换为接通，并且产生的分路电流流过分流电阻9。因此，把电源电压VCC减少到阈值电压或更低，从而稳定电源电压VCC。
但是，图1所示的LSI装置5存在以下问题。如果电源电压低于阈值电压，那么分流调节器8不能强制地增加电源电压VCC。另外，由于LSI装置5仅安装有一个分流电阻9，所以分流电阻9的电阻值不能根据电源电压VCC的变化而变化。从而不能有效并有力地稳定电源电压VCC。
结果，不可能避免由于电源电压VCC的变化所致的误动作和通信错误，以及由于这样的误动作所致的数据丢失。
图2是包括本发明第一实施例的LSI装置的非接触型IC卡系统的方框图。在图2中，与图1中所示的相同部分使用相同的标号。
LSI装置15包括整流电路16、检测器电路17、数据处理电路18、ASK(振幅偏移键控)解调电路19、PSK(移相键控)调制电路20、负荷开关调制电路21、分流调节器22和控制电路23。天线线圈14装在LSI装置15上。
整流电路16整流天线线圈14接收到的信号从而产生电源电压VCC。检测器电路17检测天线线圈14接收到的信号从而产生一个内部操作时钟。数据处理电路18包括CPU、存储器和逻辑电路等。
ASK解调电路19 ASK解调整流电路16的输出信号并且输出接收到的信号到数据处理电路18。PSK调制电路20 PSK调制从数据处理电路18提供的传输数据。负荷开关调制电路21把被调制的传输数据叠加到电源电压VCC(传输载体)上。
分流调节器22稳定电源电压VCC。控制电路23产生信号D(LSB)至Dn(MSB)，信号D(LSB)至Dn(MSB)接通和关断设在分流调节器22中的连接开关和设在负荷开关21中的连接开关。连接开关电路24通过PSK调制电路20所产生的负载信号LOAD来控制，并控制控制电路23输出的一组信号D-Dn。
图3是分流调节器22和控制电路23的方框图。分流调节器22包括分流电阻25-0、25-1、25-2和25-n。为了简化起见未示出位于分流电阻25-2和分流电阻25-n之间的分流电阻25-3至25-(n-1)。
分流电阻25-n的电阻值为RS，分流电阻25-0、25-1、25-2、和25-(n-1)的电阻值分别为RSx2n、RSx2n-1、RSx2n-2和RSx2。即，分流电阻器25-k的电阻值为RSx2n-k。
分流调节器22还包括连接开关电路26-0至26-n，输出信号D0、D1、D2…Dn作为开关控制信号分别被提供到连接开关电路26-0至26-n。为了简化起见未示出连接开关电路26-3至26-(n-1)。分流电阻器26-k和连接开关电路26-k组成一个单元分流调节器。
控制电路23由电压检测电路27、计数器控制电路28、时钟脉冲发生器29、时钟选择电路30和N位溢出上／下计数器31组成。电压检测电路27检测电源电压VCC偏离电路稳定工作的基准电压范围的多少，并且输出电压检测信号H3、H2、H1、L1、L2和L3。表1示出了电压检测电路27的功能。在表1中，VH3、VH2、VH1、VL1、VL2和VL3代表预定电压，其中，VH3＞VH2＞VH1＞VL1＞VL2＞VL3。表1
在本发明第一实施例中，稳定工作的基准电压范围在上限VH1和下限VL1之间。如果电压VCC超过VH1和VL1之间的基准电压范围，那么电源电压VCC被控制到返回基准电压范围。
电压检测电路27包括六个电压检测器。第一电压检测器确定电源电压VCC是否等于或高于VH3。第二电压检测器确定电源电压VCC是否等于或高于电压VH2。第三电压检测器确定电源电压VCC是否等于或高于电压VH1。第四电压检测器确定电源电压VCC是否等于或高于电压VL1。第五电压检测器确定电源电压VCC是否等于或高于电压VL2。第六电压检测器确定电源电压VCC是否等于或高于电压VL3。
计数器控制电路28接收从电压检测电路27输出的电压检测信号H1和L1，并输出计数器控制信号UP和DOWN。表2示出了计数器控制电路28的功能。在表2中，当UP和HOLD都为高(H)时，HOLD比UP优先。表2
在传送数据时，计数器控制电路28通过从数据处理电路18输出的传输控制信号TC来控制，并操作使得UP=H，DOWN=L以及HOLD=H。
时钟脉冲发生器29产生三个具有不同频率fCLK1，fCLK2和fCLK3(fCLK1＞fCLK2＞fCLK3)的时钟CLK1、CLK2和CLK3。
时钟选择电路30选择CLK1、CLK2和CLK3之一。表3示出了时钟选择电路30的功能。表3
因此，电源电压VCC的电压值和时钟选择电路30所选择的时钟之间的关系如表4中所示。表4
通过计数器控制电路28输出的计数器控制信号UP、DOWN、和HOLD来控制N位溢出上／下计数器31的记数操作。N位溢出上／下计数器31记数时钟选择电路30所选择的时钟，并输出作为控制电路23的输出信号的记数值D0(LSB)、D1、D2…Dn(MSB)。
表5示出了N位溢出上／下计数器31的功能。当N位溢出上／下计数器31在向上或向下记数操作中溢出时，N位溢出上／下计数器31停止记数。表5
图4是连接开关电路26-k(k=1、2…n)的电路图。连接开关26-k包括延迟电路32-k，延迟电路32-k包括反相器33-k和34-k并延迟控制电路23的输出信号Dk。反相器33-k由P沟道MOS(pMOS)晶体管35-k和N沟道MOS(nMOS)晶体管36-k组成。反相器34-k由P沟道MOS晶体管37-k和N沟道MOS晶体管38-k组成。连接开关电路26-k还包括用做连接开关的N沟道MOS晶体管39-k。
当控制电路23的输出信号Dk为H(高电平)时，反相器33-k的输出为L(低电平)，以及反相器34-k的输出为H。因此，nMOS晶体管39-k被接通。相反，当控制电路23的输出信号Dk为L时，反相器33-k的输出为H，以及反相器34-k的输出L。因此，nMOS晶体管39-k被关断。从而通过控制电路23的输出信号D0-Dn来确定分流调节器22调节的数值。
在本发明的第一实施例中，nMOS晶体管36-k的栅极宽度比nMOS晶体管38-k窄。因此，nMOS晶体管36-k的电流驱动能力(下拉能力)小于nMOS晶体管38-k的电流驱动能力(下拉能力)。也就是说，反相器33-k对于控制电路23的输出信号Dk的上升沿的延迟时间被设为等于(ta+tc)，其中ta是反相器34-k对于反相器33-k的输出信号S33-k的上升沿的延迟时间。
P MOS晶体管37-k的栅极宽度比pMOS晶体管35-k窄。因此，pMOS晶体管37-k的电流驱动能力(下拉能力)小于pMOS晶体管35-k的电流驱动能力(下拉能力)。也就是说，反相器34-k对于反相器33-k的输出信号S33-k的下降沿的延迟时间被设为等于(tb+td)，其中tb是反相器33-k对于控制电路23的输出信号Dk的下降沿的延迟时间。
图5是延迟电路32-k的工作波形图。图5中A图表示控制电路23的输出信号Dk的波形图，以及图5中B图表示反相器33-k的输出信号S33-k的波形图。另外，图5中C图表示反相器34-k的延迟时间s34-k。也就是说，延迟电路32-k对于控制电路23的输出信号Dk的上升沿的延迟时间等于(ta+tb+tc+td)。延迟电路32-k对于控制电路23的输出信号Dk的下降沿的延迟时间等于(ta+tb)。在延迟电路32-k中，控制电路23的输出信号Dk的上升沿的延迟时间比下降沿的延迟时间长。
控制电路23的输出信号Dk的上升沿的延迟时间比下降沿的延迟时间长的原因是为了避免当输出信号D0-Dn包括从H到L变化的输出信号和从L到H变化的输出信号时，这些信号同时为H这样的特殊情况。
图6是图2中所示的负荷开关调制电路21和连接开关电路24的电路图。示出了负载电阻器40-0、40-1、40-2和40-n。为了简化起见，图6中省略了负载电阻器40-3至40-(n-1)。同时也示出连接开关电路41-0、41-1、41-2和41-n。为了简化起见，图6中省略了连接开关电路41-3至41-(n-1)。控制电路23的输出信号D0、D1、D2和Dn被作为开关控制信号提供到负载电阻器40-0、40-1、40-2和40-n上。
假设负载电阻器40-n的电阻值为RL。负载电阻器40-0、40-1、40-2和40-(n-1)的电阻值分别为RLx2n、RLx2n-1、RLx2n-2和RLx2。即，负载电阻器40-k的电阻值为RLx2n-k。
在图6中，示出了通过负载信号LOAD来在通和断之间切换的连接开关电路42-0、42-1、42-2和42-n。当负载信号LOAD为H(此时传送数据)时，连接开关被接通。当负载信号LOAD为L(此时接收数据)时，连接开关被关断。为了简化起见，图6中省略了连接开关42-3至42-(n-1)。
在如此构造的非接触型IC卡系统中，通过读／写单元11的天线线圈12和非接触型IC卡13的天线线圈14，读／写单元11和非接触型IC卡13相互通信。
图2所示的整流电路16整流从天线线圈14接收到的信号并从而产生提供到图2中所示的框图上的电源VCC。
例如，如图7中所示，如果电源VCC由于某种因素变化到VH1至VH2之间的电压VA，那么电压检测电路27输出的电压检测信号H3、H2、H1、L1、L2和L3为如下所示H3=L，H2=L，H1=H，L1=H，L2=H，L3=H。
因此，计数器控制电路28输出的计数器控制信号UP、DOWN和HOLD为如下所示UP=H，DOWN=L，HOLD=L。
因此，N位溢出上／下计数器31被用做向上计数器，并且时钟选择电路30选择最低频率的时钟CLK3。被选择的时钟CLK3被提供到N位溢出上／下计数器31上。
所以，N位溢出上／下计数器31与时钟CLK3同步来向上记数并且输出的系列信号D0至Dn从现时值开始增加。从而分流调节器22的分流电阻值逐渐降低，同时电源电压VCC从电压值VA开始下降。
当电源VCC下降到电压VH1时，电压检测电路27电压检测信号H3、H2、H1、L1、L2和L3为如下所示H3=L，H2=L，H1=LL1=H，L2=H，L3=H。
因此，计数器控制电路28输出的计数器控制信号UP、DOWN和HOLD为如下所示UP=H，DOWN=L，HOLD=H。
因此，N位溢出上／下计数器31被指示为保持状态。
所以，只要电源电压VCC降到基准电压范围VH1和VL1之间，分流调节器22控制电源电压VCC以保持现时电源电压VCC。
同时，如图8中所示，电源电压VCC由于某种因素变到等于VL1和VL2之间的电压VB时，电压检测电路27输出的电压检测信号H、H2、H1、L1、L2和L3为如下所示H3=L，H2=L，H1=LL1=L，L2=H，L3=H。
因此，计数器控制电路28输出的计数器控制信号UP、DOWN和HOLD为如下所示UP=L，DOWN=H，HOLD=L。
因此，N位溢出上／下计数器31被指示作为向下计数器，并且时钟选择电路30选择低频的时钟CLK3。提供被选择的时钟CLK3到N位溢出上／下计数器31上。
因此，N位溢出上／下计数器31与时钟CLK3同步来向下记数并且输出的系列信号D0至Dn从现时值开始逐步减少。从而分流调节器22的分流电阻值逐渐增加，同时电源电压VCC从电压值VA开始上升。
当电源VCC上升到电压VL1时，电压检测电路27电压检测信号H3、H2、H1、L1、L2和L3为如下所示H3=L，H2=L，H1=LL1=H，L2=H，L3=H。
因此，计数器控制电路28输出的计数器控制信号UP、DOWN和HOLD为如下所示UP=H，DOWN=L，HOLD=H。
因此，N位溢出上／下计数器31被指示为保持状态。
所以，只要电源电压VCC降到基准电压范围VH1和VL1之间，分流调节器22控制电源电压VCC以保持现时电源电压VCC。
例如，如果图4中所示的pMOS晶体管35-k和37-k和nMOS晶体管36-k和38-k具有相同的尺寸从而pMOS晶体管35-k和37-k具有相同的电流驱动能力而nMOS晶体管36-k和38-k具有相同的电流驱动能力，那么延迟电路32-k操作使得输出信号Dk的上升沿的延迟时间等于其下降沿的延迟时间。
在上述的情形中，如果作为连接开关的nMOS晶体管39-0至39-n中有一个连接开关从ON转换为OFF以及另一个连接开关从OFF转到ON时，那么会出现上述开关同时为ON的情况。
例如，如图7中所示，当控制电路23的输出信号D0至D2从H变为L并且输出信号D3从L变为H时，可能会出现nMOS晶体管39-0至39-3同时为ON的情况。在上述的情形中，如果对于时钟CLK3的每一个周期，电源电压VCC的电压下降αV，那么电源电压VCC从当时的电压迅速下降8αV。
而且，例如，如果输出信号D0至D3从H变为L并且输出信号D4从L变为H时，可能会出现nMOS晶体管39-0至39-4同时为ON的情况。在上述的情形中，电源电压VCC从当时的电压迅速下降16αV。
例如，如果当电源电压开始接近VH1和VL1之间的范围的上限VH1并且突然急剧下降时，数据处理电路18中的低压检测电路会检测到电源电压VCC降低到给定的低电压或甚至更低这种情况。因此会禁止CPU访问储存器，从而在通信过程中出现异常。
例如，如图8中所示，如果输出信号D0至D3从L变为H并且输出信号D4从H变为L时，会出现nMOS晶体管39-0至39-4同时为ON的情况。在上述的情形中，如果对于时钟CLK3的每一个周期电源电压VCC的电压电平增加αV，那么电源电压VCC从当时的电压迅速下降15αV。
例如，如果控制电路23的输出信号D0至D2从L变为H并且输出信号D3从H变为L时，可能出现这么一段时间，在这段时间内所有nMOS晶体管39-0至39-3都同是为ON。在上述的情形中，电源电压VCC从当时的电压迅速下降7αV。
例如，如果电源电压开始接近VH1和VL1之间的范围的上限VL1并且突然急剧下降时，数据处理电路18中的低压检测电路检测电源电压VCC降低到给定的低电压或更低这种情况。因此禁止CPU访问储存器，从而在通信过程中出现异常。
鉴于上述情况，本发明第一实施例的LSI装置15被构造为使形成分流调节器22的连接开关电路26-k的延迟电路32-k具有这样的操作方式，即输出信号Dk的上升沿的延迟时间比其下降沿的延迟时间长。具有上述结构有可能避免下面的情况当分别形成连接开关电路26-0至26-n的nMOS晶体管39-0至39-n包括从ON转换到OFF的连接开关和从OFF转换到ON的其他连接开关时，这些连接开关被同步地转换到ON从而电源电压VCC在电压VCC在返回到基准电压范围VH1至VL1之间的过程中突然下降。
例如，如图9中所示，如果电源电压由于某种因素升高到高于电压VH3的电压VC时，电压检测电路27的电压检测信号H3、H2、H1、L1、L2和L3为如下所示H3=H，H2=H，H1=HL1=H，L2=H，L3=H。
因此，计数器控制电路28输出的计数器控制信号UP、DOWN和HOLD为如下所示
UP=H，DOWN=L，HOLD=L。
因此，N位溢出上／下计数器31被指示作为向上计数器，并且时钟选择电路30选择最高频的时钟CLK1。提供被选择的时钟CLK1到N位溢出上／下计数器31上。
因此，N位溢出上／下计数器31与时钟CLK1同步来向上记数并且输出信号D0至Dn开始增加。从而分流调节器22的分流电阻值从现时值开始逐渐降低，同时电源电压VCC从电压值VC开始逐渐下降。
当电源VCC下降到电压VH3时，电压检测电路27电压检测信号H3、H2、H1、L1、L2和L3为如下所示H3=L，H2=H，H1=HL1=H，L2=H，L3=H。
因此，时钟选择电路30选择频率低于时钟CLK1的时钟CLK2。被选择的时钟CLK2被提供到N位溢出上／下计数器31上。因此，电源电压VCC以速度低于T1循环中电源电压VCC从VC下降到VH3的速度下降。
当电源电压VCC下降到电压VH2时，电压检测电路27的电压检测信号H3、H2、H1、L1、L2和L3为如下所示H3=L，H2=L，H1=HL1=H，L2=H，L3=H。
因此，时钟选择电路30选择频率低于时钟CLK2的时钟CLK3。被选择的时钟CLK3被提供到N位溢出上／下计数器31上。因此，电源电压VCC以速度低于T2循环中电源电压VCC从VH3下降到VH2的速度下降。
当电源电压VCC下降到电压VH1时，电压检测电路27的电压检测信号H3、H2、H1、L1、L2和L3为如下所示H3=L，H2=L，H1=LL1=H，L2=H，L3=H。
因此，计数器控制电路28输出的计数器控制信号UP、DOWN和HOLD为如下所示
UP=H，DOWN=L，HOLD=H。
因此，N位溢出上／下计数器31被指示为保持状态。
所以，只要电源电压VCC降到基准电压范围VH1和VL1之间，分流调节器22控制电源电压VCC以保持现时电源电压VCC。
在未使用时钟CLK2和CLK3并且仅使用最高频的时钟CLK1的情况中，电压检测信号H3-H1和L1-L3的变化太快，当电源电压VCC接近范围在VH1和VL1之间的基准电压时在VCC返回该范围的过程中将波动。因此，电源电压VCC很难稳定地返回基准电压范围VH1和VL1之间。
鉴于上述情况，根据本发明第一实施例，最高频的时钟CLK1被用于以下情形中电源电压VCC超过基准电压范围VH1和VL1之间并极大地超出基准电压范围VH1和VL1之间，因为此时电源电压VCC没有波动的可能性。通过使用最高频的时钟CLK1，电源电压VCC可能很快返回基准电压范围VH1和VL1之间。如果电源电压VCC低于范围VH3-VL3之间并且等于或高于范围VH2和VL2之间，那么频率比时钟CLK1低的时钟CLK2被选择使得电源电压VCC返回到范围VH2和VL2之间。如果电源电压VCC低于VH2-VL2并且等于或高于VH1和VL1之间，那么最低频的时钟CLK3被选择。从而电源电压VCC从整体而言稳定、迅速地返回到的范围VH1和VL1之间。
如上所述，根据本发明第一实施例，即使如果由于某种因素电源电压开始高于上限电压VH1或低于下限电压VL1的情况下，电源电压VCC返回到基准电压范围VH1和VL1之间也是可能的。
在本发明的第一实施例中，分流调节器22的分流调节器25-k的电阻值为(常量)x2n-k，以及连接开关电路26-0至26-n被提供了N位溢出上／下计数器31的输出信号D0-Dn。因此，分流调节器22被控制从而如果电源电压VCC高于基准电压范围VH1和VL1之间的上限VH1时分流电阻值逐渐降低，而如果电源电压VCC低于基准电压范围VH1和VL1之间的下限VL1时分流电阻值逐渐增加。因此，使得电源电压VCC返回基准电压范围VH1和VL1之间成为可能同时调节的数值大致为常量。
而且，根据本发明的第一实施例，用于形成分流调节器22的连接开关电路26-k的延迟电路32-k被构造为控制电路23的输出信号Dk的上升沿的延迟时间比其下降沿的延迟时间长。从而有可能避免下述情形的出现当分别形成连接开关电路26-0至26-n的nMOS晶体管39-0至39-n中有一个连接开关从ON转换到OFF的以及另一个连接开关从OFF转换到ON时，这些连接开关被同时转换到ON。这样就阻止电源电压VCC在其返回到基准电压范围VH1至VL1之间的过程中突然下降。结果避免了通信中的异常情况。
根据本发明的第一实施例，有选择地使用不同频率的三个时钟CLK1、CLK2和CLK3。因此，即使如果电源电压VCC的变化很大，使得电源电压迅速稳定地返回的基准电压范围VH1至VL1之间也是可能的。从而可能得到稳定的电源环境并避免由于电源电压VCC变化所致的误动作和通信错误，以及避免由于这种误动作所致的数据丢失。
参考图10和图11来描述本发明的第二实施例。在这些附图中，与先前描述的图中相同的部件使用相同的标号。
参考图10，由CPU控制的选择器44位于控制电路23和分流调节器22之间。图10中所示电路的其他部分与图2中所示的电路相同。
选择器44具有开关45-0至45-n，然而为了简化起见只示出开关45-1、45-1、45-2和45-n。当CPU43输出的选择器控制信号SC为H时，开关45-k选择控制电路23的输出信号Dk。从而被选择的输出信号Dk被提供到连接开关电路26-k上。当选择器控制信号SC为L时，开关45-k选择CPU43输出的开关控制信号Ek。从而被选择的开关控制信号Ek被提供到连接开关电路26-k上。
图11是本发明第二实施例中电源电压稳定工作的流程图。本发明第二实施例的读／写单元11和非接触型IC卡之间的通信开始于步骤S1，而控制电路23在步骤S2开始控制分流调节器22。通过控制电路23在步骤S3完成电源电压VCC的稳定，而在步骤S4中CPU43开始分流调节器22。
已知读／写单元和第二实施例的非接触型IC卡之间的通信距离和读写单元提供的电量。当通信距离和电量为常量时，根据本发明的第二实施例，改变电源电压VCC的唯一因素是消耗在各电路中的电流。
因此，CPU43通过预先计算消耗在各电路中的电流来确认各电路的工作状态是可能的。从而通过应用如CPU43和存储器这样的硬件资源的软件来控制分流调节器22。
根据本发明第二实施例，可能获得与第一实施例同样的功能和效果并且进一步获得LSI装置15能处理多个电路同时开始操作所致的电源电压突然变化的这种情况的附加优点。
而且，CPU43开始控制分流调节器22并随后使控制电路23无效，从而使得降低能量损耗和噪音成为可能。
参考图12和图13来描述本发明第三实施例。参考图12，分流调节器49、50和51被分别提供到如加密电路的各电路46、47和48和包括数据处理电路18的通信模块上。通过CPU43来控制分流节器49、50和51。本发明第三实施例的LSI装置的其他部分与本发明第一实施例的LSI装置15相同。
分流调节器49包括分流电阻器52和连接开关53，连接开关53通过CPU43输出的分流控制信号F1来执行ON和OFF的转换。分流调节器49被构造为当连接开关53为ON时，与在工作模式中流过电路46的电流量相同的分路电流量流过分流调节器49。
分流调节器50包括分流电阻器54和连接开关55，连接开关55通过CPU43输出的分流控制信号F2来执行ON和OFF的转换。分流调节器50被构造为当连接开关55为ON时，与在工作模式中流过电路47的电流量相同的分路电流量流过分流调节器50。
分流调节器51包括分流电阻器56和连接开关57，连接开关57通过CPU43输出的分流控制信号F3来执行ON和OFF的转换。分流调节器51被构造为当连接开关57为ON时，与在工作模式中流过电路48的电流量相同的分路电流量流过分流调节器51。
图14是本发明第三实施例的电源电压稳定工作的流程图。本发明第二实施例的读／写单元11和非接触型IC卡之间的通信开始于步骤P1，而控制电路23在步骤P2开始控制分流调节器22。在这种情况中，分流调节器49至51被控制为是可操作的。通过控制电路23在步骤P3中完成电源电压VCC的稳定，而在步骤P4中CPU43开始控制根据需要分流调节器49至51。
根据本发明第三实施例，可能获得与第一实施例同样的功能和效果并且进一步获得LSI装置15处理由于分流调节器49至51被分别提供到电路46至49上所以电路46至49同时开始操作所致的电源电压VCC突然变化这种情况的附加优点。因此可得到进一步稳定的电源。而且，没有必要进行用于控制应用于本发明第二实施例中的分流调节器22的计算，从而简化了分流调节器22的控制。
本发明并不限于这些对于本发明的说明性的公开实施例，也允许对本发明做不脱离本发明精神的变形和改变。
权利要求
1．用于非接触型IC卡中的半导体集成电路装置，其装有整流接收到的信号从而产生电源电压的整流电路，所述装置包括分流调节器，用于连接在电源电压和地之间并用于控制分流电阻；以及控制电路，其控制分流调节器使得当电源电压高于基准电压范围的上限时，逐渐降低分流电阻，而当电源电压低于基准电压范围的下限时逐渐增加分流电阻；以及当电源电压在基准电压范围内衰减时分流电阻保持不变。
2．如权利要求1所述的半导体集成电路装置，其中分流调节包括并联连接的第一至第(n+1)个分流调节器，每个第一至第(n+1)个分流调节器包括串联连接的分流电阻器和连接开关电路。
3．如权利要求2所述的半导体集成电路装置，其中第k个分流调节器(k=1、2、…、n+1)的电阻值为(常量)x2n-k。
4．如权利要求3所述的半导体集成电路装置，其中设在每个分流调节器中的连接开关电路包括串联连接到分流电阻器上的连接开关，和从控制电路把控制信号提供到连接开关的延迟电路，延迟电路被构造为接通连接开关的边沿的延迟时间比关断连接开关的另一个边沿的延迟时间长。
5．如权利要求3所述的半导体集成电路装置，其中所述的控制电路包括检测电源电压的电压值的电压检测电路；N位溢出上／下计数器；以及计数器控制电路，当电压检测电路检测到电源电压高于基准电压范围时，其指示计数器向下记数，而当电压检测电路检测到电源电压低于基准电压范围时，其指示计数器向上记数，以及当电压检测电路检测到电源电压降到基准电压范围时，其指示计数器处于保持状态；第一至第(n+1)个分流调节器的连接开关被提供了计数器的输出信号D0(LSB)、D1、…、Dn(MSB)。
6．如权利要求3所述的半导体集成电路装置，还包括产生不同频率时钟的模块发生器、以及时钟选择电路，当电源电压和基准电压范围之间的电压值的差异增加时，时钟选择电路选择一个较高频的时钟，其中计数器以所述的一个时钟计数。
7．如权利要求1所述的半导体集成电路装置，还包括把被调制的传输数据叠加到电源电压上的负荷开关调制电路，所述的负荷开关调制电路通过所述的控制电路输出的开关控制信号来控制并被用于控制分流调节器。
8．如权利要求7所述的半导体集成电路装置，其中所述的负荷开关调制电路包括并联连接的第1至第(n+1)个负荷开关调制电路，每个所述电路包括串联连接的负载电阻器和连接开关电路，连接开关电路由控制电路提供的开关控制信号来控制。
9．如权利要求8所述的半导体集成电路装置，其中第k个分流调节器(k=1、2、…、n+1)的电阻器的电阻值为(常量)x2n+1-k。
10．如权利要求9所述的半导体集成电路装置，其中设在每个分流电阻器中的连接开关电路包括串联连接到分流电阻器上的连接开关，和用于把开关控制信号从控制电路提供到连接开关上的延迟电路，该延迟电路被构造为接通连接开关的边沿的延迟时间比关断连接开关的另一边沿的延迟时间长。
11．如权利要求5所述的半导体集成电路装置，还包括把被调制的传输数据叠加到电源电压上的负荷开关调制电路，所述的负荷开关调制电路通过所述的控制电路输出的开关控制信号来控制并被用于控制分流调节器，其中所述的负荷开关调制电路包括并联连接的第1至第(n+1)个负荷开关调制电路，每个所述电路包括串联连接的负载电阻器和连接开关电路，连接开关电路由控制电路提供的开关控制信号来控制；以及输出信号D0、D1、…、Dn作为开关控制信号被提供到第一至第(n+1)个负荷开关调制电路上。
12．如权利要求1所述的半导体集成电路装置，还包括一个控制器和一个开关电路，开关电路用于选择控制电路和控制器之一以控制分流调节器。
13．如权利要求12所述的半导体集成电路装置，其中通过控制电路完成电源电压的稳定后控制器开始控制分流调节器。
14．如权利要求1所述的半导体集成电路装置，还包括分别提供到使用电源电压的各电路的多个分流调节器，多个分流调节器的每个使得其中流过的分流电流等于或近似等于流过一个相应电路的电流；以及用于控制多个分流调节器的控制器。
15．如权利要求14所述的半导体集成电路装置，其中通过控制电路完成电源电压的稳定后控制器开始控制分流调节器。
16．一种非接触型IC卡，包括整流电路，用于整流天线接收到的信号并从而产生电源电压；以及半导体集成电路装置，包括分流调节器，其被连接到电源电压和地之间并用于控制分流电阻；以及控制电路，其控制分流调节器从而当电源电压高于基准电压范围的上限时，分流电阻逐渐减小，而当电源电压电压值低于基准电压范围的下限时，分流电阻逐渐增加；以及当电源电压在基准电压范围中时，分流电阻保持不变。
全文摘要
公开了一种用于非接触型IC卡的半导体集成电路,其装有用于整流接收到的信号并从而产生电源电压的整流电路。连接到电源电压和地之间并用于控制分流电阻的分流调节器。控制电路按如下所述来控制分流调节器;当电源电压高于基准电压范围的上限时,分流电阻逐渐减小,而当电源电压电压值低于基准电压范围的下限时,分流电阻逐渐增加;以及当电源电压在基准电压范围中时,分流电阻保持不变。
文档编号G06K19/07GK1291001SQ0010675
公开日2001年4月11日 申请日期2000年4月17日 优先权日1999年10月1日
发明者成濑智己 申请人:富士通株式会社