专利名称：存储器仲裁方法及数据处理系统的制作方法
技术领域：
本发明涉及多个存储器访问装置(Memory Access UnitMAU)构成的数据处理系统，尤其涉及为了访问存储器给予参与总线仲裁的多个MAU中某一个MAU总线使用权的存储器仲裁方法及数据处理系统。
背景技术：
最近与数字视频处理器(Digital Video Processor)一样，多个存储器访问装置构成的数据处理系统(Data Processing System)由SOC(System On Chip)形态开发的。即，现有的数据处理系统功能和外部CPU及周边功能等由一个芯片合并实现的。
于是，过去数据处理系统用芯片使用数据缓冲器用存储器，外部CPU使用运算用存储器，但是最近的SOC形态的数据处理系统芯片具有把运算用存储器和数据缓冲器用存储器由一个存储器来使用的统一的存储器(Unified Memory)构造。
具备统一的存储器的数据处理系统中，得到存储器数据总线的使用权后，为了只让参与总线仲裁的多个MAU中的一个MAU许可总线使用权，要求有存储器判优器(Arbiter)。这时，上述存储器判优器为了提高数据处理系统的性能向参与存储器总线仲裁的多个MAU中的一个MAU必须最有效率性地给予存储器数据总线的使用权。即，上述存储器判优器根据数据处理系统的特性和构造考虑公正性(Fairness)和效率性(Efficiency)实行存储器数据总线的仲裁。
一般地，广泛使用的仲裁技法有使用循环(Round Robin)和优先顺序(Priority)算法的仲裁技法。
上述循环构造的仲裁方法作为适用于公正性算法的代表性的仲裁方法，参与仲裁的MAU与优先顺序无关，会按照事先定好的顺序得到存储器数据总线的使用权。而且，得到一次总线使用权的MAU在参与仲裁的其他MAU得到所有总线使用权之前不能重新得到存储器总线的使用权。于是，循环构造的仲裁方法是所有的MAU临时对其他MAU具备优先权，因此与MAU的优先顺序无关，所有MAU都具有存储器数据总线的访问机会。据此上述循环构造的仲裁方法不会发生参与总线仲裁的所有MAU在相当长的时间内不能得到总线使用权的情况。
但是，适用公正性算法的仲裁方法有对于公用存储器数据总线在一定的时间以内必须传送一定的数据的时间限制，没有效率性。即，相对高的优先顺序(higher priority)的MAU与相对低的优先顺序(Lower priority)的MAU相比必须访问更多的存储器数据总线，因此没有效率性。
相反，优先顺序构造的仲裁方法作为适用于效率性算法的代表性仲裁方法，与具备高优先顺序的MAU相比可以访问更多的存储器数据总线。
但是，在优先顺序构造的仲裁方法为了让相对高的优先顺序的MAU传送更多的数据而独占性地使用存储器数据总线的期间，就会发生低优先顺序的MAU在相当一段时间内不会得到存储器数据总线的使用权的情况(Starvation)。
发明内容
本发明是为了解决如上所述的问题而发明创造的，本发明的目的是为了合适地采用循环构造仲裁方法和优先顺序构造仲裁方法，提供了提高存储器数据总线的带宽(Bandwidth)效率的存储器仲裁方法及数据处理系统。
为了实现如上所述的目的，本发明的存储器仲裁方法包括以下几个阶段(a)要求存储器总线使用的多个MAU中具备实时特性的MAU设定优先顺序仲裁算法，在具备非实时特性的MAU设定循环仲裁算法的阶段；(b)要求存储器总线的使用权的MAU中在上述阶段里设定循环仲裁算法的MAU采用循环仲裁算法，设定优先顺序仲裁算法的MAU采用优先顺序仲裁算法，执行第1次存储器仲裁的阶段；(c)在上述阶段中根据两边仲裁算法，对各选择的MAU执行第2次存储器仲裁，最终选择MAU后给予存储器数据总线使用权的阶段；以及(d)在上述阶段中获得存储器数据总线使用权的MAU通过存储器数据总线在存储器内的适当位置中执行写或读数据的阶段。
本发明的数据处理系统由以下几个部分组成可读/写数据的存储器；为了在上述存储器的特定区进行数据写或读而具备多个要求存储器数据总线的使用权的MAU且这时给具备实时特性的MAU设定优先顺序仲裁算法而给具备非实时特性的MAU设定循环仲裁算法的数据处理部；以及上述数据处理部中要求存储器总线的使用权的MAU中设定循环仲裁算法的MAU采用循环仲裁算法，适用优先顺序仲裁算法的MAU采用优先顺序仲裁算法，执行第1次存储器仲裁，重新根据上述两边仲裁算法分别选择的MAU执行第2次存储器仲裁，最终选择MAU后，对最终选择的MAU给予存储器数据总线使用权的存储器判优器。
上述存储器是运算存储器和数据缓冲器用存储器由单一存储器构成的共用存储器，上述共用存储器是由多个库构成的。
上述存储器判优器在第1次存储器仲裁中根据循环仲裁算法选择的MAU的访问信息存储在循环存储器队列中，根据优先顺序仲裁算法选择的MAU的访问信息存储在优先顺序存储器队列中。
上述存储器判优器在第1次存储器仲裁中根据两边仲裁算法分别选择MAU，如果在上述循环命令队列中存储的MAU的行/库地址正好与根据使用全部存储器数据总线的优先顺序算法选择的MAU的行/库地址相同，就向在上述循环命令队列中存储的有关MAU给予存储器数据总线使用权。
上述存储器判优器在第1次存储器仲裁中根据两边仲裁算法分别选择MAU，如果在上述循环命令队列中存储的MAU的行/库地址正好与根据使用全部存储器数据总线的优先顺序算法选择的MAU的行/库地址不同，就向在优先顺序命令队列中存储的MAU给予存储器数据总线使用权。
上述存储器判优器在第1次存储器仲裁中根据两边仲裁算法分别选择MAU，如果上述循环命令队列已满，就向在上述循环命令队列中存储的MAU给予存储器数据总线使用权。
上述存储器判优器在第1次存储器仲裁中根据两边仲裁算法分别选择MAU，如果上述循环命令队列不满，就向在优先顺序命令队列中存储的MAU给予存储器数据总线使用权。
如果在第2次存储器仲裁时参与存储器仲裁的MAU是一个，上述存储器判优器就向那个MAU给予存储器数据总线使用权。
本发明的其他目的、特征及优点通过参照附图的实施例的详细说明就会明了了。
在如上所述的本发明的存储器仲裁方法及数据处理系统可以达到如下的效果为了使用存储器选择参与总线仲裁的多个MAU实行每一个MAU特性适合的适用仲裁算法，即，循环仲裁算法或是优先顺序仲裁算法相关的第1次仲裁，一个仲裁算法中选择一个MAU。然后，第1次仲裁中根据两边仲裁算法分别选择MAU执行第2次仲裁，最终选择一个MAU，把存储器总线使用权给予选择的MAU。以此本发明可以提高存储器数据总线的带宽效率及数据处理系统的性能。
图1是本发明的数据处理系统的构成框图。
图2是图1的存储器由4库DDR SDRAM使用的存储器构成的例图。
图3是本发明的存储器仲裁时要求使用每个MAU中存储器数据总线的过程的一个实施例的流程图。
图4是本发明的存储器仲裁过程的一个实施例的流程图。
*附图主要部分符号说明*
110存储器120存储器判优器131-133存储器访问单元具体实施方式
以下，参照附图对本发明的实施例的构成和作用进行说明，附图所示及据此说明的本发明的构成和作用至少由一个实施例来说明，由此上述的本发明的技术性思想和核心构成及作用不受限制。
本发明是与数字视频处理器一样的数据处理系统，该系统是为了得到存储器数据总线的使用权为了有效率地仲裁参与总线仲裁的MAU。例如与CPU一样具备非实时(non-real time)特性的MAU采用循环仲裁算法，与音频解码器一样具备实时(real time)特性的MAU采用优先顺序仲裁算法执行第1次仲裁。然后，在第1次仲裁中根据两边仲裁算法对于各选择的MAU实行第2次仲裁后选择一个MAU，向选择的MAU给予存储器总线使用权。
图1是这样的本发明的存储器仲裁方法相关的数据处理系统的构成框图，该数据处理系统包括运算存储器和数据缓冲器用存储器由单一存储器构成的共用存储器110、访问上述共用存储器110的多个MAU131-133以及上述多个MAU131-133中一个可以访问共用存储器110的实行存储器总线仲裁的存储器判优器120。
例如，上述共用存储器110如果适用于数字TV的话上述多个MAU可以为了音频/视频解码的位信息流的写和读、为了补偿移动必要的数据的读、解码的数据的写以及为了显示装置的数据的格式化变化的写和读等访问上述共用存储器110。为此，上述MAU由例1可以成为系统解码器、视频解码器、格式化转换器、音频解码器及主机。上述每个MAU的功能是众所周知的技术，因此在本发明中省略了详细的说明。
上述图1的各MAU为了访问存储器110，各MAU中都有由存储器判优器120输出的信号，相反在存储器判优器120中有由各MAU输出的信号。
这时，各MAU中为了要求存储器总线仲裁由存储器判优器120传送的信号中req_x信号是在任意的MAU中由存储器判优器120要求存储器总线使用的信号，pri_x信号是标识任意的MAU设定的仲裁算法的信号，任意的MAU中要求存储器总线仲裁的时候，由存储器判优器120传送。在这里，对各MAU在初期根据各MAU的特性是非实时还是实时，以默认的形式来设定循环仲裁算法或是优先顺序仲裁算法。即，MAU的特性如果是非实时就在上述MAU中设定循环仲裁算法，如果是实时就在上述MAU中设定优先顺序仲裁算法。例如，上述设定值在pri_x标志中可以由“0”或“1”来表示。这是根据各MAU和存储器判优器120之间的约定来确定的。
于是，上述存储器判优器120可以根据req_x信号知道在什么样的MAU中发出了要求使用存储器总线。另外，根据pri_x信号可以知道在上述MAU中设定的仲裁算法是循环仲裁算法还是优先顺序仲裁算法，采用上述MAU中有关仲裁算法，执行第一次存储器总线仲裁。在本发明中，作为实施例，假定如果req_x信号是1就是激活状态，pri_x信号如果是1就设定优先顺序仲裁算法，是0就设定循环仲裁算法。
这时，如果各MAU的特性变换的话上述每一个MAU中设定的仲裁算法也可能变化。例如，视频解码器具备实时特性，因此优先顺序算法初期以默认的形式设定，以后如果上述视频解码器的特性转变成非实时特性，上述视频解码器中就可以设定循环算法。这时，表现循环仲裁算法的pri_x值向上述存储器判优器120传送。
另外，各MAU中为了要求存储器总线仲裁向存储器判优器120传送的信号中req_id_x信号是表现每一个MAU的固有优先顺序的信号，mcmd_x信号是各MAU为了访问存储器而在存储器判优器120中传送的信息。例如，上述信息包括行/列地址(row/column address)、读/写信息、数据屏蔽(data masking)、要选择的库(bank)、访问的库的数目、寻址等。
相反，在存储器判优器120中由各MAU传送的ack_x信号是上述存储器判优器120向各MAU许可的存储器数据总线使用权的信号。作为一个实施例，假定上述ack_x是“1”时是激活状态。
上述图1的信号中_x值表示各MAU的固有值。例如，如果req_a值设为“1”传送，存储器判优器120判断称作a的MAU131中要求存储器数据总线的使用权。另外，ack_a如果是“1”，就意味着向MAU131给予总线使用权。图2是由4库构成的共用存储器110的一个例子，假定上述共用存储器110使用双倍速率(double data rate；DDR)同步式DRAM(SDRAM)。
上述SDRAM一般由行、库、列地址构成。因此为了访问SDRAM的特定存储器区域，首先使有关行和库激活后在列执行读/写，读/写结束后进行预先充电(Precharge)后访问存储器结束。即，有关MAU中存储器访问结束后进行预先充电的那个行/库中的访问动作才能结束。例如，上述行/库地址中写数据的情况，只有预先充电，上述行/库地址的数据才由在上述MAU中写的新的数据来更新。如果不然，以前的数据就会继续保持。
这时，本发明中为了有效率地使用上述SDRAM，可以同时访问许多库或者连续访问相同的行和库地址的区域，从而就可以节约SDRAM的激活时间和预先充电时间。
图3是本发明的各MAU的存储器访问方法的一个实施例的流程图。
首先，在某些MAU想要求存储器数据总线的情况，对自身的req_x信号进行激活驱动，同时使用pri_x信号，将适用于自身的仲裁算法和req_id_x以及mcmd_x向存储器判优器120传送(阶段301)。例如，在称作b的MAU132中要求存储器数据总线的使用的情况中，上述称作b的MAU132把req_b信号设为“1”，与具备适用于自身的仲裁运算值的pri_b信号一起向存储器判优器120传送。另外，具备自身的固有优先顺序的req_id_b信号和具备地址信息和读/写信号的命令信息向上述存储器判优器120传送。
然后，上述存储器判优器120等待存储器数据总线使用信号ack_x信号(阶段302)。例如，如果ack_b信号为“1”并被传送，那么上述称作b的MAU132就可以通过存储器数据总线访问存储器110。同时，上述称作b的MAU132在把req_b信号惰化(inactive)为“0”的同时把pri_b信号维持为初始值(阶段303)。
这时，如果要求使用存储器数据总线的MAU是一个以上，上述存储器判优器120就通过存储器仲裁必须向其中一个MAU给予总线使用权。
为此，在本发明的存储器判优器120中，首先，为了得到存储器数据总线的使用权，参照参与总线仲裁的多个MAU的pri_x值，向各MAU采用有关仲裁算法，执行第1次仲裁。于是，在各仲裁算法中就会分别选择一个MAU。例如，假定为了得到存储器数据总线的使用权，参与总线仲裁的MAU为视频解码器、音频解码器及CPU。而且，假定在上述视频解码器、音频解码器中设定优先顺序算法，在CPU中设定循环算法。于是，在优先顺序仲裁算法中，参照参与优先顺序仲裁的视频解码器和音频解码器的req_id_x信号，选择优先顺序值高的MAU。例如，如果视频解码器的优先顺序值比音频解码器高，就选择视频解码器。
另外，由于在循环仲裁算法中参与循环仲裁的MAU是一个CPU，因此选择CPU。这时，如果上述参与上述循环仲裁的MAU是二个以上，就参照req_id_x信号选择优先顺序值(priority value)高的MAU。这时，上述循环仲裁算法中选择的MAU的MCMD存储在循环命令队列中。即，上述循环命令队列中要存储的MAU根据初期循环顺序(req_iq_x)决定。在本发明中，上述循环命令队列有4段命令队列，这个是实施例。在这个情况中，上述循环命令队列中4个MAU的MCMD可以分别存储。另外，4个MAU的MCMD如果全部都存储，就可以判定上述循环命令队列是满(full)的。
而且，在优先顺序仲裁算法中，具备1段命令队列的作为实施例。根据上述优先顺序仲裁算法选择的MAU的MCMD存储在上述优先顺序命令队列中。
这时，上述存储器判优器120在上述第1次仲裁中根据两边仲裁算法选择的两个MAU执行第2次仲裁，两个MAU中一个MAU进行举例说明的话，就是在视频解码器和CPU中最终决定把存储器总线使用权给其中的哪个。
本发明中最终决定要得到存储器数据总线的使用权的MAU时基本上适用于优先顺序算法的MAU比适用于循环算法的MAU更具有优先权。
但，满足下面的条件的情况下适用于上述循环仲裁算法的MAU比适用于优先顺序算法的MAU先得到存储器数据总线的使用权。
·第2次仲裁时，要求存储器数据总线使用权的MAU是一个的情况·在循环命令队列(Round-Robin Command Queue)中存储的MAU的行/库正好与根据使用全部存储器数据总线的优先顺序算法选择的MAU的行/库地址相同的情况·循环命令队列是满的情况即，除了上述情况以外，第2次仲裁时适用于优先顺序算法的MAU比适用于循环算法的MAU具有优先权。
通过上述的过程，最终得到存储器数据总线的使用权，因此可以提高存储器数据总线的带宽效率并提高数据处理系统。
图4是本发明的存储器仲裁方法的一个实施例的流程图。如果上述存储器判优器120得到从任意MAU发出的存储器总线使用要求，就开始存储器仲裁。即，要访问存储器110的MAU把req_x信号激活为“1”，并向存储器判优器120输出，存储器判优器120对req_x信号是“1”的MAU执行第一次存储器仲裁。
这时，上述存储器判优器120对为了确认要求使用存储器总线的MAU适用的算法是循环仲裁算法还是优先顺序仲裁算法，对每个MAU的pri_x信号进行检查(阶段401)。
上述阶段401中，如果pri_x信号是“1”，那个MAU就采用优先顺序仲裁算法(阶段402)。如果是“0”，就采用循环仲裁算法，从而执行第一次性存储器仲裁(阶段404)。
而且，上述存储器判优器120在上述阶段402中参与优先顺序仲裁算法的MAU中选择优先顺序值最高的一个MAU(阶段403)。
另外，在上述阶段404中，在参与循环仲裁算法的MAU中根据初期循环顺序选择一个MAU后，在命令队列中存储有关MAU的MCMD(阶段405)。
上述阶段实行完毕后，重新执行第2次存储器仲裁，选择给予存储器数据总线的使用权的最终MAU。
为此，首先对在第2次仲裁时要求总线使用权的MAU是否是一个进行判断(阶段406)。
即，第2次仲裁时要求总线使用权的MAU是一个的情况是指第1次仲裁时优先顺序仲裁算法和循环仲裁算法中只执行一个的情况。例如，参与仲裁的MAU的pri_x值如果都是“1”，就只使用优先顺序仲裁算法执行第1次存储器仲裁；如果是“0”，就只使用循环仲裁算法执行第1次存储器仲裁。相同地，要求总线使用权的MAU是二个的情况是指优先顺序仲裁算法和循环仲裁算法都使用而执行第1次存储器仲裁的情况。即，在阶段403中，根据优先顺序仲裁算法选择一个MAU，同时在阶段405中根据循环仲裁算法选择一个MAU的情况。
这时，在上述阶段406中，如果第2次仲裁时要求总线使用权的MAU是一个，就与上述MAU适用的仲裁算法为循环仲裁算法还是优先顺序仲裁算法无关地向那个MAU许可总线使用权(阶段407)。即，那个MAU的ack_x值设为“1”而传送。
一方面，在上述阶段406中第2次存储器仲裁时要求总线使用权的MAU如果不是一个，即，在根据两边仲裁算法分别选择MAU的情况中，就首先判断是否满足以下条件。
即，对上述循环命令队列中存储的MAU的行/库地址与根据使用全部存储器数据总线的优先顺序算法选择的MAU的行/库地址是否相同进行判断(阶段408)。
这是为了能连续性访问存储器110内的相同行/库地址区，以节省SDRAM的激活时间和预先充电时间。
如上所述，为了访问SDRAM的特定存储器区域，首先激活有关行/库后，在列中读/写数据，读/写结束后进行预先充电后，存储器访问结束。
于是，在本发明中，如果判断存储在循环命令队列中的MAU的行/库地址正好与根据使用全部存储器数据总线的优先顺序算法选择的MAU的行/库地址相同，就向上述循环命令队列中存储的有关MAU给予存储器总线使用权(阶段409)。
这样，正好根据使用全部存储器数据总线的优先顺序算法选择的MAU在存储器110内的行/库地址中进行写/读数据后在进行预先充电前在与上述阶段409中选择的MAU一样的行/库地址中进行写/读数据。然后对上述存储器110的行/库的各个室(cell)进行预先充电。这时，上述存储器110内的有关行/库已经是激活状态，因此在上述阶段409中选择存储在循环命令队列的MAU后没有必要重新激活上述行/库。
因此，可以节省上述存储器110的激活时间和预先充电时间，并因而可以提高存储器110的使用效率。
另外，上述阶段408中如果判断存储在上述循环命令队列中的MAU的行/库地址正好与根据使用全部存储器数据总线的优先顺序算法选择的MAU的行/库地址不一样，就对上述循环命令队列是否已满进行确认(阶段410)。
在上述阶段410中，如果循环命令队列已满，下一次总线仲裁时采用循环仲裁算法就不能存储被选择的MAU了。
因此，在这时向根据循环仲裁算法选择的MAU给予存储器总线使用权(阶段409)。
如果上述阶段410中循环命令队列判断不满，就向根据优先顺序仲裁算法选择的MAU给予存储器总线使用权(阶段411)。
在本发明中，采用循环仲裁算法的MAU不能连续地得到存储器数据总线的使用权。
与此相同，本发明涉及访问运算用存储器和数据缓冲器用存储器由一个存储器构成的共用存储器的具备多个MAU的数据处理系统，为了使用上述共用存储器把存储器数据总线使用权有效率地给予参与总线仲裁的多个MAU，因此可以提高存储器数据总线的带宽而且还可以提高数据处理系统的性能。
另一方面，本发明中使用的术语是考虑到本发明的功能而定义的术语，这些术语根据本领域技术人员的意图或是惯例可以不同，其定义是以本发明的前面所述的内容为基础的。
另外，本发明中通过本发明优选实施例对本发明进行了说明，考虑到本发明的技术性难易度方面时，相关技术人员很容易增加与本发明以及其他实施例不同的变形。因此，很明显，在上述的说明中引用思想的实施例和变形都归属于本发明的权利要求书中。
通过以上说明的内容相关知识人员在不脱离本发明的技术思想的范围内可以进行多样的变更及修改。
因此，本发明的技术范围并不是限定在实施例记载的内容中，而是限定在权利要求书范围中。
权利要求
1.存储器仲裁方法，其特征在于，在包括存储器和为了读写上述存储器中的数据而要求存储器数据总线的使用权的多个存储器访问单元(MAU)的数据处理系统的存储器仲裁方法中，包括以下几个阶段(a)为多个MAU中具有实时特性的MAU设定优先顺序仲裁算法，为具有非实时特性的MAU设定循环仲裁算法的阶段；(b)要求存储器总线的使用权的MAU中在上述阶段里设定循环仲裁算法的MAU采用循环仲裁算法，设定优先顺序仲裁算法的MAU采用优先顺序仲裁算法，执行第1次存储器仲裁的阶段；(c)在上述阶段中，根据两边仲裁算法，对各选择的MAU执行第2次存储器仲裁，最终选择MAU后给予存储器数据总线使用权的阶段；以及(d)在上述阶段中获得存储器数据总线使用权的MAU通过存储器数据总线在存储器内的适当位置中执行写或读数据的阶段。
2.如权利要求项1所述的存储器仲裁方法，其特征在于，上述(c)阶段在第2次存储器仲裁时，如果参与存储器仲裁的MAU是一个，就把存储器数据总线使用权给予那个MAU。
3.如权利要求项1所述的存储器仲裁方法，其特征在于，上述(b)阶段将在第1次存储器仲裁中根据循环仲裁算法选择的MAU的访问信息存储在循环存储器队列中，根据优先顺序仲裁算法选择的MAU的访问信息存储在优先顺序存储器队列中。
4.如权利要求项3所述的存储器仲裁方法，其特征在于，上述(c)阶段包括以下几个阶段上述(b)阶段的第1次存储器仲裁中根据两边仲裁算法判断各MAU是否已选择的阶段；根据两边仲裁算法，各MAU如果已选择，就对存储在上述循环命令队列中的MAU的行/库地址是否与根据使用全部存储器数据总线使用权的优先顺序算法选择的MAU的行/库地址相同进行判断的阶段；如果判断相同就向存储在上述循环命令队列中的有关MAU给予存储器数据总线使用权的阶段；如果判断不相同就向上述优先顺序命令队列中存储的MAU给予存储器数据总线使用权的阶段。
5.如权利要求项4所述的存储器仲裁方法，其特征在于，上述(c)阶段还包括以下几个阶段如果判断存储在上述循环命令队列中的MAU的行/库地址与根据使用全部存储器数据总线的优先顺序算法选择的MAU的行/库地址不同就判断循环命令队列是否满的阶段；如果上述循环命令队列已满，就对存储在循环命令队列中的MAU给予存储器数据总线使用权的阶段；上述循环命令队列如果不满，就对存储在上述优先顺序命令队列中的MAU给予存储器数据总线使用权的阶段。
6.数据处理系统，其特征在于，其构成包括可读/写数据的存储器；具备多个为了在上述存储器的特定区域中读或写数据而要求存储器数据总线的使用权的MAU且这时具备实时特性的MAU设定优先顺序仲裁算法而具备非实时特性的MAU设定循环仲裁算法的数据处理部；以及在上述数据处理部中要求存储器总线的使用权的MAU中设定成循环仲裁算法的MAU采用循环仲裁算法，适用优先顺序仲裁算法的MAU采用优先顺序仲裁算法，执行第1次存储器仲裁，对重新根据上述两边仲裁算法分别选择的MAU执行第2次存储器仲裁，选择最终MAU后向最终选择的MAU给予存储器数据总线使用权的存储器判优器。
7.如权利要求项6所述的数据处理系统，其特征在于，上述存储器是运算存储器和数据缓冲器用存储器由单一存储器构成的共用存储器，上述共用存储器由多个库构成。
8.如权利要求项7所述的数据处理系统，其特征在于，上述存储器判优器中得到存储器数据总线使用权的MAU通过存储器数据总线把上述存储器内的有关行/库激活后在适当列地址位置进行数据的写或读，如果写或读结束就将有关行/库预先充电。
9.如权利要求项6所述的数据处理系统，其特征在于，上述存储器判优器在第1次存储器仲裁中根据循环仲裁算法选择的MAU的访问信息存储在循环存储器队列中，根据优先顺序仲裁算法选择的MAU的访问信息存储在优先顺序存储器队列中。
10.如权利要求项8或权利要求项9所述的数据处理系统，其特征在于，上述存储器判优器在第1次存储器仲裁中根据两边仲裁算法分别选择MAU，如果存储在上述循环命令队列中的MAU的行/库地址正好与根据使用全部存储器数据总线的优先顺序算法选择的MAU的行/库相同，就向存储在上述循环命令队列中的有关MAU给予存储器数据总线使用权，得到上述存储器数据总线使用权的MAU正好与根据使用全部存储器数据总线的优先顺序算法选择的MAU的行/库预先充电前通过存储器数据总线在上述存储器内的行/库有关列地址位置中进行数据写或读后，如果写或读结束就对有关库/行预先充电。
11.如权利要求项10所述的数据处理系统，其特征在于，上述存储器判优器在上述存储器仲裁中根据两边仲裁算法分别选择MAU，如果存储在上述循环命令队列中的MAU的行/库正好与根据使用全部存储器数据总线的优先顺序算法选择的MAU的行/库地址不同，就向存储在优先顺序命令队列的MAU给予存储器数据总线使用权。
12.如权利要求项6所述的数据处理系统，其特征在于，上述存储器判优器在第1次存储器仲裁中根据两边仲裁算法分别选择MAU，如果上述循环命令队列已满，就向存储在上述循环命令队列中的MAU给予存储器数据总线使用权。
13.如权利要求项12所述的数据处理系统，其特征在于，上述存储器判优器在第1次存储器仲裁中根据两边仲裁算法分别选择MAU，如果上述循环命令队列不满，就存储在优先顺序命令队列中的MAU给予存储器数据总线使用权。
14.如权利要求项12所述的数据处理系统，其特征在于，上述存储器判优器如果在第2次存储器仲裁中参与存储器仲裁的MAU是一个，就向那个MAU给予存储器数据总线使用权。
全文摘要
本发明涉及在多个存储器访问单元(MAU)构成的数据处理系统中为了访问存储器向参与总线仲裁的多个MAU中某一个MAU给予总线使用权的存储器仲裁方法及数据处理系统。尤其涉及为了使用存储器向参与总线仲裁的多个MAU执行与每个MAU特性适合的仲裁算法，即循环仲裁算法或优先顺序仲裁算法相关的第1次仲裁，在一个仲裁算法中选择一个MAU。然后，在第1次仲裁中根据两边仲裁算法对每一个选择的MAU执行第2次仲裁，最终选择一个MAU，向最终选择的MAU给予存储器使用权。因此本发明可以提高存储器数据总线的带宽效率而且还可以提高数据处理系统的性能。
文档编号G06F13/18GK1912857SQ20051004141
公开日2007年2月14日 申请日期2005年8月8日 优先权日2005年8月8日
发明者李镇赫 申请人:乐金电子(昆山)电脑有限公司