专利名称：：实现具有数据处理能力的动态随机存储器的接口方法
技术领域：
：本发明专利涉及数据处理系统的存储器接口方法，尤其涉及实现具有数据处理能力的动态随机存储器(DRAM)的接口方法。
背景技术：
：在过去的几十年里，处理器的性能一直按照摩尔定律以每18个月翻一番的惊人速度提升。这都得益于集成电路制造工艺和体系结构技术的巨大提高。不过人们也开始意识到有越来越多的因素阻碍着处理器的性能进一步提升。其中"存储墙"就是现有冯诺伊曼体系结构中一个难以解决的问题。在以前的设计生产中，处理器与存储器都是单独设计与优化的。处理器的制造工艺是以产生快速的逻辑为目标；而存储器DR雄的制造工艺是以获得存储密度为目的。因此采用不同的制造方法来得到了快速的处理器和价廉的高密度存储器。但是这种方法也产生一个很严重的负面影响，那就是由于高速的处理器性能被慢速的DRAM主存所屏蔽，从而达不到它对整个系统所期望的性能提升。针对存储墙问题，在传统以处理器为中心的框架下，人们使用层次性存储系统，并采用了大量的方法来减少或者隐藏存储器的访问延迟。这些技术包括改进大容量高速緩冲存储器(Cache)、软硬件预取、推断执行以及多线程技术等。但是，这些方法也不可避免得引入了更多的限制。如会增加失效情况下存储器的访问延迟，其中一些技术还更多的受到存储器带宽的限制。为了能够从本质上解决存储墙的问题，必须从体系结构入手。已有的一种解决方案就是PIM(ProcessorInMemory)体系结构。它是随着工艺的进步，处理器和DRAM存储器能够集成在一起而产生的。从而避免了传统冯诺伊曼结构的存储墙性能瓶颈。PIM技术将逻辑器件直接集成到存储器中，具有低延迟、高带宽和低功耗等特性，使用PIM技术能够从本质上緩解存储墙问题。在过去的十几年里，全世界有不少大学或者研究机构着手启动研究这项技术，包括AcUvePage,IRAM,HTMT，DIVA,FlexRAM,BlueGeneBG/C,Pim-Lite和Gilgamesh等。可以根据这些PIM芯片在计算机系统中所起的作用而分为两类。一类是处理器芯片，方法是把将大容量DRAM和一个合适的处理器集成到一个芯片并充当处理器的地位。另一类是带计算能力的存储芯片，它是将PIM芯片代替原有的存储器芯片，从而为原有的计算机系统提供更强的计算能力，如IRAM，FlexRAM。然而，这些存储器芯片都由于满足不了现有存储器的时序协议而不能有效的集成到现有的数据处理系统中。综上所述，具有数据处理能力的DRAM存储器装置急需一种易于集成到现有数据处理系统中的接口方法及相配套的系统结构。通过采用与现有存储器相同的时序协议与接口，将具有数据处理能力的DRAM存储器装置应用于现有数据处理系统中，以提高现有数据处理系统的数据处理能力。
发明内容本发明的目的提供一种实现具有数据处理能力的DRAM接口方法。该方法采用与现有存储器相同的时序协议，提供对内部数据处理单元的控制和对内部存储器的访问。通过该接口方法与结构，可以在不经过任何硬件改动的情况下，有效的将具有数据处理能成到现有数据处理系统中。本发明的目的通过以下技术方案实现设计一种实现具有数据处理能力的DRAM接口方法，涉及相应的应用程序接口(API)函数、系统软件支撑方法以及接口时序。具有数据处理能力的DRAM装置内部具有内部存储器和内部数据处理单元，内部存储器存储数据处理系统的程序和数据，内部数据处理单元在存储器内部实现对所存储数据的处理，以解决"存储墙"的问题。数据处理系统中的主处理单元在对内部存储器进行访问时，通过通用的访存指令，由系统软件中的存储映射模块将访问映射为内部存储器对应的物理地址；数据处理系统中的主处理单元在对内部数据处理单元进行操作时，调用相应的API函数，通过系统软件中的存储映射模块将访问映射为内部数据处理单元对应的物理地址。这两种不同的访问都通过通用的DRAM存储器接口，以通用DRAM存储器访问时序发送到具有数据处理能力的DRAM存储器。设计一种实现具有数据处理能力的DRAM接口方法相配套的系统结构，在具有数据处理能力的DR趨存储器内部设置接口模块对上述两种不同的访问进行处理。接口模块通过地址线区分这两种访问，若为对内部存储器的访问，直接将访问信号连接到内部存储器接口，并对若干位地址线进行译码得到片选信号，以选择相应的内部存储单元响应该访问；若为对内部凝:据处理单元的访问，通过时序转换单元，将DRAM访问时序转换为SRAM访问时序，对内部数据处理单元的控制寄存器进行访问。实现具有数据处理能力的动态随机存储器(DRAM)接口方法，包括采用不同的流程处理对内部存储单元和内部数据处理单元的访问，采用通用存储器的接口时序对具有数据处理能力的DRAM存储器进行操作，由内部接口单元区分对内部存储单元和内部数据处理单元的访问，并完成相应的时序转换，其特征在于所述接口方法通过通用访存指令实现对内部存储单元的访问，具体流程为A、数据处理系统的程序通过通用访存指令发出对内部存储器的访问；B、数据处理系统的系统软件地址映射模块将通用访存指令中的地址映射为具有数据处理能力的DRAM存储器地址的相应物理空间；C、数据处理系统通过标准DRAM存储器接口，发出符合标准DR認存储器接口时序的信号，对具有数据处理能力的DRAM存储器进行访问；所述接口方法通过API实现对内部数据处理单元的访问，具体流程为A、数据处理系统的程序通过调用API发出对内部处理单元的访问；B、数据处理系统的系统软件地址映射模块将API中的地址映射为具有数据处理能力的DRAM存储器地址的相应物理空间；C、数据处理系统通过标准DRAM存储器接口，发出符合标准DRAM存储器接口时序的信号，对具有lt据处理能力的DRAM存储器进行访问；所述内部接口单元通过地址信号区分对内部存储器和对内部数据处理单元的访问；所述内部接口单元将对内部存储器的访问命令直接发送到内部存储器；所述内部接口单元将对数据处理单元的访问命令，进行时序转换，实现对数据处理单元控制寄存器的访问。所述数据处理系统主处理单元与具有数据处理能力的DRAM存储器装置之间交换信息的通道为闪存(FLASH)、静态随机存储器(SRAM)、同步动态随机存储器(SDRAM)、双倍速率同步动态随机存储器(DDR)、第二代双倍速率同步动态随机存储器(DDR2)、第三代双倍速率同步动态随机存储器(DDR3)、第二代图形专用双倍速率同步动态随机存储器(GDDR2)或第三代图形专用双倍速率同步动态随机存储器(GDDR3)接口标准规定的时序。所述具有数据处理能力的DRAM内部接口单元包括状态机、时序转换模块、刷新计数模块和译码模块，状态机分别与时序转换模块、刷新计数模块和译码模块相联接，其中状态机记录当前访问状态，并实现不同访问状态之间的切换；时序转换模块实现通用DRAM访存时序到SRAM访存时序的转换，以实现对内部数据处理单元的访问；刷新计数模块对发送的刷新命令进行计数，并根据计数的数值，选择不同的内部存储体进行刷新；译码模块对地址的某些位进行译码，并选择相应的内部存储体进行操作，以实现对内部存储单元的访问。本发明通过该接口可以在不进行任何硬件改动的情况下，将具有数据处理能力的DRAM存储器装置应用于各种数据处理系统，既可以作为普通存储器提供程序与数据的存储能力，又可提供对存储器内数据进行处理的能力，以提高数据处理系统的性能。图1是具有数据处理能力的DRAM存储器装置结构示意图；图2是存储器接口方法操作流程；图3是存储器接口结构示意图。具体实施方式本发明目的的实现、功能特点将结合实施例，参照附图做进一步说明。所述方案中有数据处理能力的DRAM存储器装置从功能模块上分，包括存储器接口、处理单元、处理单元控制接口、通信网络、内部DRAM存储器、内部DRAM存储控制器组成，其连接关系如图l所示。在最佳实施例中，我们采用标准第二代双倍速率动态随机存储器(DDR2)接口和规范，集成4块各64KByte大小的嵌入式动态随机存储器(eDRAM)片内存储器以及4个处理单元。但本发明并不限于采用上述接口规范和配置。所述具有数据处理能力的DMM的软件接口方法，对内部存储器和内部处理单元采用不同的地址空间进行划分，内部存储器占有地址空间的低半部分，内部处理单元控制寄存器占有地址空间的高半部分。该接口方法采用不同的流程对内部存储器和内部处理单元进行访问，具体的访问流程如图2所示。对内部存储器的访问方法如下A.程序通过通用访存指令发出对内部存储器的访问；B.系统软件地址映射模块将通用访存指令中的地址映射为具有数据处理能力的DRAM存储器地址的低半部分空间；C.通过通用的DDR2接口，发出符合通用DDR2接口时序的信号，对具有数据处理能力的DRAM存储器进行访问。对内部处理单元的访问方法如下A.程序通过调用API发出对内部处理单元的访问；B.系统软件地址映射模块将API中的地址映射为具有数据处理能力的DRAM存储器地址的高半部分空间；C.通过通用的DDR2接口，发出符合通用DDR2接口时序的信号，对具有数据处理能力的DRAM存储器进行访问。跨操作系统平台的界面无缝整合方法及系统
技术领域：
本发明属于计算机通信领域，尤其涉及一种跨操作系统平台的界面无缝整合方法及系统。技术背景网络计算机系统采用客户机/服务器结构，在硬件上一般包括一台高性能的服务器、以太网连接线路和多台网络计算机。服务器端主要运行WindowsNT/2000Server/2003Server等操作系统，而客户端运行Linux/FreeBSD/Windows98等操作系统。通常系统中网络计算机客户端启动之初运行一个小内核版本的操作系统，然后在此操作系统基础上通过网络协议启动服务器端的操作系统，此时用户所能见到的仅仅是服务器端的操作系统，所做的操作完全由服务器来处理，而客户机只作为输入、输出和显示设备。随着用户对网络计算机系统应用要求的不断增加及网络计算机性能的不断提高，如果仅仅依靠服务器来处理所有网络计算机的服务请求，将对服务器配置带来极高的要求，同时网络计算机的硬件资源的相对空闲也是一种浪费。因此，有必要将服务器端的集中处理模式变为服务器-网络计算机共同完成的分布式处理模式，即将一些对服务器资源消耗比较大的应用，如媒体播放、网络浏览器、游戏等，挪到网络计算机端运行。目前世界上的网络计算机系统主要采用的是操作系统独立的方式来同时运行多个操作系统中程序，同时针对不同的操作系统，显示其各自的界面，激活其各自的程序。这种做法使得多个操作系统之间没有交互，不能有效的对多个系统进行协调统一，更无法做到操作系统的界面融合，给用户提供一个友好的操作环境。
发明内容本发明所要解决的技术问题是提供一种跨操作系统平台的界面无缝整合方法，它能够实现在一个操作系统界面中运行另外一个操作系统的程序，并提供统一的界面风格，达到系统平台间的界面无缝整合。为解决上述技术问题，本发明采用如下技术方案一种跨操作系统平台的界面无缝整合方法，包括以下步骤确定主操作系统与次操作系统，登陆次操作系统并启动一个后台进程；通过网络协议实现从次操作系统访问主操作系统；在主操作系统中配置环境参数；<table>tableseeoriginaldocumentpage7</column></row><table>采用DDR2标准的具有数据处理能力的DRAM存储器装置接口协议命令真值表如表2所示。存储器接口负责接收并解析如表2所示的各种命令，由状态机(StateMachine)根据当前的命令是针对内部DRAM存储器还是处理单元，控制存储器接口进入内部存储器操作模式或处理单元操作模式，当前操作模式一直保持至接收到下一改变当前操作模式的命令。存储器接口的Data、Ctrl、地址信号与内部DRAM存储器接口直接相连，在内部存储器操作模式状态下，由当前命令确定CS0CS3的值，以选择一个或多个内部存储器进行操作。由于处理单元接口采用SRAM接口，所以在处理单元操作模式下，通过时序转换(TimingTransfer)模块实现DRAM到SRAM的时序转换。表2DDR2标准协议命令真值表<table>tableseeoriginaldocumentpage7</column></row><table>HKEYmine—hkey;If(aO+al的组合存在于私有注册表)记录aO+al已经打开；ReturnMyRegOpenKeyEx(aO，al，a2，a3，&mine_hkey);Mine—RegCloseKey(HKEYaO)if(aO为私有注册表的handle)若aO对应的rea1—handle也已打开，贝lJReal—RegCloseKey(real—handle);returnMyRegCloseKey(aO);Else若aO对应的private—handle也已打开，则MyRegCloseKey(private—handle);returnReal—RegCloseKey(aO);Mine—RegDeleteKeyW(HKEYaO，LPCWSTRal)if(MyRegDeleteKey(aO'al)==ERROR_SUCCESS)标记aO+al为已删除ElseReturn相应错误代码Mine_RegSetValueExW(HKEYaO,LPCWSTRal,DWORDa2,DWORDa3，constBYTE*a4，DWORDa5)ReturnMyRegSetValueExW(aO，al，a2，a3，a4，a5);Mine—RegQueryValueExW(HKEYaO，LPCWSTRal，LPDWORDa2，LPDWORDa3，LPBYTEa4，LPDWORDa5)If(aO+al+valuename存在于私有注册表)ReturnMyRegQueryValueExW(aO，al,a2,a3,a4,a5);ElseReturnReal—RegQueryValueExW(aO,al，a2,a3,a4，a5);Mine_RegEnuraKeyExW(HKEYaO，DWORDal,LPWSTRa2，LPDWORDa3,LPDWORDa4,LPWSTRa5,LPDWORDa6，LPFILETIMEa7)模块，与前一次激活时緩存的行地址、体地址进行拼接，同时进行相应的时序转换，并由状态机(StateMachine)控制译码单元(Decoder)，将CSO-CS3全部不选通，以便采用SR扁接口对数据处理单元进行写操作；若当前为内部存储器操作模式，并由状态机(StateMachine)控制译码单元(Decoder),保持上一次激活操作时选通的CSO-CS3中的一个，以便对某一内部存储器进行写后预充操作。10.读若当前为处理单元操作模式，将列地址送入时序转换(TimingTransfer)模块，与前一次激活时緩存的行地址、体地址进行拼接，同时进行相应的时序转换，并由状态机(StateMachine)控制译码单元(Decoder),将CSO~CS3全部不选通，以便采用SRAM接口对处理单元进行读操作；若当前为片内存储器操作模式，并由状态机(StateMachine)控制译码单元(Decoder)，保持上一次激活操作时选通的CSO~CS3中的一个，以便对某一内部存储器进行读操作。11.读后预充在读后预充命令下，若当前为数据处理单元操作模式，将列地址送入时序转换(TimingTransfer)模块，与前一次激活时緩存的行地址、体地址进行拼接，同时进行相应的时序转换，并由状态机(StateMachine)控制译码单元(Decoder),将CS0CS3全部不选通，以便采用SRAM接口对数据处理单元进行读操作；若当前为内部存储器操作模式，并由状态机(StateMachine)控制译码单元(Decoder),保持上一次激活操作时选通的CS0-CS3中的一个，以便对某一内部存储器进行读后预充操作。12.无操作在无操作状态下，保持当前操作模式，并由状态机(StateMachine)控制译码单元(Decoder),将CSO~CS3全部不选通。13.取消器件选中保持当前操作模式，并由状态机(StateMachine)控制译码单元(Decoder),将CSO~CS3全部不选通。14.进入低功耗模式在进入低功耗模式命令下进入片内存储器操作模式，由状态机(StateMachine)控制译码单元(Decoder),将CSO~CS3全部选通，控制所有内部存储器进入低功耗模式。15.出低功耗模式在出低功耗模式命令下进入片内存储器操作模式，由状态机(StateMachine)控制译码单元(Decoder),将CSO~CS3全部选通，控制所有内部存储器退出低功耗模式。本发明实现具有数据处理能力的DRAM存储器的接口方法，采用不同的流程处理对内部存储器和内部处理单元的访问，通过系统软件将其映射到相应的地址空间，并按照通用DRAM接口时序与具有数据处理能力的DR細存储器进行交互，存储器内部的接口模块通过地址线区分该访问是针对内部存储器还是内部处理单元，并提供访问时序的转换以实现有效的访问。采用该接口方法和结构，可以在不进行任何硬件改动的基础上将具有数据处理能力的DRAM存储器集成到现有数据处理系统，具有应用方便的优点。权利要求1、实现具有数据处理能力的动态随机存储器(DRAM)的接口方法，包括采用不同的流程处理对内部存储单元和内部数据处理单元的访问，采用通用存储器的接口时序对具有数据处理能力的DRAM存储器进行操作，由内部接口单元区分对内部存储单元和内部数据处理单元的访问，并完成相应的时序转换，其特征在于所述接口方法通过通用访存指令实现对内部存储单元的访问，具体流程为A、数据处理系统的程序通过通用访存指令发出对内部存储器的访问；B、数据处理系统的系统软件地址映射模块将通用访存指令中的地址映射为具有数据处理能力的DRAM存储器地址的相应物理空间；C、数据处理系统通过标准DRAM存储器接口，发出符合标准DRAM存储器接口时序的信号，对具有数据处理能力的DRAM存储器进行访问；所述接口方法通过API实现对内部数据处理单元的访问，具体流程为A、数据处理系统的程序通过调用API发出对内部处理单元的访问；B、数据处理系统的系统软件地址映射模块将API中的地址映射为具有数据处理能力的DRAM存储器地址的相应物理空间；C、数据处理系统通过标准DRAM存储器接口，发出符合标准DRAM存储器接口时序的信号，对具有数据处理能力的DRAM存储器进行访问；所述内部接口单元通过地址信号区分对内部存储器和对内部数据处理单元的访问；所述内部接口单元将对内部存储器的访问命令直接发送到内部存储器；所述内部接口单元将对数据处理单元的访问命令，进行时序转换，实现对数据处理单元控制寄存器的访问。2、根据权利要求1所述的为实现具有数据处理能力的动态随机存储器(DRAM)的接口方法，其特征在于所述DRAM存储器接口包括所述数据处理系统主处理单元与具有数据处理能力的DRAM装置之间交换信息的通道为FLASH、SRAM、SDRAM、DDR、DDR2、DDR3、GDDR2或GDDR3接口标准规定的时序。3、根据权利要求1所述的为实现具有数据处理能力的动态随机存储器(DRAM)的接口方法，其特征在于所述具有数据处理能力的DRAM内部接口单元包括状态机、时序转换模块、刷新计数模块和译码模块，状态机分别与时序转换模块、刷新计数模块和译码模块相联接，其中状态机记录当前访问状态，并实现不同访问状态之间的切换；时序转换模块实现通用DRAM访存时序到SRAM访存时序的转换，以实现对内部数据处理单元的访问；刷新计数模块对发送的刷新命令进行计数，并根据计数的数值，选择不同的内部存储体进行刷新；译码模块对地址的某些位进行译码，并选择相应的内部存储体进行操作，以实现对内部存储单元的访问。全文摘要本发明涉及一种实现具有数据处理能力的动态随机存储器(DRAM)的接口方法，用于主处理器与具有数据处理能力的DRAM存储器之间的信息传递，包括对内部处理单元的控制，对内部存储单元的访问，所有的访问都采用标准DRAM接口协议，并通过标准DRAM接口进行。通过该接口，可以在不进行任何硬件改动的情况下，将具有数据处理能力的DRAM存储器装置应用于各种数据处理系统，既可以作为普通存储器提供程序与数据的存储能力，又可提供对存储器内数据进行处理的能力，以提高数据处理系统的性能。文档编号G06F12/00GK101221532SQ20081004672公开日2008年7月16日申请日期2008年1月21日优先权日2008年1月21日发明者葵戴申请人:葵戴