用于控制非易失性存储器的控制器和包括其的半导体器件的制作方法
【专利说明】用于控制非易失性存储器的控制器和包括其的半导体器件
[0001]相关申请的交叉引用
[0002]本申请要求2014年6月3日提交的申请号为10-2014-0067860的韩国专利申请的优先权，其全部公开内容通过引用合并于此。
技术领域
[0003]本发明的各种示例性实施例涉及一种电子器件，且更具体而言，涉及一种用于控制非易失性存储器的控制器和包括所述控制器的半导体器件。
【背景技术】
[0004]半导体存储器件是由诸如硅(Si)、锗(Ge)、砷化镓(GaAs)、磷化铟(InP)等的半导体形成的存储器件。半导体存储器件主要分类成易失性存储器件和非易失性存储器件。
[0005]易失性存储器件是当其电源切断时储存的数据消失的存储器件。易失性存储器件包括:静态随机存取存储器(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)等。非易失性存储器件是即使当其电源切断时也能保持储存的数据的存储器件。非易失性存储器件包括:只读存储器(R0M)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM (EEPROM)、快闪存储器、相变RAM (PRAM)、磁阻RAM (MRAM)、阻变RAM (RRAM)、铁电RAM(FRAM)等。快闪存储器主要分类成或非型(NOR)或与非型(NAND)。
【发明内容】
[0006]本发明的各种示例性实施例针对一种增加具有减小尺寸的内部随机存取存储器(RAM)的操作速度的控制器。
[0007]本发明的一个实施例提供了一种控制非易失性存储器的控制器，所述控制器包括:第一存储区，其适于储存第一地址表；第二存储区，其适于储存第二地址表；地址转换块，其适于访问第一存储区和第二存储区，并且参照第一地址表和第二地址表将从主机接收的扇区地址转换成与非易失性存储器相对应的物理地址；以及一个或更多个功能块，其适于与地址转换块共享第二存储区，其中，地址转换块独占使用第一存储区。
[0008]作为一个实施例，所述地址转换块可以以小组块为单位将地址映射从非易失性存储器加载至第一存储区，以产生第一地址表，小组块包括M个扇区地址，以及地址转换块可以以大组块为单位将地址映射从非易失性存储器加载至第二存储区，以产生第二地址表，大组块包括N个扇区地址，N大于M。
[0009]作为一个实施例，所述地址转换块可以确定出包括来自主机的扇区地址的小组块，以及在第一地址表中搜索确定出的小组块。
[0010]作为一个实施例，当在第一地址表中存在确定出的小组块时，地址转换块可以参照搜索出的小组块的地址映射将从主机接收的扇区地址转换成物理地址，以及当在第一地址表中不存在确定出的小组块时，地址转换块可以确定出包括从主机接收到的扇区地址的大组块，并且在第二地址表中搜索确定出的大组块。[0011 ] 作为一个实施例，地址转换块可以参照搜索出的大组块的地址映射将从主机接收的扇区地址转换成物理地址。
[0012]作为一个实施例，当从主机接收的扇区地址对应于热数据时，地址转换块可以确定出包括从主机接收到的扇区地址的小组块，从非易失性存储器读取确定出的小组块中的地址映射，以及在第一地址表中更新读取的地址映射。
[0013]作为一个实施例，地址转换块可以参照小组块的更新的地址映射确定物理地址。
[0014]作为一个实施例，当从主机接收的扇区地址对应于冷数据时，地址转换块可以确定包括从主机接收的扇区地址的大组块，从非易失性存储器读取确定出的大组块中的地址映射，以及在第二地址表中更新读取的地址映射。
[0015]作为一个实施例，地址转换块可以参照大组块的更新的地址映射确定物理地址。
[0016]作为一个实施例，在垃圾回收中，地址转换块可以读取与在非易失性存储器中的牺牲块相对应的扇区地址，确定出包括读取的扇区地址的大组块，以及将确定出的大组块的地址映射加载至第二存储区。
[0017]作为一个实施例，地址转换块可以参照加载的地址映射确定牺牲块的每个页是否有效。
[0018]作为一个实施例，所述控制器还可以包括垃圾回收块，其适于读取牺牲块的有效页中的数据，并且将读取的数据写入非易失性存储器中的目标块的页。
[0019]作为一个实施例，第一地址表可以包括以小组块为单位划分的地址映射，每个小组块包括M个扇区地址，以及第二地址表可以包括以大组块为单位划分的地址映射，每个大组块包括N个扇区地址，N大于M。
[0020]作为一个实施例，第一地址表中的每个地址映射可以包括被映射成M个扇区地址的物理地址。
[0021]作为一个实施例，第二地址表中的每个地址映射可以包括被映射成N个扇区地址的物理地址。
[0022]本发明的另一个实施例提供了一种半导体器件，其包括非易失性存储器和适于控制非易失性存储器的控制器，其中，所述控制器包括:第一存储区，其适于储存第一地址表；第二存储区，其适于储存第二地址表；地址转换块，其适于访问第一存储区和第二存储器，以及参照第一地址表和第二地址表将从主机接收的扇区地址转换成与非易失性存储器相对应的物理地址；以及一个或更多个功能块，其适于与地址转换块共享第二存储区，其中，地址转换块独占使用第一存储区。
[0023]作为一个实施例，非易失性存储器可以包括适于储存地址信息的存储器单元阵列，并且地址转换块可以选择性地加载地址信息，以及产生第一地址表和第二地址表。
[0024]作为一个实施例，地址转换块可以以小组块为单位将来自地址信息的地址映射加载至第一存储区，以及产生第一地址表，小组块包括M个扇区地址，以及地址转换块可以以大组块为单位将来自地址信息的地址映射加载至第二存储区，以及产生第二地址表，大组块包括N个扇区地址，N大于M。
[0025]本发明的另外实施例提供了一种半导体器件，其包括包含有存储器单元阵列的非易失性存储器和适于控制非易失性存储器的控制器，其中，所述控制器包括:第一存储区，其适于储存包括小组块的第一地址映射的第一地址表；第二存储区，其适于储存包括大组块的第二地址映射的第二地址表；地址转换块，其适于选择性地将存储器单元阵列中的地址信息加载为第一地址表和第二地址表，以及参照第一地址表和第二地址表将从主机接收的扇区地址转换成与存储器单元阵列相对应的物理地址；以及一个或更多个功能块，其适于与地址转换块共享第二存储区，但是不与地址转换块共享第一存储区。
【附图说明】
[0026]通过参照附图详细地描述本发明的示例性实施例，本发明的以上和其他的特征和优点对于本领域技术人员而言将变得更加显而易见，其中:
[0027]图1是图示根据本发明的一个示例性实施例的半导体器件的框图；
[0028]图2是图示包括在图1中所示的非易失性存储器中的存储器单元阵列的图；
[0029]图3是图示从主机提供的扇区地址的概念图；
[0030]图4是图示图1中的半导体器件的一个实施例的框图；
[0031]图5是图示图1中的半导体器件的另一个实施例的框图；
[0032]图6是根据本发明的一个实施例的用于描述利用图1中所示的第一存储区和第二存储区的方法的概念图；
[0033]图7是用于描述图1中所示的地址转换块的操作方法的流程图；
[0034]图8是图不根据图7的实施例配置的第一地址表和第二地址表的概念图；
[0035]图9是用于描述小组块和大组块的概念图；
[0036]图10是图不图8的第一地址表和第二地址表的实例的概念图；
[0037]图11是用于描述图1中所示的地址转换块的操作方法的一个应用实例的流程图；
[0038]图12是用于描述图1中所示的地址转换块的操作方法的另一个应用实例的流程图；
[0039]图13是图示垃圾回收中的牺牲块的图；
[0040]图14是图示图1中的控制器的修改实施例的框图；以及
[0041]图15是图示图1中的半导体器件的一个应用实例的框图。
【具体实施方式】
[0042]在下文中，将参照附图描述本发明的示例性实施例。在以下描述中，将仅描述用来理解根据本发明的操作所需的部分，并且将省略会不必要地模糊本发明要旨的、与本发明相关的已知技术。此外，本发明不应当被解释为限制于本文中所阐述的示例性实施例，并且可以采用不同的形式来体现。下面足够详细地描述本发明的示例性实施例，以使得本领域的普通技术人员能够体现和实践本发明。
[0043]在本说明书中，只要未在句子中具体提及，单数形式就可以包括复数形式。此外，在说明书中使用的“包括/包含”或“包括有/包含有”表示存在或增加一个或多个部件、步骤、操作以及元素。
[0044]图1是图示根据本发明的一个示例性实施例的半导体器件1000的框图。图2是图示包括在非易失性存储器100中的存储器单元阵列110的图。
[0045]参见图1，半导体器件1000可以包括非易失性存储器100和控制器200。
[0046]非易失性存储器100可以响应于控制器200的控制来操作。非易失性存储器100可以通过一个通道CH与控制器200连接。
[0047]非易失性存储器100可以包括存储器单元阵列110和用于驱动存储器单元阵列110的外围电路120。参见图2，存储器单元阵列110可以包括多个存储块BLKl至BLKz。多个存储块BLKl至BLKz中的每个可以包括多个页page I至pageN。
[0048]再次参见图1，外围电路120可以与存储器单元阵列110连接。外围电路120可以响应于控制器200的控制来操作。外围电路120可以响应于控制器200的控制，对存储器单元阵列110中的数据进行编程，从存储器单元阵列110读取数据，以及擦除存储器单元阵列110中的数据。
[0049]作为一个实施例，可以采用每个页(page，见图2)作为基本单位来执行非易失性存储器100的读取操作和程序操作。可以采用每个存储块(BLK，见图2)作为基本单位来执行非易失性存储器100的擦除操作。
[0050]在程序操作中，外围电路120可以从控制器200接收写入数据和物理地址。具体的存储块BLK和页可以由物理地址来指明。外围电路120可以把写入数据编排在由物理地址指示的页中。
[0051]在读取操作中，从控制器200传送至外围电路120的物理地址可以指明具体的存储块BLK和页。外围电路120可以从与物理地址相对应的页中读取数据，并且将读取的数据输出至控制器200。
[0052]在擦除操作中，从控制器200传送至外围电路120的物理地址可以指定一个存储块BLK。外围电路120可以擦除与物理地址相对应的存储块BLK中的数据。
[0053]作为一个实施例，非易失性存储器100可以为快闪存储器。
[0054]地址信息可以储存在存储器单元阵列110中。地址信