[0312]参照图34，标准单元SC可以通过单元边界CB来限定，并且可以包括多个鳍(fin)FN、多个活性区域(例如，第一活性区域ARl和第二活性区域AR2)、多条导线CL和多个接触件CA。单元边界CB可以是限定标准单元SC的轮廓线，P&R工具可以利用单元边界CB来识别标准单元SC。单元边界CB可以包括4条边界线。
[0313]多个鳍FN可以在第一方向(例如，X方向)上延伸，并且可以在与第一方向基本垂直行的第二方向(例如，Y方向)上基本上彼此平行地布置。第一活性区域ARl和第二活性区域AR2可以基本上彼此平行地布置，并且可以具有不同的导电类型。在示例性实施例中，在第一活性区域ARl和第二活性区域AR2的每个中布置了三个鳍FN。然而，发明构思的示例性实施例不限于此。例如，在示例性实施例中，在第一活性区域ARl和第二活性区域AR2的每个中布置的鳍FN的数量可以不同地改变。
[0314]在这种情况下，在第一活性区域ARl和第二活性区域AR2中布置的多个鳍FN可以被称为活性鳍。尽管图34仅示出了活性鳍，但是发明构思的示例性实施例不限于此。标准单元SC还可以包括例如单元边界CB、第一活性区域AR1、在第一活性区域ARl与第二活性区域AR2之间的区域、和/或在第二活性区±或六1?2和单元边界CB之间的区域中布置的虚拟鳍。
[0315]多条导线CL可以在第二方向(例如，Y方向)上延伸，并且可以在第一方向(例如，X方向)上基本上彼此平行地布置。在这种情况下，导线CL可以由具有电导率的材料形成。例如，导线CL可以包括多晶娃(Poly-Si)、金属或金属合金。
[0316]在示例性实施例中，导线CL可以对应于栅电极。然而，发明构思的示例性实施例不限于此。在示例性实施例中，导线CL可以具有拥有任意导电性的轨迹(trace)。此外，尽管图34示出标准单元SC包括三条导线CL的示例性实施例，但是发明构思的示例性实施例不限于此。例如，在示例性实施例中，标准单元SC可以包括至少四条导线，其中，这些导线可以在第二方向上延伸并且可以在第一方向上基本彼此平行地布置。
[0317]多个接触件CA可以布置在第一活性区域ARl和第二活性区域AR2上，并且可以电连接到第一活性区域ARl和第二活性区域AR2。在示例性实施例中，多个接触件CA可以是源极/漏极接触件。在示例性实施例中，多个接触件CA可以是功率接触件。标准单元SC还可以包括可布置在多条导线CL上并且电连接到多条导线CL的接触件。
[0318]图35是根据发明构思的示例性实施例的具有图34的布局的半导体设备的示例的透视图。图36是根据发明构思的示例性实施例的沿着图34的线A-A’截取的剖视图。
[0319]参照图35和图36，半导体设备10a可以是块型(bulk-type)鳍式场效晶体管(FinFET)。例如，半导体设备10a可以包括基底SUB、第一绝缘层ILl、第二绝缘层IL2、第一至第三鳍FN以及导线CL。导线CL也可以在此被称为栅电极CL。
[0320]基底SUB可以是半导体基底。例如，半导体基底SUB可以包括硅、绝缘体上硅(SOI)、蓝宝石上硅、锗(Ge)、锗化硅(SiGe)和砷化镓(GaAs)中的任一种。基底SUB可以是例如P型基底，并且可以用作第一活性区域AR1。
[0321]第一至第三鳍FN可以连接到基底SUB。在示例性实施例中，第一至第三鳍FN可以是通过将η+型掺杂剂或p+型掺杂剂掺杂到从基底SUB竖直突出的部分而形成的活性区域。
[0322]第一绝缘层ILl和第二绝缘层IL2可以包括绝缘材料。例如，绝缘材料可以包括氧化层、氮化层或氮氧化物层中的任意一者。第一绝缘层ILl可以布置在第一至第三鳍FN上。第一绝缘层ILl可以布置在第一至第三鳍FN与栅电极CL之间，并且可以用作栅极绝缘层。第二绝缘层IL2可以以预定高度设置在第一至第三鳍FN之间的空间中。第二绝缘层IL2可以布置在第一至第三鳍FN之间并且可以用作器件隔离层。
[0323]栅电极CL可以布置在第一绝缘层ILl和第二绝缘层IL2上。因此，如图36所示，栅电极CL可以被构造为围绕第一绝缘层ILl、第二绝缘层IL2和第一鳍至第三鳍FN的上部。即，在示例性实施例中，第一至第三鳍FN可以布置在栅电极CL的内部(例如，栅电极CL可以设置在第一绝缘层ILl、第二绝缘层IL2和第一鳍至第三鳍FN的上部上)。栅电极CL可以包括金属材料(例如，钨(W)和钽(Ta))、其氮化物、其硅化物或掺杂的多晶硅，并且可以使用沉积工艺而形成。
[0324]图37是根据发明构思的示例性实施例具有图34的布局的半导体设备的示例的透视图。图38是根据发明构思的示例性实施例沿着图37的线A-A’截取的剖视图。
[0325]参照图37和图38，半导体设备10b可以是SOI型FinFET。半导体设备10b可以包括基底SUB’、第一绝缘层ILl ’、第二绝缘层IL2’、第一鳍至第三鳍FN’以及导线CL’。导线CL’也可以在此被称为栅电极CL’。根据本示例性实施例的半导体设备10b是图35和图36中示出的半导体设备10a的变型示例。因此，为了方便解释，会仅描述半导体设备10b和半导体设备10a之间的不同，这里可以省略之前描述的处理和元件。
[0326]第一绝缘层ILl ’可以布置在基底SUB ’上。第二绝缘层IL2 ’可以布置在第一至第三鳍FN’与栅电极CL’之间，并且可以用作栅极绝缘层。第一至第三鳍FN’可以包括半导体材料，例如，硅或被掺杂的硅。
[0327]栅电极CL’可以布置在第二绝缘层IL2’上。因此，栅电极CL’可以被构造为围绕第二绝缘层IL2 ’和第一至第三鳍FN’的上部。即，在示例性实施例中，第一至第三鳍FN’可以布置在栅电极CL’的内部(例如，栅电极CL’可以设置在第一至第三鳍FN’和第二绝缘层IL2’的上部上)。
[0328]图39是根据发明构思的示例性实施例的存储介质的框图。
[0329]参照图39，存储介质500可以是可在被用于向计算机提供命令和/或数据的同时包括任意的计算机可读存储介质在内的的计算机可读存储介质。例如，存储介质500可以包括磁介质或光介质(例如，磁盘、磁带、CD-ROM、DVD-ROM、CD-R、CD-RW、DVD-R和DVD-RW)、易失性或非易失性存储器(例如，随机存取存储器(RAM)、只读存储器(ROM)或闪存)、经由通用串行总线(USB)接口可存取的非易失性存储器、和/或微机电系统(MEMS)。存储介质500可以插入到计算机中、集成到计算机中或者经由网络和/或诸如无线链路的通信介质而与计算机组入口 ο
[0330]本发明构思的示例性实施例可以直接在硬件中、在通过处理器执行的软件模块或者在两者的组合中来实现。软件模块可以在例如非暂时程序存储设备上可触知地实现，诸如在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动磁盘、CD-ROM或本领域已知的任何其他形式的存储介质中实现。可以将示例性存储介质结合到处理器，使得处理器可以从存储介质读取信息并且将信息写入存储介质。可选择地，存储介质可以集成到处理器。此外，在一些方面，处理器和存储介质可以存在于专用集成电路(ASIC)中。另外，ASIC可以存在于用户终端中。可替换地，处理器和存储介质可以存在为用户终端中的离散组件。
[0331]要理解的是，本发明构思能够以硬件、软件、固件、专用处理器或其组合的各种形式来实现。在一个实施例中，本发明构思能够以软件实现为程序存储设备上可触知地实现的应用程序。应用程序可以上传到包括任何合适的架构的机器，并且可以由所述机器来运行。
[0332]如图39所示，存储介质500可以包括P&R程序510、库520、分析程序530和数据结构540。？&1?程序510可以包括这里描述的根据发明构思的示例性实施例的使用标准单元库执行设计IC的方法的多个命令。例如，存储介质500可以存储包括图1至图38的至少一幅图中示出的使用包括标准单元的标准单元库来设计IC的任意命令的P&R程序510。库520可以包括关于作为IC的单元的标准单元的信息。
[0333]分析程序530可以包括基于限定IC的数据执行分析IC的方法的多个命令。数据结构540可以包括存储空间，该存储空间用于管理在使用包括在库520中的标准单元库的处理、在从包括在库520中的通常标准单元库中提取具体信息的处理或者在使用分析程序530分析IC的特性的处理期间生成的数据。
[0334]图40是包括根据发明构思的示例性实施例的IC的存储器卡的框图。
[0335]参照图40，存储卡1000可以被配置为使得控制器1100和存储器1200交换电信号。例如，当控制器1100发出命令时，存储1200可以发送数据。
[0336]控制器1100和存储器1200的每个可以包括这里描述的根据示例性实施例的1C。在示例性实施例中，包括在控制器1100和存储器1200中的多个半导体设备中的至少一个可以根据包括单元的IC来实现，其中，在所述单元中，与边界相邻的至少两个图案具有不同的颜色和不同的边界空间。在示例性实施例中，包括在控制器1100和存储器1200中的多个半导体设备中的至少一个可以根据包括单元的IC来实现，其中，所述单元在与边界相邻的一个区中具有满足第一空间条件的无色图案。
[0337]例如，存储卡1000可以构成各种类型的存储卡，例如，扩展存储卡、智能媒体(SM)卡、安全数字(SD)卡、迷你SD卡和多媒体卡(MMC)。
[0338]图41是包括根据发明构思的示例性实施例的IC的计算系统的框图。
[0339]参照图41，计算系统2000可以包括处理器2100、存储器设备2200、存储设备2300、电源2400和输入/输出(I/O)设备2500。计算系统2000可以与视频卡、声卡、存储卡或USB设备通信，或者还可以包括能够与其他电子设备通信的端口。
[0340]包括在计算系统200中的处理器2100、存储器设备2200、存储设备2300、电源2400和I/O设备2500中的每个可以包括根据这里描述的发明构思的示例性实施例之一的1C。在示例性实施例中，包括在处理器2100、存储器设备2200、存储设备2300、电源2400和I/O设备2500中的多个半导体设备中的至少一个可以根据包括单元的IC来实现，其中，在所述单元中，与边界相邻的两个图案具有不同的颜色和不同的边界空间。在示例性实施例中，包括在处理器2100、存储器设备2200、存储设备2300、电源2400和I/O设备2500中的多个半导体设备中的至少一个可以根据包括单元的IC来实现，其中，所述单元在与边界相邻的一个区中具有满足第一空间条件的无色图案。
[0341]处理器2100可以执行具体的计算或任务。在示例性实施例中，处理器2100可以是微处理器(MP)或中央处理单元(CPU)。处理器2100可以经由诸如地址总线、控制总线或数据总线的总线2600与存储器设备2200、存储设备2300和I/O设备2500通信。在示例性实施例中，处理器2100可以连接到诸如外部设备互连(PCI)总线的扩展总线。
[0342]存储器设备2200可以存储针对计算系统2000的操作所需的数据。例如，存储器设备2200可以通过动态RAM(DRAM)、移动DRAM(MDRAM)、静态RAM(SRAM)、相变RAM(PRAM)、铁电RAM(FRAM)、电阻式RAM(RRAM)和/或磁性RAM(MARAM)来实现。存储设备2300可以包括固态驱动器(SSD)、硬盘驱动器或CD-ROM。
[0343]I/O设备2500可以包括诸如键盘、小键盘或鼠标的输入单元以及诸如打印机或显示器的输出单元。电源2400可以供应对于计算系统2000的操作所需的操作电压。
[0344]根据上述发明构思的示例性实施例之一的IC可以使用具有各种形状的封装件来实现。例如，根据上述示例性实施例之一的IC的至少一些元件可以使用下列技术来安装:堆叠封装(PoP)技术、球栅阵列(BGA)技术、芯片级封装(CSP)技术、塑料引线芯片载体(PLCC)技术、塑料双列直插式封装(PDIP)技术、华夫裸片封装(die-1n-waffle-pack)技术、晶片形式的裸片技术、板上芯片(COB)技术、陶瓷双列直插式封装(CERDIP)技术、塑料公制四方引线扁平封装(MQFP)技术、薄型四方扁平封装(TQFP)技术、小外形集成电路(SOIC)技术、收缩型小外形封装(SSOP)技术、薄型小外形封装(TSOP)技术、系统级封装(SIP)技术、多芯片封装(MCP)技术、晶片级制造封装(WFP)技术或晶片级处理堆叠封装(WSP)技术。
[0345]虽然已经参照本构思的示例性实施例具体示出并描述了本发明构思，但是本领域普通技术人员将理解，在不脱离由权利要求所限定的本发明构思的精神和范围的情况下，可以在其中的形式和细节上做出各种改变。
【主权项】
1.一种设计集成电路的布局的方法，所述方法包括: 在所述布局中放置第一单元，其中，第一单元包括第一图案和第二图案； 在所述布局中在第一边界处与第一单元相邻地放置第二单元，第一边界介于第一单元与第二单元之间，其中，第一图案和第二图案与第一边界相邻，第一图案和第二图案具有不同的颜色，并且第一图案与第一边界之间的第一边界空间不同于第二图案与第一边界之间的第二边界空间；以及 生成能够由处理器运行的多个命令以形成基于所述布局的半导体设备。2.根据权利要求1所述的方法，所述方法还包括: 将第一颜色分配给第一图案，其中，第一颜色对应于第一掩模； 将第二颜色分配给第二图案，其中，第二颜色对应于第二掩模；以及 确定第一边界空间的值和第二边界空间的值。3.根据权利要求2所述的方法，其中， 第一边界空间的值被确定为所述布局中的被分配相同颜色的图案之间的最小空间的值， 第二边界空间的值被确定为所述布局中的被分配不同颜色的图案之间的最小空间的值， 第二边界空间的值小于第一边界空间的值。4.根据权利要求2所述的方法，所述方法还包括: 将第一颜色和第二颜色中的一种分配给设置在第一单元中的并且相邻于与第一边界相对的第二边界的第三图案；以及 将第三图案和第二边界之间的第三边界空间的值确定为等于或大于第一边界空间和第二边界空间中的最小值。5.根据权利要求2所述的方法，所述方法还包括: 将第一颜色和第二颜色中的一种分配给设置在第一单元中的并且相邻于与第一边界相对的第二边界的多个另外的图案；以及 将所述另外的图案和第二边界之间的各个边界空间的值确定为等于或大于第一边界空间和第二边界空间中的最小值。6.根据权利要求2所述的方法，所述方法还包括: 对第二单元执行颜色反转操作， 其中，在执行颜色反转操作时，第二单元中的与第一边界相邻地布置的图案与第一图案或第二图案满足第一空间条件和第二空间条件， 其中，第一空间条件对应于所述布局中的被分配相同颜色的图案之间的最小空间的值，第二空间条件对应于所述布局中的被分配不同颜色的图案之间的最小空间的值。7.根据权利要求1所述的方法，所述方法还包括: 将第一颜色分配给第一图案，其中，第一颜色对应于第一掩模； 将第二颜色分配给第二图案，其中，第二颜色对应于第二掩模； 将第三颜色分配给设置在第一单元中的并且与第一边界相邻的第三图案，其中，第三图案对应于第三掩模；以及 确定第一边界空间的值、第二边界空间的值以及第三图案与第一边界之间的第三边界空间的值， 其中，第一边界空间的值至第三边界空间的值中的至少两个值彼此不同。8.根据权利要求7所述的方法，其中， 第一边界空间的值被确定为所述布局中的被分配相同颜色的图案之间的最小空间的值， 第二边界空间的值被确定为所述布局中的被分配不同颜色的图案之间的最小空间的值，并且第二边界空间的值小于第一边界空间的值， 第三边界空间的值是基于第一边界空间来确定的。9.根据权利要求8所述的方法，其中，第三边界空间的值等于或大于第二边界空间的值并且等于或小于第一边界空间的值。10.根据权利要求1所述的方法，所述方法还包括: 将第一颜色分配给第一图案，其中，第一颜色对应于第一掩模； 将第二颜色分配给第二图案，其中，第二颜色对应于第二掩模； 将第三颜色分配给设置在第一单元中的并且与第一边界相邻的第三图案，其中，第三图案对应于第三掩模； 将第四颜色分配给设置在第一单元中的并且与第一边界相邻的第四图案，其中，第四图案对应于第四掩模；以及 确定第一边界空间的值、第二边界空间的值、第三图案与第一边界之间的第三边界空间的值以及第四图案与第一边界之间的第四边界空间的值， 其中，第一边界空间的值至第四边界空间的值中的至少两个值彼此不同。11.根据权利要求10所述的方法，其中， 第一边界空间的值被确定为所述布局中的被分配相同颜色的图案之间的最小空间的值， 第二边界空间的值被确定为所述布局中的被分配不同颜色的图案之间的最小空间的值，并且第二边界空间的值小于第一边界空间的值， 第三边界空间的值和第四边界空间的值是基于第一边界空间被确定为相同的值。12.根据权利要求11所述的方法，其中，第三边界空间的值和第四边界空间的值中的每个等于或大于第二边界空间的值并且等于或小于第一边界空间的值。13.根据权利要求10所述的方法，其中， 第一边界空间的值被确定为所述布局中的被分配相同颜色的图案之间的最小空间的值， 第二边界空间的值被确定为所述布局中的被分配不同颜色的图案之间的最小空间的值，并且第二边界空间的值小于第一边界空间的值， 第三边界空间的值是基于第一空间确定的， 第四边界空间的值被确定为不同于第三边界空间的值。14.根据权利要求1所述的方法，其中，第一图案和第二图案对应于IC中的布置在相同水平面的导线。15.根据权利要求1所述的方法，其中， 第一图案是竖直图案，第二图案是水平图案， 竖直图案的延伸方向基本上平行于第一边界，水平图案的延伸方向基本上垂直于第一边界， 竖直图案与第一边界之间的第一边界空间小于水平图案与第一边界之间的第二边界空间。16.一种设计集成电路的布局的方法，所述方法包括: 在所述布局中放置第一单元，其中，第一单元包括各自满足第一空间条件的多个第一无色图案，其中，第一空间条件对应于在与第一边界相邻的第一区中被分配相同颜色的图案之间的最小空间的值； 在所述布局中在第一边界处与第一单元相邻地放置第二单元，所述第一边界介于所述第一单元与第二单元之间，其中，第一区基本上平行于第一边界延伸；以及生成能够由处理器运行的多个命令以形成基于所述布局的半导体设备。17.根据权利要求16所述的方法，其中，第一单元不包括具有不同颜色并且与第一区中的第一无色图案处于同一水平面的图案。18.根据权利要求16所述的方法，所述方法还包括: 在放置第一单元和第二单元之后，将第一颜色分配给第一无色图案。19.根据权利要求16所述的方法，其中，第一无色图案对应于通孔塞。20.根据权利要求16所述的方法，其中，第一单元还包括设置在相邻于与第一边界相对的第二边界的第二区中的多个第二无色图案，第二无色图案满足第一空间条件。21.—种集成电路，所述集成电路包括: 多个单元；以及 多个图案，设置在所述多个单元的每个单元中并且与所述多个单元的每个单元的边界相邻， 其中，所述多个图案具有分别对应于不同掩模的不同颜色，图案与边界之间的各个边界空间彼此不同。22.根据权利要求21所述的集成电路，其中，所述多个图案对应于布置在同一水平面的导线。23.一种存储在标准单元库中的标准单元，所述标准单元包括: 多个第一无色图案，设置在标准单元的与第一边界相邻的第一区中，其中，每个第一无色图案满足第一空间条件；以及 多个第二无色图案，设置在标准单元的相邻于与第一边界相对的第二边界的第二区中，其中，每个第二无色图案满足第一空间条件， 其中，第一空间条件对应于在第一区中被分配相同颜色的图案之间的最小空间的值。24.一种制造半导体设备的方法，所述方法包括: 在布局中放置第一单元，其中，第一单元包括与第一单元和第二单元之间的第一边界相邻地设置的至少两个图案； 在所述布局中在所述第一边界处与第一单元相邻地放置第二单元，所其中，第一单元和第二单元在限定集成电路的多个单元之中，其中，所述至少两个图案具有不同的颜色，并且所述至少两个图案与第一边界之间的各个边界空间彼此不同；以及 形成基于所述布局的半导体设备，其中，使用分别与不同颜色对应的不同掩模利用对所述至少两个图案执行的多图案化操作来形成半导体设备。25.—种制造半导体设备的方法，所述方法包括: 在布局中与第一边界相邻地放置第一单元，其中，第一单元包括第一区，多个第一无色图案设置在第一区中； 在所述布局中与第一边界相邻地放置第二单元，其中，第二单元包括具有第一颜色的第一图案，第一单元和第二单元在限定集成电路的多个单元之中，其中，第一无色图案满足第一空间条件，所述第一空间条件对应于与第一边界相邻并且被分配相同颜色的图案之间的最小空间的值； 将第二颜色分配给第一无色图案；以及 形成基于所述布局的半导体设备，其中，使用分别与第一颜色和第二颜色对应的第一掩模和第二掩模利用对具有第一颜色的第一图案和被分配第二颜色的第一无色图案执行的多图形操作来形成半导体设备。
【专利摘要】公开了一种集成电路和一种设计集成电路的布局的方法。所述设计集成电路的布局的方法包括：在所述布局中放置第一单元；在所述布局中在第一边界处与第一单元相邻地放置第二单元，第一边界介于第一单元与第二单元之间；生成可由处理器运行的多个命令以形成基于布局的半导体设备。第一单元包括第一图案和第二图案。第一图案和第二图案与第一边界相邻，第一图案和第二图案具有不同的颜色，第一图案和第一边界之间的第一边界空间不同于第二图案与第一边界之间的第二边界空间。
【IPC分类】G06F17/50
【公开号】CN105701268
【申请号】CN201510638791
【发明人】徐在禹, 金夏永, 卢贤定
【申请人】三星电子株式会社
【公开日】2016年6月22日
【申请日】2015年9月30日