专利名称：电位切换电路、具有电位切换电路的闪速存储器及切换电位的方法
技术领域：
本发明涉及一种电位切换电路，更具体地，涉及在闪速存储器中使用的电位切换电路。
背景技术：
如本领域内普通技术人员普遍公知的那样，需要响应诸如解码器等闪速存储器的操作模式，将不同电平的电位提供给该存储器的外围电路。例如，当将闪速存储器设置为其中执行数据写入(编程)的程序模式时，需要将约10V的高电位提供给字线解码器，而当将闪速存储器设置为其中执行数据验证的验证模式时，需要将约5V的中间电位提供给字线解码器。
为了减少闪速存储器的存取时间，当切换操作模式时，需要立即切换电位。未审专利公开NO.2001-184879公开了一种用于将提供给行解码器的电位从用于验证的电位切换为用于高速地数据写入的电位。所述公知的设备具有写入系统电荷泵、读取系统电荷泵、以及电位切换电路。写入系统电荷泵产生用于数据写入的电位，而读取系统电荷泵产生用于验证和数据读取的电位。电位切换电路将由写入系统电荷泵产生的电位和由读取系统电荷泵产生的电位中的一个输出到行解码器。根据所公知的设备，在执行验证的同时，从写入系统电荷泵中输出的电位增加到高于在数据写入时要提供给存储器单元的电位。随后，当开始数据写入时，电位切换电路向行解码器输出由写入系统电荷泵输出的电位。因此，输出到行解码器的电位迅速提高。
发明内容
本发明已经认识到公知设备需要两个电荷泵，用于数据写入和验证。这是不合需要的，因为增加了安装在闪速存储器上的电荷泵的数量。电荷泵数量的增加导致闪速存储器芯片的面积的增加，这带来成本方面的缺点。
在本发明的方案中，电位切换电路具有电位控制电路、输出电路、和与输出电路相连的预充电电路。电位控制电路产生与闪速存储器的操作模式相关联的参考电位。当启用输出电路时，其在输出端子处产生与参考电位相对应的输出电位，并当其禁用时，将输出端子设置为高阻抗状态。当将操作模式从第一模式切换到第二模式时，禁用输出电路。在禁用输出电路的同时，电位控制电路将参考电位从与第一模式相关联的第一电位切换为与第二模式相关联的第二电位，并且预充电电路响应参考电位对输出端子进行预充电。
根据这样构造的电位切换电路，响应参考电位，可变地产生输出电位。因此，为了产生输出电位，不需要多个电荷泵。此外，能够立即切换输出电位，因为当切换操作模式时，在禁用输出电路的同时，响应参考电位对输出端子进行预充电。
一种用于切换电位的方法包括以下步骤(a)将参考电位设置为与作为闪速存储器的操作模式的第一模式相关联的第一电位；(b)由输出电路在输出端子处产生与所述参考电位相对应的输出电位；(c)通过禁用所述输出电路，将所述输出电路设置为高阻抗状态；(d)在禁用所述输出电路的同时，将所述闪速存储器的操作模式从所述第一模式切换为第二模式；(e)在禁用所述输出电路的同时，将所述参考电位从所述第一电位切换为与所述第二模式相关联的第二电位；(f)在禁用所述输出电路的同时，响应所述参考电位，对所述输出端子进行预充电；以及(g)在所述预充电(f)之后，启用所述输出电路，以在所述输出端子处产生与作为参考电位的所述第二电位相对应的输出电位。
根据本发明，电位切换电路能够仅使用少量电荷泵来输出各种电平的电位。此外，电位切换电路能够立即切换电位。
根据以下结合附图所采用的描述，本发明的上述和其它目的、优点和特征将更显而易见，其中图1是示出了具有根据本发明实施例的电位切换电路的闪速存储器的结构的方框图；图2是示出了根据本实施例的电位切换电路的结构的方框图；以及图3是示出了根据本实施例的电位切换电路的操作的流程图。
具体实施例方式
现在，将参照说明性实施例，在此对本发明进行描述。本领域内的普通技术人员应当理解，可以使用本发明的教导实现许多替代实施例，且本发明并不限于所述出于说明的目的而示出的实施例。
I.闪速存储器的整体结构图1是示出了应用了本发明的电位切换电路的实施例的闪速存储器10的主要部分的结构的方框图。闪速存储器10具有存储器阵列1、行解码器2、以及列解码器3。存储器阵列1具有以矩阵形式排列的闪速存储单元11、字线12、位线13、以及源极线14。为了易于观看，在图中仅示出了一个闪速存储单元11、一个字线12、一个位线13以及一个源极线14。如本领域内普通技术人员所公知的那样，闪速存储单元11由具有浮置栅极的MOSFET组成。将闪速存储单元11的控制栅极与字线12相连，将其漏极与位线13相连，并将其源极与源极线14相连。行解码器2和列解码器3用于选择闪速存储单元11；行解码器2用于响应X地址，选择字线12，而列解码器3用于响应Y地址，选择位线13。针对与所选字线12和所选位线13相连的所选闪速存储单元11，执行数据的编程或读取。
通过列解码器3，将存储阵列1与读出放大器4相连，并将读出放大器4与输入/输出电路5相连。读出放大器4用于将数据写入到所选闪速存储单元11，并用于读取写入在所选闪速存储单元11中的数据。输入/输出电路5用于从外部提供要写入在闪速存储单元11中的写入数据，并用于将从闪速存储单元11中读取出来的读取数据输出到外部。通过输入/输出电路5，将写入数据提供给读出放大器4。通过输入/输出电路5，将由读出放大器4识别的读取数据输出到外部。
将行解码器2和列解码器3与电位切换电路6相连。电位切换电路6根据闪速存储器10被设置为的操作模式，向行解码器2和列解码器3提供电位。更具体地，当将闪速存储器10设置为程序模式时，电位切换电路6向行解码器2和列解码器3提供约12V的高电位。当将闪速存储器10设置为验证模式时，电位切换电路6向行解码器2和列解码器3提供约5V的中间电位。如稍后所述，本发明的主题在于对电位切换电路6进行改进。
将电位切换电路6与命令控制系统7相连。命令控制系统7响应从外部提供过来的外部控制信号(例如，芯片使能信号/CE、行选通信号/RAS、列选通信号/CAS)，向闪速存储器10的每个部分提供内部控制信号。将模式设置信号MODE、使能信号EN、/EN、以及复位信号ENR从命令控制系统7提供给电位切换电路6。模式设置信号MODE用于向电位切换电路6通知闪速存储器10被设置为的操作模式。当闪速存储器10设置在程序模式下时，激活模式设置信号MODE。反之(即，闪速存储器10设置在验证模式下)，禁用模式设置信号MODE。使能信号EN、/EN是彼此互补的信号，并用于启用或禁用电位切换电路6。复位信号ENR是用于控制电位切换电路6的信号。稍后，将对复位信号ENR的作用进行描述。
在以下描述中，应当注意，附在涉及信号的参考数字之前的“/”表示该信号是低电平有效的，而没有符号“/”表示该信号是高电平有效的。低电平有效信号的激活表示将该信号下拉到地电位，而高电平有效信号的激活表示将该信号上拉到电源电位。
II.电位切换电路的结构1.电位切换电路的总结图2是示出了电位切换电路6的结构的方框图。示意地，电位切换电路6具有电位控制电路21(参考电位控制电路)、输出电路22和预充电电路23。
电位控制电路21(参考电位控制电路)是配置来产生参考电位VREF的电路。参考电位VREF是用于控制电位切换电路6的输出电位VOUT的电位，并与输出电位VOUT的目标值相对应。在本实施例中，当输出电位VOUT的目标值为V’时，产生满足以下等式的参考电位VREFVREF＝(1/k)·V′ ...(1)这里，k是大于1的值。
响应模式设置信号MODE产生参考电位VREF。如图3所示，当激活模式设置信号MODE时，即，将闪速存储器10设置为程序模式，产生满足以下等式的参考电位VREFVREF＝(1/k)·Vprg(＝Vprg′)...(1a)这里，Vprg是用于数据写入的电位Vpgm，典型地，为10V。另一方面，当禁用模式设置信号MODE时，产生满足以下等式的参考电位VREFVREF＝(1/k)·Vverify(＝Vverify′) ...(1b)这里，Vverify是用于验证的电位。
返回到图2，输出电路22是配置为响应参考电位VREF、在输出端子24处产生输出电位VOUT的电路。将在输出端子24处产生的输出电位VOUT提供到上述行解码器2和列解码器3。响应命令控制系统7所提供的使能信号EN，启用或禁用输出电路22。当激活使能信号EN时，输出电路22产生对应于参考电位VREF的输出电位VOUT。在本实施例中，当激活使能信号EN时，将输出电位VOUT控制为电位“k·VREF”。应当注意，k还出现在上述等式(1)中。当禁用使能信号EN时，输出电路22将输出端子24设置为高阻抗状态。
预充电电路23是配置为在禁用输出端子22的同时、对输出端子24预充电的电路。预充电电路23响应参考电位VREF，对输出端子24进行预充电。如稍后所将描述的那样，预充电电路23对高速切换输出电位VOUT起着重要作用。
2.输出电路的结构输出电路22包括PMOS晶体管31、33以及NMOS晶体管32、34。将PMOS晶体管31、33串联在输出端子24和电源端子42之间，并将NMOS晶体管32、34串联在输出端子24和接地端子43之间。将高电源电位VPP从电荷泵(未示出)提供到电源端子42。电源电位VPP等于或高于用于数据写入的电位。将PMOS晶体管31、33的衬底端子与电源端子42相连，它们的电位均为电源电位VPP。PMOS晶体管31和NMOS晶体管32用作切换装置，使输出电路22能够响应使能信号EN、向输出端子24输出输出电位VOUT。PMOS晶体管33充当控制装置，用于控制输出电位VOUT。其栅极固定在预定电位的NMOS晶体管34充当恒定电流源。
将PMOS晶体管31的栅极与电平转移器36相连，并利用电平转移器36接通或截止PMOS晶体管31。电平转移器36是用于响应使能信号EN接通或截止PMOS晶体管31的电路。将电源电位VPP从上述电荷泵(未示出)提供到电平转移器36的电源端子37，并对电平转移器36进行配置，使其能够输出电源电位VPP。当激活使能信号EN时，电平转移器36将地电位VSS提供到PMOS晶体管31的栅极以使PMOS晶体管31导通。相反，当禁用使能信号EN时，电平转移器36将电源电位VPP提供到PMOS晶体管31的栅极，以使PMOS晶体管31禁止。
将使能信号EN直接输入到NMOS晶体管32的栅极。当激活使能信号EN时，接通NMOS晶体管32。当禁用使能信号EN时，截止NMOS晶体管32。
将PMOS晶体管33的栅极连接到比较器38。比较器38用于控制流经PMOS晶体管33的电流，从而控制在输出端子24处产生的输出电位VOUT。使用在输出端子24和接地端子39之间设置的电阻器件40、41来控制输出电位VOUT。电阻器40、41对输出电位VOUT进行分压，并在电阻器40、41之间的节点处产生电位VA。电位VA与输出电位VOUT成正比，根据本实施例，通过以下等式表示电位VAVA＝(1/k)·VOUT...(2)
应当注意，k还出现在表示参考电位VREF的等式(1)中。比较器38将电位VA与电位控制电路21所提供的参考电位VREF进行比较，并产生与电位VA和参考电位VREF之间的差值相对应的控制电位VDIF。比较器38将控制电位VDIF提供到PMOS晶体管33的栅极。根据控制电位VDIF来控制流经PMOS晶体管33的电流。由于控制电位VDIF是与电位VA和参考电位VREF之间的差值相对应的电位，因此，响应参考电位VREF对在输出端子24处产生的输出电位VOUT进行控制。
将NMOS晶体管34的栅极连接到恒压源35。恒压源35将NMOS晶体管34的栅极固定在预定电位，并使NMOS晶体管34充当恒流源。由于NMOS晶体管34，使用于对输出端子24进行放电的放电电流量保持恒定。
3.预充电电路的结构预充电电路23具有PMOS晶体管51、NMOS晶体管52和栅极控制电路53。将PMOS晶体管51和NMOS晶体管52串联在输出端子24和接地端子54之间。将栅极控制电路53与PMOS晶体管51的栅极相连。
栅极控制电路53是用于控制PMOS晶体管51栅极的电位的电路。栅极控制电路53接收来自电位控制电路21的参考电位VREF和来自命令控制系统7的复位信号ENR，并响应这些信号产生电位VG。将电位VG提供到PMOS晶体管51的栅极，从而控制流经PMOS晶体管51的电流。将电源电位VPP从上述电荷泵(未示出)提供到栅极控制电路53的电源端子55，并且栅极控制电路53能够最大地输出电源电位VPP。
电位VG根据复位信号ENR的状态发生变化。当禁用复位信号ENR时，电位VG是电源电位VPP，而与参考电位VREF无关。另一方面，当激活复位信号ENR时，将电位VG控制为与参考电位VREF相对应的电位。根据本实施例，产生满足以下等式的电位VGVG＝k·VREF-VTH...(3)应当注意，k还出现在表示参考电位VREF的上述等式(1)中。
等式(3)中的VTH用于使预充电电路23更好地对输出端子24的电位进行控制而引入的常数。更具体地，常数VTH用于将PMOS晶体管51的栅极的电位设置为比输出端子24的电位低VTH。优选地，将VTH设置为等于PMOS晶体管51的阈值电压。因此，由预充电电路23产生的输出端子24的电位变得与“k·VREF”相同，即，输出端子24的目标值。
在电位切换电路6的上述结构中，应当注意，电荷泵(未示出)所提供的电源电位仅是电源电位VPP。由于电位切换电路6响应参考电位VREF，对输出电位VOUT可变地进行控制，因此，一个电荷泵足以操作电位切换电路6。
III.电位切换电路的操作图3是示出了电位切换电路6的操作的时序图。假设在初始状态下，将闪速存储器10设置为程序模式，则激活模式设置信号MODE和使能信号EN、/EN。将参考电位VREF设置为Vpgm’(＝(1/k)·Vpgm)。因此，将电位切换电路6的输出电位VOUT控制为电位Vpgm。此外，禁用复位信号ENR。因此，从栅极控制电路53输出的电位VG是电源电位VPP，而预充电电路23的PMOS晶体管51完全处于截止状态。下文所描述的是在闪速存储器10的操作模式从程序模式切换为验证模式时，用于将输出电位VOUT从电位Vpgm切换为电位Vverify的操作。
当将闪速存储器10的操作模式从程序模式切换为验证模式时，首先禁用使能信号EN、/EN(时间t1)。即，将使能信号EN下拉到地电位VSS，而将使能信号/EN上拉到电源电位VDD。
当下拉使能信号EN时，使输出电路22的PMOS晶体管31和NMOS晶体管截止，并将输出端子24与电源端子42和接地端子43电分离。换句话说，禁用输出电路22，并将输出端子24设置为高阻抗状态。利用使能信号EN来禁用输出电路22对于在输出端子24的预充电期间、防止直通电流流经PMOS晶体管31、33和51以及NMOS晶体管52是十分重要的，从而防止了不必要的电源的改变。
与使能信号EN的禁用同步，对模式设置信号MODE进行下拉。由于模式设置信号MODE的下拉，向电位切换电路6通知下一操作模式是验证模式。与模式设置信号MODE的下拉同步，电位控制电路21将参考电位VREF切换为与验证模式相关的电位Vverify’。
此外，激活复位信号ENR。与使能信号/EN的禁用和复位信号ENR的激活同步，预充电电路23开始将输出电位VOUT预充电到电位“Vverify-VTH+VpTH”。这里，VpTH是PMOS晶体管51的阈值电压的真值。当VTH是理想的并与VpTH相等时，在输出端子24处产生的输出电位VOUT与作为验证模式下的目标值的电位Vverify一致。下文所描述的是预充电电路23将输出电位VOUT预充电到“Vverify-VTH+VpTH(理想地，Vverify)”的操作。
响应复位信号ENR的上拉，栅极控制电路53开始将PMOS晶体管51的栅极的电位VG控制为电位“k·Vverify’-VTH”。由于电位k·Vverify’等于电位Vverify，电位VG等于电位“Vverify-VTH”。
当将PMOS晶体管51栅极的电位控制为电位“Vverify-VTH”时，PMOS晶体管51源极的电位，即，输出端子24的电位变为比栅极电位高电压VpTH的电位，即，电位“Vverify-VTH+VpTH”。通过这样的处理，将电位切换电路6的输出电位VOUT预充电为电位“Vverify-VTH+VpTH”。
在预充电之后，激活使能信号EN、/EN，并禁用复位信号ENR(时间t2)。响应使能信号EN的激活，输出电路22开始将输出电位VOUT控制为电位Vverify。由于在激活使能信号EN、/EN之前，已经将输出端子24预充电为电位“Vverify-VTH+VpTH”，因此，在开始验证之后，立即将输出电位VOUT稳定在电位Vverify。即，将输出电位VOUT切换为电位Vverify是立即实现的。响应使能信号/EN的激活和复位信号ERN的禁用，预充电电路23停止其操作。此外，响应复位信号ENR的禁用，将从栅极控制电路53输出的电位VG返回到电源电位VPP。
如上所述，在激活使能信号EN、/EN和禁用输出电路22之前，预充电电位23将输出端子24预充电为接近验证模式中的目标值的电位“Vverify-VTH+VpTH”。结果，当将操作模式从程序模式切换为验证模式时，立即将输出电位VOUT从电位Vprg切换为电位Vverify。
所述操作也应用于在将闪速存储器10的操作模式从验证模式切换到程序模式的情况下。首先，禁用使能信号EN、/EN(时间t3)。响应使能信号EN、/EN的禁用，禁用输出电路22，因此，将输出端子24设置为高阻抗状态。
与禁用使能信号EN、/EN同步，上拉模式设置信号MODE。响应模式设置信号MODE的上拉，电位控制电路21将参考电位VREF切换为与程序模式相关的电位Vpgm’。
此外，与禁用使能信号EN、/EN同步，激活复位信号ENR。响应使能信号/EN的禁用和复位信号ENR的激活，预充电电路23开始将输出电位VOUT预充电到电位“Vpgm-VTH+VpTH”。更具体地，响应复位信号ENR的上拉，栅极控制电路53开始将PMOS晶体管51的栅极的电位VG控制为电位“k·Vpgm’-VTH”。由于电位k·Vpgm’等于电位Vpgm，电位VG等于电位“Vpgm-VTH”。当将PMOS晶体管51栅极的电位控制为电位“Vpgm-VTH”时，PMOS晶体管51源极的电位，即，输出端子24的电位变为比栅极电位高电压VpTH的电位，即，电位“Vpgm-VTH+VpTH”。通过这样的处理，将电位切换电路6的输出电位VOUT预充电为电位“Vpgm-VTH+VpTH”。
之后，激活使能信号EN、/EN，并禁用复位信号ENR(时间t4)。响应使能信号EN的激活，输出电路22开始将输出电位VOUT控制为电位Vpgm。由于在激活使能信号EN、/EN之前，已经将输出端子24预充电为电位“Vpgm-VTH+VpTH”，因此，在开始编程之后，立即将输出电位VOUT稳定在电位Vverify。即，将输出电位VOUT切换为电位Vpgm是立即实现的。响应使能信号/EN的激活和复位信号ERN的禁用，预充电电路23停止其操作。
IV.结论如上所述，对根据本实施例的电位切换电路6进行配置，从而使电位切换电路6仅需要一个电荷泵，以便根据操作模式输出不同电平的电位。此外，对电位切换电路6进行配置，从而，当切换操作模式时，在禁用输出电路22的同时，将输出端子24预充电为与下一操作模式相对应的电位。因此，当切换操作模式时，电位切换电路6可以立即将输出电位VOUT切换为所需的电位。
显而易见，本发明并不限于上述实施例，可以对其进行修改和改变，而不脱离本发明的范围和精神。
权利要求
1.一种电位切换电路，包括参考电位控制电路，用于产生与闪速存储器的操作模式相关联的参考电位；输出电路，用于当其被启用时、在输出端子处产生与所述参考电位相对应的输出电位，并当其被禁用时，将所述输出端子设置为高阻抗状态；以及预充电电路，与所述输出电路相连，其中，当将所述操作模式从第一模式切换为第二模式时，禁用所述输出电路，当切换操作模式时，在禁用所述输出电路的同时，所述参考电位控制电路将所述参考电位从与所述第一模式相关的第一电位切换为与所述第二模式相关的第二电位，以及在禁用所述输出电路的同时，所述预充电电路响应所述参考电位，对所述输出端子进行预充电。
2.根据权利要求1所述的电位切换电路，其特征在于所述预充电电路包括PMOS晶体管，其源极与所述输出端子相连；以及栅极控制电路，在禁用所述输出电路的同时，将与所述参考电位相对应的栅极电位提供到所述PMOS晶体管的栅极。
3.根据权利要求2所述的电位切换电路，其特征在于当所述操作模式是所述第二模式时，所述栅极电位比要从所述输出端子输出的目标电位低预定电压。
4.根据权利要求3所述的电位切换电路，其特征在于所述预定电压实质上等于所述PMOS晶体管的阈值电压。
5.一种闪速存储器，包括存储器阵列，包括闪速存储单元；解码器，用于选择所述闪速存储单元；以及电位切换电路，与所述解码器相连，其中，所述电位切换电路包括参考电位控制电路，用于产生与闪速存储器的操作模式相关联的参考电位；输出电路，用于在输出端子处产生与所述参考电位相对应的输出电位，以及将所述输出电位提供到所述解码器；以及预充电电路，与所述输出电路相连；其中，当被启用时，所述输出电路响应所述参考电位，在所述输出端子处产生所述输出电位，并当其被禁用时，将所述输出端子设置为高阻抗状态；当将所述操作模式从第一模式切换为第二模式时，禁用所述输出电路；当切换操作模式时，在禁用所述输出电路的同时，所述参考电位控制电路将所述参考电位从与所述第一模式相关的第一电位切换为与所述第二模式相关的第二电位，以及在禁用所述输出电路的同时，所述预充电电路响应所述参考电位，对所述输出端子进行预充电。
6.一种用于切换电位的方法，包括(a)将参考电位设置为与作为闪速存储器的操作模式的第一模式相关联的第一电位；(b)由输出电路在输出端子处产生与所述参考电位相对应的输出电位；(c)通过禁用所述输出电路，将所述输出电路设置为高阻抗状态；(d)在禁用所述输出电路的同时，将所述闪速存储器的操作模式从所述第一模式切换为第二模式；(e)在禁用所述输出电路的同时，将所述参考电位从所述第一电位切换为与所述第二模式相关联的第二电位；(f)在禁用所述输出电路的同时，响应所述参考电位，对所述输出端子进行预充电；以及(g)在所述预充电(f)之后，启用所述输出电路，以在所述输出端子处产生与作为所述参考电位的所述第二电位相对应的输出电位。
全文摘要
一种电位切换电路(6)具有电位控制电路(21)、输出电路(22)、以及与输出电路(22)相连的预充电电路(23)。电位控制电路(21)产生与闪速存储器(10)的操作模式相关联的参考电位。当启用输出电路(22)时，其在输出端子(24)处产生与参考电位相对应的输出电位，并当其禁用时，将输出端子(24)设置为高阻抗状态。当将操作模式从第一模式切换到第二模式时，禁用输出电路(22)。在禁用输出电路(22)的同时，电位控制电路(21)将参考电位从与第一模式相关联的第一电位切换为与第二模式相关联的第二电位，以及预充电电路(23)响应参考电位，对输出端子(24)进行预充电。
文档编号G11C7/00GK1725379SQ200510084679
公开日2006年1月25日 申请日期2005年7月14日 优先权日2004年7月14日
发明者菅原宽 申请人:恩益禧电子股份有限公司