专利名称：用于双位闪速存储器装置中的参考电路的系统及方法
技术领域：
本发明一般涉及闪速存储器为基础的装置，具体涉及双位闪速存储器装置中的参考电路和用以对双位闪速存储器装置中的参考电路进行编程的方法。
背景技术：
在双位闪速存储器单元中，一个单一单元存储二个位的数据。该二个位中的一个通常指常态位(Normal Bit，NB)，而另一个通常则指互补位(Complimentary Bit，CB)。该二个位的一个源极用于另一个位的漏极，该双位闪速存储器单元使用众所周知的虚拟接地结构。换言之，该单元基本上包括一个栅极以及两个电极。对于该二个位中的一个，该二个电极一个为源极，而另一为漏极。但对于另一个位，该二个电极作用是互相交换的，使得当该电极为第一位的源极时，其同时为第二位的漏极，反之亦然。
在传统的双位闪速存储器装置中，一个参考单元被设定为一个预定的门限电压(Vt)。当从一个核心单元读取数据时，该核心单元的漏极电流与该参考单元的漏极电流相互比较。若从该核心单元所读取的电流比该参考单元的参考电流大，则该核心单元将被确定为数据″1″。反之，若从该核心单元所读取的电流比该参考单元的参考电流小，则该核心单元将被确定为数据″0″。
这种读取核心单元的方法在该单元的生命末期会存在一些问题。随着该闪速装置的长时间使用，该核心单元可经过高达10万次的编程/擦除。核心单元经过许多次使用后，因为该单元重复地被擦除以及编程，该核心单元的门限电压(Vt)将因为各种内在性质改变并随着时间改变而影响其可靠性。参考单元一般仅经过一次编程到预定的门限电压。因此，该参考单元并不经历该核心单元门限电压Vt相同或相似的改变，同时该参考单元并不会记录核心单元门限电压Vt的改变。在传统的双位闪速存储器中，该核心单元以及该参考单元间的此门限电压Vt偏离会导致读取错误，也可以称为读取裕量的降低。
为了保持该读取裕量，一些传统装置使用了两个参考单元，核心单元同时以两个参考单元的平均电流作为参考电流。此外，该单元随着该核心单元被编程/擦除，因此其将经历同该核心单元相同或相似的电荷损失。然而此方法会因为任意一个单元的门限电压Vt因处理差异及操作的不同例如擦除、编程或读取等的改变，而存在一些问题。这些不同将会大幅影响该两个单元的平均电压Vt。因为该平均电压Vt被用以与该核心单元相比较，即使平均电压的微量改变也会对该读取裕量造成重大影响。举例而言，若该平均电压偏移过高，则对于数据″0″的门限电压的差异减小，造成数据″0″的读取裕量的降低。相似地，若该平均电压Vt向下偏移过大，则对于数据″1″的读取裕量也将变小。
在传统装置中另一常用的方法是使用两个参考单元，其中该第二参考单元根据第一单元的门限电压来编程其门限电压。在此方法中，若该第一参考单元具一较低的门限电压Vt，则该第二单元可以一较高的门限电压编程，而反之亦然，以维持更稳定的平均电压Vt。此外，该参考单元可跟着该核心单元一起编程/擦除，而使得其将经历与该核心单元相同的衰减。然而本方法的缺点是会耗费许多时间且该平均电压仍难以控制。
发明内容
双位闪速存储器装置使用一个单一参考单元或单元阵列，其中该参考单元的第一位依一低门限电压(LVT)编程，而该第二位依一高门限电压(HVT)编程。这将导致对应于核心单元的该参考单元的门限电压Vt稍微高于该核心单元的低门限电压(LVT)，将使其能正确地决定存储于该核心单元中的数据。
另一方面，该参考单元的单一阵列与这些核心单元一起循环以确保这些参考单元经历与这些核心单元相同的衰减。
本发明的这些或其他的特征、方面以及实施例在下面标题为″具体实施方式
″的部分进行描述。
本发明的这些或其他的特征、方面以及实施例结合附图进行描述，其中图1是用以说明根据一双位闪速存储器装置的实施例的示意图。
图2是用以说明关于图1所述的一个单一核心单元以及一个单一参考单元的该装置的操作的示意图。
图3是用以说明图1所述的一个实施例的该装置的操作方法的一个流程图。
图4是用以说明图1所述的该装置相对于参考单元的参考电压分布的示意图。
主要元件符号说明100 双位闪速存储器装置102 位线解码器104 字线解码器106 核心单元阵列108 参考单元阵列110 核心单元112 参考单元114 输入/输出(I/O)装置116 传递门118 字线120 位线210 单一单元212 单一参考单元214、216 传递门218、220、226串联放大器
230、232感应电路具体实施方式
图1用以说明与在此所述的该系统与方法的实施例一致的示例双位闪速存储器装置100。装置100包括双位闪速核心单元110以及参考单元112。核心单元110包括用数据编程的核心单元阵列106。参考单元112包括参考单元阵列108，其用以依照所述的该系统与方法确认核心单元110的这些数据。该核心单元110及参考单元112的控制栅极通过字线118与一字线解码器104连接。该核心单元110及参考单元112的其余电极通过位线120与位线解码器102连接。任一指定的核心单元110，及其相关的参考单元112，可以通过激活该适当的字线118以及位线120进行选址。一个输入/输出(I/O)装置114可与核心单元阵列106连接。来自输入/输出(I/O)装置114以及参考单元阵列108的数据可以通过一系列的传递门116进行控制。
依据此处所述的该系统与方法，参考单元阵列108随着核心单元阵列106进行编程/擦除，以使得参考单元112经历与核心单元110相同的老化。此外，为确保该读取裕量得以维持，当第二位被编程为一高门限电压HVT时，该参考单元112的第一位被编程为一低门限电压LVT。举例而言，在如下所述的一个实施例中，在擦除后，参考单元112将被编程为该低门限电压高边界LVTHB，以使得该核心单元可被读取为″1″，而该参考单元的第二位112被编程为该高门限电压HTV，并使一个第二位或补偿位在参考单元112中发生效果。以此方式对一个参考单元112编程将得到正确的读取以及足够的读取裕量，并仅需要一个单一参考阵列，和传统装置相比其可降低装置100的大小或增加其密度。
传统双位闪速存储器装置的维持该读取裕量的能力受制于许多因素。例如，一个传统核心单元的门限电压Vt由该闪速装置内部编程/擦除算法决定。但接近其生命末期时，将有某些充电/增益损失的机制影响该传统核心单元的门限电压Vt。这些机制之一为第二位效应，或补偿位效应。该第二位效应指当该第二位被编程时，该第一位门限电压将稍微增加。此效应将随着编程/擦除的周期而逐渐变糟。举例而言，该第一位的门限电压Vt将在第一次编程/擦除周期后增加约200mv，但将在约10万次编程/擦除后会增加至400mv。
另一个会影响双位闪存操作的第二因素为电荷增加(charge gain)效应。在此，该低门限电压LVT单元将随着时间显示门限电压Vt增加的情况。某些单元可在10年后增加最多达300mv，该电荷增加效应也依赖于编程/擦除周期。
而另一影响该传统双位闪速存储器装置运作的因素是如浮动栅闪速装置中的漏电效应，其也依赖于编程/擦除周期。
作为前述的这些效应的结果，该双位闪速存储器单元的门限电压一般随编程/擦除周期而改变。因此，希望可使用一个动态读取参考单元以克服这些效应。那么，下一个问题变成，该如何去定义该动态读取参考单元的门限电压，以使得该读取裕量得以持续到生命末期。在某些传统装置中所使用的方法，使用两个传统参考单元，一个编程至低门限电压LVT，另一编程至高门限电压HVT，并平均二者。在此方法中对该传统参考单元编程的目的是用以固定该传统参考单元位于该″1″单元以及该″0″单元的门限电压，以确保具有足够可用于该″1″单元以及该″0″单元的读取裕量。不幸地是，门限电压分布也和该传统参考单元相关。该任意二个参考传统单元的平均门限电压并不会恰好落在该″1″单元以及该″0″单元分布的中点。此外，这种方法将需要使用两个参考单元阵列。
一个门限电压Vt分布的示例如图4所说明。左侧标示404是用以说明一低门限电压LVT分布的例子。可见，低门限电压LVT单元将具有一定范围的门限电压分布。该范围最高端称为高边界。于是，此低门限电压LVT分布404的右方称为低门限电压高边界LVTHB。图示402的右半部是说明一高门限电压的示例。又，高门限电压单元同样将具有一个范围的门限电压，其中该较低电压端被命名为高门限电压低边界HVTLB。然而，本发明所述的该系统与方法使用一个单一参考单元阵列。与尝试使用二个参考单元以平均低门限电压404(LVT)与高门限电压402(HVT)相比较，该新概念对″1″单元保存最低但足够的裕量，并留下剩余的裕量给″0″单元。该参考单元随着该核心单元被擦除，该参考单元于是被通过确认该核心单元将为″1″而编程至低门限电压高边界(LVTHB)。该参考单元的第二位于是被编程为一高门限电压HTV以消除位于该参考单元上的第二位效应。这将导致该参考单元的门限电压Vt稍微高于该核心单元的低门限电压LVT以确保至该生命末期，能具有足够的读取裕量。
请同时参考图l及图4，在此所述的该系统与方法的实施例中，每一参考单元112被编程至低门限电压高边界LVTHB，而参考单元的第二位被编程至高门限电压HVT。其目的在使任意一个参考单元112的门限电压Vt均位于图4所示的范围B中。在某一实施例中，一个预设的安全边界或窗口，w1及w2用以确保该电路将随着情况改变时，例如温度或供给电压，仍然能正常运作。该参考单元中的实际门限电压最好位于范围B中的较低端，既然该参考单元112的该门限电压112仅需稍微高于该核心单元110的低门限电压以决定一核心单元110是包括″0″或是″1″值。
图3是一个用以说明对一参考阵列编程的方法例的流程图，例如对与在此所述的该系统与方法相符的阵列108编程。在步骤302中，所有的该核心单元110以及读取参考单元112将被擦除。在步骤304中，该参考单元112可被编程到预设的门限电压，使得步骤306中的该核心单元可以被读取为″1″。此门限电压会很靠近低门限电压高边界LVTHB。如果核心单元110不可以被读取为″1″，则在步骤308中，流程将会被迫回到步骤302。
在步骤310中，该参考单元112的第二位将被编程至一高门限电压以使得第二位效应存在于该读取参考单元112中。该参考单元112的门限电压将在步骤312中加以确认。若该参考单元门限电压Vt比如步骤314所决定的预定值高，则该流程将回到步骤310。该预定门限电压必须是这样的，即可以通过比较连接于参考单元112的该单元110的读取电流，在该核心单元110中读取。
此最后一步可借助图2进行说明，其说明了一个单一核心单元210以及一个单一参考单元212。核心单元210包括一个第一位(bit 1)单元以及一个第二单元位(bit 2)。来自单元210的数据可分别通过传递门214及216而分别传递至共发共基(cascode)放大器218及220。相似地，传递门222可提供该参考值至共发共基放大器226。于是这些共发共基放大器218，220及226的输出可以被输入至感应电路230及232中。感应电路230及232用于比较该存储器单元电流与该参考电流以决定该单元值为″1″或″0″。
通过使用本发明所述的系统及方法，用于一个双位闪速存储器的读取裕量将被维持甚至直到其生命末期。在此公开的本发明可以许多不同方式加以实现。本发明的图示及说明所示的优选实施例详如前述。然而，应该理解，公开的是本发明原理的一个示范例，本发明原理并不受描述的实施例的限制。
权利要求
1.一种双位闪速装置，其包括一个核心单元阵列，该核心单元阵列的每一个单元用于储存双位的数据；以及一个单一参考阵列，该参考阵列的任意一个单元包括以一低门限电压编程的一个第一位以及以一高门限电压编程的一个第二位。
2.根据权利要求1所述的该双位闪速装置，其中在该参考阵列中的任意一个单元的该第一位被编程至一高边界低门限电压。
3.根据权利要求2所述的该双位闪速装置，其中在该参考阵列中的任意一个单元的该第二位被编程至一低边界高门限电压。
4.根据权利要求1所述的该双位闪速装置，其中该低门限电压以及该高门限电压配置为使得在该参考阵列中的任意一个单元的该门限电压位于一限定的范围内。
5.根据权利要求4所述的该双位闪速装置，其中该低门限电压以及该高门限电压配置为使得在该参考阵列中的该任意一个单元的该门限电压位于一限定范围内的较低端。
6.根据权利要求4所述的该双位闪速装置，其中该限定范围的该较低端与该高边界低门限电压隔开一保护范围。
7.根据权利要求4所述的该双位闪速装置，其中该限定范围的该较高端与低边界高门限电压隔开一保护范围。
8.根据权利要求1所述的该双位闪速装置，还包括一感应电路，用于比较该核心阵列中的一个单元的读取电流与该参考阵列中的一个单元的电流。
9.根据权利要求1所述的该双位闪速装置，还包括与该核心单元阵列连接的一个输入/输出电路。
10.根据权利要求1所述的该双位闪速装置，还包括与该核心单元阵列连接的传递门。
11.根据权利要求1所述的该双位闪速装置，还包括一字线解码器，通过字线与分别对应于该核心单元阵列中核心单元的控制栅以及该参考阵列中参考单元的控制栅相连接。
12.根据权利要求1所述的该双位闪速装置，还包括一位线解码器，通过位线与分别对应于该核心阵列中核心单元的端点以及该参考阵列中参考单元的端点相连接。
13.一种用以循环一双位闪速存储器装置的方法，该闪速存储器装置包括一个核心单元阵列以及一个单一参考阵列，包括对位于该核心单元阵列的核心单元以及位于该参考阵列的参考单元进行编程；擦除位于该核心单元阵列的该核心单元以及位于该参考阵列的该参考单元；利用一低门限电压对位于该参考阵列中的参考单元的一个第一位进行编程；以及利用一高门限电压对位于该参考阵列中的参考单元的一个第二位进行编程。
14.根据权利要求13所述的方法，其中该参考单元的该第一位被编程至一高边界低门限电压。
15.根据权利要求13所述的方法，其中该参考单元的该第二位被编程至一低边界高门限电压。
16.根据权利要求13所述的方法，还包括产生一个用于这些被编程的核心单元之一的读取电流，并比较该读取电流与该参考单元之一的一个电流。
全文摘要
一种双位闪速装置包括一个核心单元阵列，任意一个该核心单元阵列的单元用于储存双位数据，以及单一参考阵列，任意一个参考阵列单元包括一个编程为低门限电压的第一位与一个编程为高门限电压的第二位。
文档编号G11C16/34GK1929029SQ20061011485
公开日2007年3月14日 申请日期2006年8月9日 优先权日2005年9月9日
发明者郭乃萍, 陈汉松, 陈耕晖, 洪俊雄 申请人:旺宏电子股份有限公司