专利名称：：相变存储器的写入电路的制作方法
技术领域：
：本发明涉及一种相变存储器写入电路，特别是涉及使用单一电流源的相变存储器快速写入电路。
背景技术：
：随着便携式应用产品的成长，使得非易失性存储器的需求有日渐增加的趋势，相变存储器技术由于具有速度、功率、容量、可靠度、工艺整合度、以及成本等具竟争力的特性，已被视为下一时代最具有潜力的非易失性存储器技术。相变存储器的操作主要是通过两种不同大小的电流脉冲施加在相变存储器之上，使得相变存储器由于欧姆加热的效应，导致局部区域因不同的温度改变而引发相变材料的非晶态(amorphousstate)与结晶态(crystallinestate)的可逆相转变，并通过这两相变结构所呈现的不同电阻值来达到储存数据的目的。图1为一询殳对相变存储器进行写入与读取的电流脉冲示意图。当相变存储器进行RESET操作时，主要是施加一脉冲宽度较短且脉冲高度较高的重置电流Ireset,通过此脉冲的施加使得相变存储器局部区域的温度会高于相变材料的熔点温度(Tm)而融化。当此融化的区域在瞬间降温时，由于没有足够的时间来进行再结晶，因此在凝固的过程中会形成非晶态，此时相变材料具有高阻值。另一方面，当相变存储器进行SET操作时，则是利用一脉冲宽度较宽且脉冲高度较低的设定电流Iset,通过此脉冲的施加使得相变存储器局部区域的温度介于相变材料的结晶温度(Tc)与熔点温度(TJ之间，如此经过SET操作之后的非结晶化区域则可再被结晶。如上所述，相变存储器的RESET操作与SET操作即如同存储器中的写入(write)与擦除(erase)操作，最后通过将相变存储器操作在结晶态与非晶态之间的电阻差异来达到存储的效果。当读取相变存储器中的数据时，则利用一电流大小小于IsET的读取电流Iread来判断其电阻值，以得知其储存的数据。图2所示为一种已知的相变存储器的SET信号示意图。该SET信号包括一第一结晶化电流脉冲ISET1与一第二结晶化电流脉冲ISET2。该第一结晶化电流脉冲I犯T,具有一第一电流峰值Ipp且该第一电流峰值Im的维持时间为第一维持时间tp该第二结晶化电流脉冲IsET2具有一第二电流峰值IP2，且第二电流峰值IP2的维持时间为第二维持时间t2。已知的SET信号通过两个不同电流脉冲的组合来进行结晶化(SET)的操作，利用第一个电流峰值Ip,较高且第一维持时间t,较短的脉冲作用可使相变材料先完成局部区域的结晶，接着再利用跟随的第二个电流峰值IP2较小且第二维持时间t2较长的脉沖作用来实现相变材料的完成结晶。利用这样的结晶化揭:作方法可提供较稳定的可靠度(rdiability)特性，且对于提升组件的均匀性分布也有极大的帮助。图3为一种已知产生如图2的SET信号的电流产生电路示意图。第一电流产生器31与第二电流产生器32分别通过一第一二极管33与一第二二极管34耦接至加法器35,用以输出如图2的SET信号。第一电流产生器31输出一第一电流脉冲，其大小为Ip厂Ip2,第二电流产生器32输出一第二电流脉冲，其大小为Ip2。第一电流产生器31与第二电流产生器32根据控制信号S1与S2同时输出第一电流脉冲与第二电流脉冲以产生第一结晶化电流脉冲ISET1并维持t,的时间，接着控制信号Sl禁能(disable)第一电流产生器31,使其停止输出第一电流脉冲。此时再通过控制信号S2控制第二电流产生器32输出第二电流脉冲以产生第二结晶化电流脉冲IsET2并维持b的时间。如此一来便可产生如图2的SET信号。
发明内容本发明的目的为提供一种使用单一电流源的相变存储器快速写入电路，且该写入电路可提供的写入电流可使得相变存储器先被熔化后再结晶。本发明提供一种相变存储器的写入电路，包括一驱动电流产生电路，用以提供一写入电流；一第一开关装置，耦接该驱动电流产生电路；一第一存储单元，耦接该第一开关装置；以及一第二开关装置，耦接该第一存储单元与一地电平。当该驱动电流产生电路输出该写入电流至该第一存储单元时，该第二开关装置在该第一开关装置导通后的一第一预定时间后导通。图1为一种对相变存储器进行写入与读取的电流脉冲示意图。图2所示为一种已知的相变存储器的写入信号示意图。图3为一种已知产生如图2的写入信号的电流产生电路示意图。图4为具有本发明的一存储器写入控制电路的写入路径示意图。图5为根据本发明的一驱动电流产生电路的一实施例的电路图。图6为具有本发明的另一存储器写入控制电路的写入路径示意图。图7为根据本发明的一驱动电流产生电路的另一实施例的电路图。附图符号说明31-第一电流产生器32-第二电流产生器41驱动电流产生电J各42-第一开关装置43~传输门44~PCM存储单元45-第二开关装置51~复用器61驱动电流产生电路62-第一开关装置63~传输门64~PCM存储单元65-第二开关装置66~电容71~复用器具体实施方式为了使相变存储器在进行结晶化操作时能有较高的稳定性以及使整个相变存储器的均匀性提高，已知的结晶化操作先对相变存储器输入一较高电流先熔化相变存储器之后，再输出一较低电流使相变存储器结晶化。为实现此目的，已知技术大多利用多个电流源或是特殊的电流产生电路来实现，这在电路设计上都会增加复杂性，因此本发明提供具有单一电流源的相变存储器写入电路，且可以实现已知技术所要实现的目的。图4为具有本发明的一存储器写入控制电路的写入路径示意图。驱动电流产生电路41耦接一偏压电路(图上未绘出)用以输出一写入电流。第一开关装置42耦接该驱动电流产生电路41，且受控于一控制信号Sl,并根据控制信号Sl决定是否导通。传输门43耦接该第一开关装置42,且受控于一控制信号AP,并根据控制信号AP决定是否导通。在本实施例中，传输门43包含一个CMOS晶体管。PCM存储单元44耦接在传输门43与第二开关装置45之间，并根据该写入电流的电流大小决定其逻辑状态。第一开关装置42耦接该PCM存储单元44,且受控于一控制信号S2，并根据控制信号S2决定是否导通。当驱动电流产生电路41输出写入电流时，第一开关装置42导通，且第二开关装置45在第一开关装置42导通后一预定时间AtWL后导通，利用这样的操作方式，便可使得写入电流会有一段时间T^i。d大于重置电-克IresET。表一为才艮据上述的写入机制，应用在如图4的存储器写入控制电路的一仿真结果。At肌为第二开关装置45比第一开关装置42晚导通的时间。Tperi。d为写入电流大于重置电流lRESET的时间。lMAX则是写入电流的最大峰值。由模拟结果可以发现，可利用调整AtwL的大小，来控制Tperi。d的长短，使得相变存储器可以先被熔化后再结晶。且可以调整AtWL的大小来决定相变存储器可以被熔化的程度。表一<table>tableseeoriginaldocumentpage7</column></row><table>图5为根据本发明的一驱动电流产生电路41的一实施例的电路图。驱动电流产生电路41可耦接两个写入路径，每个写入路径上包含了一个或多个的存储单元，并根据控制信号Ic。nj与Ic。nj来决定输出写入电流I。j或I。J。当驱动电流产生电路41不产生写入参考电流时，此时控制信号bp—a与bp—b为高电压电平，晶体管T51与T52被截止，且复用器51输出一高电压VoD,用以截止晶体管T54与T55。当驱动电流产生电路41产生写入参考电流，但不输出写入电流时，此时控制信号bp一a与bp一b为低电压电平，晶体管T51与T52被导通后，晶体管T58、T59以及T54也被导通，此时复用器51接受控制信号Sset的控制，将T60的漏极端(Drain)电平传送并导通晶体管T55。当驱动电流产生电路41产生写入参考电流，且输出写入电流时，此时控制信号bp—a与bp—b为低电压电平，晶体管T51与T52被导通后，晶体管T58、T59以及T54也被导通，此时复用器51接受控制信号Sset的控制，将T60的漏极端(Drain)电平传送并导通晶体管T55,且再根据控制信号I咖』与Ic。nR来决定输出写入电或I。R。在本实施例中，可通过控制晶体管T56与T57比晶体管T55与T54晚导通的时间At^来调整写入电流大于重置电流lRESET的时间。为更清楚说明，请参考表二。表二为根据上述的写入机制，应用在如图4的存储器写入控制电路的一仿真结果。在本实施例中，固定第二开关装置45比第一开关装置42晚导通的时间At肌为10ns。At^为复用器接收到控制信号Sset多长时间后，晶体管T56与T57才被导通。由模拟结果可以发现，可在At肌固定的情形下，利用调整Atset的大小，来控制Tperi。d的长短，使得相变存储器可以先被熔化后再结晶。且可以调整Atset的大小来决定相变存储器可以被熔化的程度。表二<table>tableseeoriginaldocumentpage8</column></row><table>图6为具有本发明的另一存储器写入控制电路的写入路径示意图。驱动电流产生电路61耦接一偏压电路(图上未绘出)用以输出一写入电流。第一开关装置62耦接该驱动电流产生电路61,且受控于一控制信号S1，并根据控制信号Sl决定是否导通。传输门63耦接该第一开关装置62,且受控于一控制信号AP,并根据控制信号AP决定是否导通。在本实施例中，传输门63包含一个CMOS晶体管。PCM存储单元64耦接在传输门63与第二开关装置65之间，并根据该写入电流的电流大小决定其逻辑状态。第二开关装置65耦接该PCM存储单元64，且受控于一控制信号S2，并根据控制信号S2决定是否导通。电容66的一端耦接在该第一开关装置62与该PCM存储单元64之间，另一端则接地。第三开关装置67耦接该第一开关装置62，且受控于一控制信号S3，并根据控制信号S3决定是否导通。在本实施例中，可通过调整电容66的电容值大小来控制Tperiod的长短，使得相变存储器可以先被熔化后再结晶。为更清楚说明，请参考表三。表三为根据上述的写入机制，应用在如图6的存储器写入控制电路的一仿真结果。在表三的模拟条件限制下，固定第二开关装置65比第一开关装置62晚导通的时间Ati为10ns。由模拟结果可以发现，可在AtwL固定的情形下，利用调整电容66的电容值大小的大小，来控制TpeH。d的长短，使得相变存储器可以先被熔化后再结晶。且可以调整电容66的电容值大小来决定相变存储器可以被熔化的程度。表三<table>tableseeoriginaldocumentpage9</column></row><table>图7为根据本发明的一驱动电流产生电路61的一实施例的电路图。驱动电流产生电路61可耦接两个写入^各径，每个写入路径上包含了一个或多个的存储单元，并根据控制信号I，一l与Ic。n一r来决定输出写入电流、l或1。一r。当驱动电流产生电路61不产生写入参考电流时，此时控制信号bp_a与bp—b为高电压电平，晶体管T71与T72被截止，且复用器71输出一高电压VoD,用以截止晶体管T74与T75。当驱动电流产生电路61产生写入参考电流，但不输出写入电流时，此时控制信号bp—a与bp_b为低电压电平，晶体管T71与T72被导通后，晶体管T78、T79以及T74也被导通，此时复用器71接受控制信号Sset的控制，将T80的漏极端(Drain)电平传送并导通晶体管T75。当驱动电流产生电路61产生写入参考电流，且输出写入电流时，此时控制信号bp—a与bp一b为低电压电平，晶体管T71与T72被导通后，晶体管T78、T79以及T74也被导通，此时复用器71接受控制信号Sset的控制，将T80的漏极端(Drain)电平传送并导通晶体管T75，且此时再根据控制信号IC。n—l与Ic。n一r来决定输出写入电流1。；或I。_r。电容Cl的一端耦接在晶体管T76的输出端，电容C1的另一端则接地。电容C2的一端耦接在晶体管T77的输出端，电容C2的另一端则接地。在本实施例中，可利用调整电容Cl与电容C2的电容值大小来调整Tperi。d的时间长短。在本实施例中，晶体管T71至T79虽以PMOS晶体管或NMOS晶体管为例说明，但本领域冲支术人员，可将PMOS晶体管更换为NMOS晶体管或将NMOS晶体管更换为PMOS晶体管，并对电路做适当的修改。虽然本发明已以具体实施例披露如上，然其仅为了易于说明本发明的技术内容，而并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围的前提下，当可作若干的更改与修饰，因此本发明的保护范围当以本申请的权利要求为准。权利要求1.一种相变存储器的写入电路，包括一驱动电流产生电路，用以提供一写入电流；一第一开关装置，耦接该驱动电流产生电路；一第一存储单元，耦接该第一开关装置；以及一第二开关装置，耦接该第一存储单元与一地电平，当该驱动电流产生电路输出该写入电流至该第一存储单元时，该第二开关装置在该第一开关装置导通后的一第一预定时间后导通。2.如权利要求1所述的相变存储器的写入电路，其中还包括一传输门，耦接在该第一开关装置与该第一存储单元之间。3.如权利要求1所述的相变存储器的写入电路，其中该驱动电流产生电路还包括一电流产生单元；以及一输出开关，其中当该电流产生单元输出该写入电流时，该输出开关延后一第二预定时间输出该写入电流。4.如权利要求1所述的相变存储器的写入电路，其中还包括一第二存储单元，且在同一时间内只有该第一存储单元与该第二存储单元中的一个可以接收到该写入电流。5.如权利要求1所述的相变存储器的写入电路，其中该驱动电流产生电路还包括一输出开关，耦接该第一开关装置，具有一导通端，当该导通端接收到一第一电压时，该输出开关导通并输出该写入电流；以及一复用器，接收该第一电压与一第二电压，受控于一第一控制信号，当该复用器接收到该第一控制信号时，该复用器输出该第一电压至该输出开关。6.如权利要求5所述的相变存储器的写入电路，其中当该输出开关导通时，该第一开关装置延后一第二预定时间导通以及传送该写入电流至该存储单元。7.如权利要求1所述的相变存储器的写入电路，其中还包括一电容，耦接在该第一开关装置与该地电平之间。s.如权利要求i所述的相变存储器的写;^^^^1^JJ:士，，^容与该第—开关装置，当该第—开关装置被导通时，该第三开夫装置被导通。全文摘要本发明提供一种相变存储器的写入电路，包括一驱动电流产生电路，用以提供一写入电流；一第一开关装置，耦接该驱动电流产生电路；一第一存储单元，耦接该第一开关装置；以及一第二开关装置，耦接该第一存储单元与一地电平。当该驱动电流产生电路输出该写入电流至该第一存储单元时，该第二开关装置在该第一开关装置导通后的一第一预定时间后导通。文档编号G11C11/56GK101335045SQ20071012806公开日2008年12月31日申请日期2007年6月27日优先权日2007年6月27日发明者林烈萩,江培嘉,许世玄申请人:财团法人工业技术研究院;力晶半导体股份有限公司;南亚科技股份有限公司;茂德科技股份有限公司;华邦电子股份有限公司