专利名称：：半导体存储器件、存储系统和测试存储系统的方法
技术领域：
：本发明一般涉及半导体存储器件，更具体地，但并不作为限制地，涉及具有命令信号测试特征的半导体存储器件，以及涉及用于在半导体存储器件中测试所接收到的命令信号的方法。
背景技术：
：典型的存储系统包含半导体存储器件(或存储模块)和存储器控制器。半导体存储器件响应于从存储器控制器施加的命令信号来存储数据或输出别期间，典型的存储系统执行对于半导体存储器件的所有存储器单元的测试。但是，错误可能发生在命令信号从存储器控制器到半导体存储器件的通信过程中。例如，存储器控制器可能施加不正确的命令，或者在传输过程中噪声可能中断命令信号。这样的错误可能导致半导体存储器件的不正常操作，造成存储系统的低性能。由于前述原因，急切需要测试存储系统的命令信号是否被正确地从存储器控制器通信发送到半导体存储器件。
发明内容本发明的实施例包括在半导体存储器件中的特征，该半导体存储器件被配置为从存储器控制器接收命令信号并将至少部分所收到的命令信号选择性地输出回给存储器控制器以用于验证。本发明的实施例还提供验证命令信号从存储器控制器到半导体存储器件的正确通信的方法。本发明的实施例还提供用于测试半导体存储器件中的存储器单元的系统和方法。本发明的一个方面提供一种半导体存储器件，其包括至少一个内部命令信号，其与相应的至少一个外部命令信号相关联所述半导体存储器件包括命令解码器，用于对从外部施加的命令信号进行解码以生成多个命令和模式设置命令；模式设置部分，用于响应于模式设置命令接收从外部施加的模式设置码以对命令测试使能信号的状态进行设置；选择信号生成器，用于在命令测试使能信号为使能状态时激活选择信号；和选择器，用于在选择信号被激活时接收内部命令信号并将该内部命令信号输出到外部。所述半导体存储器件还包含命令緩沖器，用于緩冲从外部施加的命令信号以生成緩沖命令信号；和数据输出緩冲器，用于緩沖从选择器输出的信号并将该信号输出到外部，其中命令解码器对緩冲命令信号进行解码。当命令测试使能信号的状态为禁止状态时选择信号生成器停用选4奪信号，以及选择器在选择信号被激活时将緩冲命令信号作为内部命令信号选择并输出，而在选择信号被停用时选择并输出内部生成的输出数据。所述半导体存储器件还包含命令编码器，用于接收和编码多个命令和模式设置命令以生成内部命令信号。当命令测试使能信号的状态为禁止状态时选择信号生成器停用选择信号，以及选择器在选择信号被激活时选择并输出内部命令信号，而在选择信号被停用时选4奪并输出内部生成的输出数据。本发明的另一个方面提供一种半导体存储器件，其包含命令解码器，用于对从外部施加的命令信号进行解码以生成多个命令和模式设置命令；模式设置部分，用于响应于模式设置命令接收从外部施加的模式设置码以对命令测试使能信号的状态和存储器单元测试使能信号的状态进行设置；选择信号生成器，用于在命令测试使能信号的状态和存储器单元测试使能信号的状态为使能状态的情况下，当从外部施加的地址为设定地址时激活选择信号；和选择器，用于在选择信号被激活时接收内部命令信号并将该内部命令信号输出到外部。所述半导体存储器件还包含命令缓冲器，用于緩冲从外部施加的命令信号以生成緩沖命令信号；和数据输出緩冲器，用于緩冲从选择器输出的信号并将该信号输出到外部，其中命令解码器对緩沖命令信号进行解码。选择信号生成器在命令测试使能信号的状态为使能状态并且存储器单元测试使能信号的状态为禁止状态时激活选择信号，而在命令测试使能信号的状态与存储器单元测试使能信号的状态为使能状态并且从外部施加的地址不是设定地址时停用选择信号，以及选择器在选择信号被激活时将緩沖命令信号作为内部命令信号选择并输出，而在选择信号被停用时选择并输出内部生成的输出数据。半导体存储器件还包含命令编码器，用于接收并编码多个命令和模式设置命令以生成内部命令信号。选择信号生成器在命令测试使能信号的状态为使能状态而存储器单元测试使能信号的状态为禁止状态时激活选择信号，而在命令测试使能信号的状态为禁止状态或者命令测试使能信号的状态和存储器单元测试使能信号的状态二者均为使能状态并且从外部施加的地址不是设定地址时停用选择信号，以及选择器在选择信号被激活时选择并输出内部命令信号，而在选择信号被停用时选择并输出内部生成的输出数据。命令信号包含存储体地址。命令解码器对命令信号进行解码以生成至少两个模式设置命令，并且模式设置部分响应于至少两个设置命令中其中之一对命令测试使能信号进行设置并响应于至少两个设置命令中的另一个对存储器单元测试使能信号进行设置。本发明的一个方面还提供一种存储系统，其包含半导体存储器件，用于当命令信号为模式设置命令时接收模式设置码以设置命令测试使能信号的状态，以及当命令测试使能信号的状态为使能状态时接收从外部施加的命令信号并将所接收到的命令信号生成为将要被输出到外部的内部命令信号；存储器控制器，用于将用于模式设置命令的命令信号和模式设置码施加到半导体存储器件，将命令信号施加到半导体存储器件，并接收从半导体存储器件输出的命令信号。本发明的一个方面还提供一种存储系统，其包含半导体存储器件，用于当命令信号为模式设置命令时接收模式设置码以设置命令测试使能信号的状态和存储器单元测试使能信号的状态，当命令测试使能信号的状态为使能状态时接收从外部施加的命令信号并将所接收到的命令信号生成为将要输出到外部的内部命令信号，以及接收命令信号和从外部施加的地址并在命令测试使能信号的状态和存储器单元测试使能信号的状态二者均为使能状态的情况下，当地址为设定地址时将所接收到的命令信号生成为将要输出到外部的内部命令信号；和存储器控制器，用于将用于模式设置命令的命令信号和模式设置码施加到半导体存储器件，将命令信号和地址施加到半导体存储器件，并接收从半导体存储器件输出的命令信号。本发明还提供一种测试存储系统的方法，包含在存储器控制器，将用于模式设置命令的命令信号和模式设置码施加到半导体存储器件；在半导体存储器件，接收命令信号和模式设置码以设置命令测试使能信号；在存储器控制器，将命令信号施加到半导体存储器件；以及在半导体存储器件，当命令测试使能信号为使能状态时接收命令信号并将所接收到的命令信号生成为将要输出到存储器控制器的内部命令信号。本发明还提供一种测试存储系统的方法，包含在存储器控制器，将用于模式设置命令的命令信号和模式设置码施加到半导体存储器件；在半导体存储器件，接收命令信号和模式设置码以设置命令测试使能信号的状态和存储器单元测试使能信号的状态；在存储器控制器，将命令信号和地址施加到半导体存储器件；以及在半导体存储器件，当命令测试使能信号的状态为使能状态时接收从外部施加的命令信号并将所接收到的命令信号生成为将要被输出到存储器控制器的内部命令信号，以及接收命令信号和从外部施加的地址，并且当命令测试使能信号的状态和存储器单元使能信号的状态二者均为使能状态并且地址为设定地址时将所接收到的命令信号生成为将要被输出到外部的内部命令信号。通过参照附图对本发明的优选实施例的详细说明，本发明的所述及其它特征和优点将对本领域普通技术人员变得更加明显，附图中图1为说明根据本发明的示范性实施例的存储系统的方框图；图2为说明才艮据本发明的示范性实施例的存储系统的方框图；图3为说明才艮据本发明的示范性实施例的、图1和2中存储系统的半导体存储器件的操作的流程图4为说明根据本发明的示范性实施例的存储系统的方框图；图5为说明根据本发明的示范性实施例的存储系统的方框图；以及图6为说明根据本发明的示范性实施例的、图4和5中存储系统的半导体存储器件的操作的流程图。具体实施例方式现在下文中将参照附图对本发明更加充分地进行描述，附图中示出本发明的优选实施例。但是本发明可以被包含于其它形式内，而不应当被解释为局限于这里所提出的实施例。而是，这些实施例被提供以使所公开的内容更相同的数字在本说明书中自始至终指示相同的元件。图1为根据本发明的示范性实施例的存储系统的方框图。图1中的存储系统包括存储器控制器100,其被耦合到半导体存储器件200。半导体存储器件200包括命令缓冲器10、存储体(bank)地址緩沖器12、地址緩沖器14、数据输入緩冲器16、和数据输出緩冲器18,每一个部件都被耦合到存储器控制器100。半导体存储器件200还包括命令解码器20，其被耦合到命令緩冲器IO和存储地址緩沖器12;模式设置电路22,其被耦合到命令解码器20和地址緩冲器14;和控制信号生成器24，其被耦合到模式设置电路22。半导体存储器件200还包括选择器26,其被耦合到控制信号生成器24;数据输入电路28,其被耦合到数据输入緩沖器16;数据输出电路30,其被耦合到选择器26。半导体存储器件200还包括存储器磁芯(memorycore)32，其被耦合到存储体地址緩沖器12、地址緩冲器14、命令解码器20、数据输入电路28和数据输出电路30。尽管没有示出，存储器磁芯32可以包括多存储器单元阵列存储体(multiplememorycellarraybank)、行地址解码器和列地址解码器。图1中组件的功能描述如下。存储器控制器100将命令信号CMD、存储体地址BA、地址信号ADD、数据DQ施加到半导体存储器件200，并且从半导体存储器件200接收输出的数据DQ。存储器控制器IOO还被配置为将数据DQ输出到半导体存储器件200。命令緩冲器10对命令信号CMD进行緩冲以生成緩冲命令信号com。存储体地址緩冲器12对存储体地址BA进行緩沖以生成緩沖存储体地址ba。地址缓沖器14对地址ADD进行緩冲以生成緩冲地址add。数据输入緩冲器16对来自于存储器控制器100的数据DQ进行緩冲以生成緩沖输入数据din。数据输出缓冲器18对输出数据dout2进行緩冲以生成数据DQ,作为从半导体存储器件200到存储器控制器100的输出。命令解码器20对緩冲命令信号com和緩冲存储体地址ba进行解码以生成激活命令(activecommand)ACT、读命令RD、写命令WR、预充电命令PRE、更新命令REF、以及模式设置命令EMRS2、EMRS1和MRS。当用于模式设置的緩冲命令信号com被施加时，命令解码器20根据緩冲存储体地址ba确定才莫式i殳置命令EMRS2、EMRS1和MRS。模式设置电路22接收模式设置命令EMRS2和緩冲地址add以设置命令测试使能信号CEN(这里，緩冲地址add被用作模式设置码)。在可替换实施例中，模式设置电路22响应于模式设置命令EMRS1和/或MRS设置命令测试使能信号CEN。当命令测试使能信号CEN被设置为使能状态时，控制信号生成器24激活选择信号SEL。选择器26在选择信号SEL被激活时选择将要被输出的緩沖命令信号com和缓冲存储体地址ba作为输出数据dout2，并且在选择信号SEL被停用时生成输出信号doutl作为输出数据dout2。数据输入电路28处理緩冲输入数据din以生成数据DIN。数据输出电路30处理数据DOUT以生成输出数据doutl。存储器磁芯32响应于激活命令ACT对緩冲存储体地址ba和緩沖地址add进行解码以选择多个存储器单元阵列存储体(未示出)中的其中之一，激活所选择的存储器单元阵列存储体的多条字线(未示出)中相应的字线，并响应于读命令RD或写命令WR将緩沖地址add解码到多个位线对中相应的位线对。由此，存储器磁芯32访问(access)被连接于所选择的存储器单元阵列存储体的相应字线和相应位线对之间的存储器单元，以在写操作期间写数据DIN或在读操作期间输出数据DOUT。存储器磁芯32响应于充电命令PRE为多个位线对执行预充电操作，并响应于刷新操作REF为连接到相应字线的存储器单元执行刷新操作。图1的半导体存储器件因此被配置为，当命令测试使能信号CEN被配置为使能状态时，将緩冲命令信号com和缓冲存储体地址ba作为输出数据dout2通过选择器26和数据输出緩沖器18输出。存储器控制器100被配置为将所施加的命令信号CMD和存储体地址BA与输出数据dout2进行比较。具体讲，存储器控制器100能够将命令信号CMD与从半导体存储器件200接收的数据DQ的第一部分进行比较，数据DQ的第一部分被与緩冲命令信号com相关联。另外，存储器控制器100能够将存储体地址BA与从半导体存储器件200接收的数据DQ的第二部分进行比较，数据DQ的第二部分被与緩冲存储体地址ba相关联。当上述比较各自得出匹配结果时，存储器控制器100能够确定在命令信号到半导体存储器件200的通信过程中没有错误。另一方面，当上述比4支得出一个或二者均不匹配结果时，存储器控制器100能够确定在命令信号到半导体存储器件200的通信发送中有错误。可以对半导体存储器件200改动。例如，在可替换的实施例中(未图解)，控制信号生成器24被删除并且选择器26对命令测试使能信号CEN而非选择信号SEL进行响应。图2为说明根据本发明的示范性实施例的存储系统的方框图。图2的存储系统包含存储器控制器100和半导体存储器件200，。半导体存储器件200，通过将图1中的半导体存储器件200添加命令编码器34并用选择器26，替换选择器26而变化得来。图2中的新组件的功能描述如下。命令编码器34对从命令解码器20生成的命令信号ACT、RD、WR、PRE、REF、EMRS2、EMRS1和MRS进行编码以生成命令信号com，和存储体地址ba，。选择器26，在选择信号SEL被激活时选择将要输出的命令信号com，和存储体地址ba，作为输出数据dout2,并且在选择信号SEL被停用时生成输出数据doutl作为输出数据dout2。半导体存储器件200，被配置为当命令测试使能信号CEN被设置为使能状态时激活选择信号SEL。图2的半导体存储器件200，通过选择器26，和数据输出緩冲器18输出输出数据dout2。存储器控制器100被配置为将所施加的命令信号CMD和存储体地址BA与数据DQ进行比较。具体讲，存储器控制器100能够将命令信号CMD与从半导体存储器件200，接收的数据DQ的第一部分进行比较，数据DQ的第一部分与命令信号com，相关联。另夕卜，存储器控制器100能够将存储体地址BA与从半导体存储器件200，接收的数据DQ的第二部分进行比较，数据DQ的第二部分与存储体地址ba，相关联。当上述比较各自得出匹配结果时，存储器控制器100能够确定命令信号到半导体存储器件200，的通信过程中没有错误。另一方面，当上述比较得出一个或二者均不匹配结果时，存储器控制器100能够确定命令信号到半导体存储器件200，的通信过程中有错误。因为半导体存储器件200，被配置为还在命令测试模式下测试命令解码器20的操作，所以半导体存储器件200，可能优于半导体存储器件200。.具体讲，如果命令解码器20对緩沖命令信号com和緩沖存储体地址ba进行了不正确解码，则命令编码器34将产生错误的命令信号com，和/或错误的存储体地址ba，，并且由存储器控制器100执行的一个或多个比较将得出不匹配结果。可以对半导体存储器件200，改动。例如，在可替换的实施例中(未图解)，控制信号生成器24被删除并且选择器26，对命令测试使能信号CEN而非选择信号SEL进行响应。图3为说明根据本发明的示范性实施例的、图1和2中存储系统的半导体存储器件的操作的流程图。首先，处理过程在步骤S10中响应于模式设置命令对命令测试使能信号CEN的状态进行设置。在条件步骤S12中，处理过程确定命令测试使能信号CEN是否为使能状态。在条件步骤S12中确定命令测试使能信号CEN为使能状态的情况下，处理过程在步骤S14中激活选4奪信号SEL并在步骤S16中通过输出与命令信号com(或com，)和存储体地址ba(或ba，)相关联的数据到存储器控制器来测试命令信号。另一方面，在步骤S12中确定命令测试使能信号CEN不在^f吏能状态的情况下，处理过程在步骤S18停用选择信号SEL并在步骤S20中通过输出与输出doutl相关联的数据到存储器控制器来可选择地执行正常读操作。从而，图1和2的半导体存储器件利用由存储器控制器100提供的控制信号CMD和存储体地址BA生成所有内部命令，并在命令测试使能信号CEN被设置为使能状态时将会测试命令信号CMD和存储地址BA是否被无任何错误地正确发送和接收。可以对图3所说明的处理过程改动。例如，在可替换的实施例中(未图解)，步骤S14和S18被去除，步骤S16在条件步骤S12为肯定结果的条件下被执行，以及步骤S20在条件步骤S12为否定结果的条件下被执行。图4为说明根据本发明的示范性实施例的存储系统的方框图。图4的存储系统包含存储器控制器IOO，和半导体存储器件300。半导体存储器件300由图1中的半导体存储器件200通过用模式设置电路22'替换模式设置电路22以及用控制信号生成器24，替换控制信号生成器24而变化得来。在半导体存储器件300中，模式设置电路22，将存储器测试使能信号TEN输出到控制信号生成器24，。另外，控制信号生成器24，被配置为接收緩冲地址add。图4的新组件的功能描述如下。模式设置电路22，响应于模式设置命令EMRS2接收緩冲地址add以设置命令测试使能信号CEN,并响应于模式设置命令MRS接收緩冲地址add以设置存储器单元测试使能信号TEN。在可替换的实施例中，命令测试使能信号CEN可以响应于模式设置命令EMRS1和/或MRS进行设置，存储器单元测试使能信号TEN可以响应于模式设置命令EMRS1和/或EMRS2进行设置。当命令测试使能信号CEN被设置为使能状态并且存储器单元测试使能信号TEN被设置为禁止(disable)状态时，控制信号生成器24，激活选择信号SEL。当命令测试使能信号CEN和存储器单元测试使能信号TEN被设置为使能状态并且緩沖地址add为特定(预定的)地址时，控制信号生成器24，还激活选择信号SEL。当命令测试使能信号CEN被设置为禁止状态时，控制信号生成器24，禁止选择信号SEL。当命令测试使能信号CEN被设置为使能状态并且存储器单元测试使能信号TEN被设置为禁止状态时，执行测试。在这种情况下，执行命令测试操作，同时存储器控制器100，施加不同的命令信号CMD。当命令测试使能信号CEN和存储器单元测试使能信号TEN被设置为使能状态时，可以基于缓冲地址add执行命令测试和存储器测试二者之一。在本例中，为了执行用于存储器单元的测试操作，存储器控制器IOO，正常地施加指示激活命令ACT的命令信号CMD、存储体地址BA和地址ADD,然后施加指示写命令WR的命令信号CMD、存储体地址BA和地址ADD以由此将数据写到存储器磁芯32的所选存储体的相应存储器单元上。接着，存储器控制器IOO，施加指示读命令RD的命令信号CMD、存储体地址BA和地址ADD以由此从存储器磁芯32的所选存储体的相应存储器单元读取数据以完成存储器测试操作。在同样状态下(当命令测试使能信号CEN和存储器单元测试使能信号TEN二者均被使能时)，并且当存储器控制器IOO，也输出特定(预定的)地址时，半导体存储器件300通过选择器26和数据输出緩冲器18将緩冲命令信号com和緩冲存储体地址ba作为数据DQ输出。在用于存储器单元的测试操作期间，当被写入相应存储器单元的数据与被从相应存储器单元读取的数据一致时，存储器控制器IOO，确定相应单元是正常的，而当被写入相应存储器单元的数据与被从相应存储器单元读取的数据不一致时存储器控制器IOO，确定相应单元是故障的。在用于命令信号的测试操作期间，当与特定(预定的)地址一起被施加的命令信号CMD和存储体地址BA与从半导体存储器件300输出的数据DQ—致时，存储器控制器100，确定命令信号通信是正常的，而当与特定(预定的)地址一起被施加的命令信号CMD和存储地址BA与从半导体存储器件300输出的数据DQ不一致时，存储器控制器IOO，确定命令信号通信是故障的。图5为说明根据本发明的示范性实施例的存储系统的方框图。图5的存储系统包括存储器控制器IOO，和半导体存储器件300，。半导体存储器件300，由图4中的半导体存储器件300通过添加命令编码器34以及用选择器26，替换选择器26而变化得来。图5的命令编码器34和选择器26，分别执行与图2的命令编码器34和选择器26，相同的功能。当在模式设置操作期间命令测试使能信号CEN被设置为使能状态并且存储器单元测试使能信号TEN被设置为禁止状态时，半导体存储器件300，激活选择信号SEL导致从命令编码器34输出的命令信号com，和存储体地址ba，被作为数据DQ通过选择器26，和数据输出緩沖器18输出。在本例中，存储器控制器IOO，仅施加命令信号CMD和存储体地址BA到半导体存储器件300，以将命令信号CMD和存储体地址BA与数据DQ进行比较。如果比较得出匹配结果，则存储器控制器IOO，确定命令信号通信过程中没有错误，而如果比较得出不匹配结果，则存储器控制器IOO，确定命令信号通信过程中有错误。当在模式设置操作期间命令测试使能信号CEN和存储器单元测试使能信号TEN被设置为使能状态时，可以执行存储器测试或命令测试其中之一。在此状态下，存储器控制器IOO，将命令信号CMD、存储体地址BA、地址ADD和数据DQ正常施加到半导体存储器件300，。从而，作为存储器测试操作的部分，数据DQ被存储于半导体存储器磁芯32中。接着，命令信号CMD、存储体地址BA和地址ADD被从存储器控制器IOO，施加到半导体存储器件300，，并且作为存储器测试操作的部分，数据DQ被从存储器磁芯32输出到存储器控制器100，。但是，当特定(预定的)地址ADD被与命令信号CMD和存储体地址BA—起施加时，命令信号com，和存储体地址ba，被作为dout2从选择器26，输出，并且作为命令测试操作的部分，还被作为数据DQ从半导体存储器件300，输出到存储器控制器100，。存储器控制器100，初始化用于包括在存储器磁芯32之内的存储器单元的写操作和读操作。在存储器测试操作中，当被写到相应存储器单元上的数据与从相应存储器单元读取的数据一致时，存储器控制器IOO，确定该存储器单元是正常的。在存储器测试操作期间，当被写到相应存储器单元上的数据与从相应存储器单元读取的数据不一致时，存储器控制器IOO，确定该存储器单元是故障的。并且，在命令测试操作期间，当与特定(预定的)地址ADD一起被施加的命令信号CMD和存储体地址BA与数据DQ—致时，存储器控制器100，确定命令信号通信过程中没有错误。在命令测试操作期间，当与特定(预定的)地址ADD—起被施加的命令信号CMD和存储体地址BA与数据DQ不一致时，存储器控制器IOO，确定命令信号通信过程中有错误。在模式设置期间当命令测试使能信号CEN被设置为禁止状态而存储器单元测试使能信号TEN被设置为使能状态时，图5的半导体存储器件停用选择信号SEL。在本例中，为了测试存储器单元，存储器控制器IOO，将控制信号CMD、存储体地址BA、地址ADD和数据DQ施加到半导体存储器件300，。从而，数据DQ被存储到半导体存储器件300，中，命令信号CMD、存储体地址BA和地址ADD被从存储器控制器IOO，施加到半导体存储器件300，，而数据DQ被从半导体存储器件300'输出到存储器控制器100，。作为存储器测试操作的部分，存储器控制器IOO，为存储器单元执行写操作和读操作，并且当被写到相应存储器单元上的数据与从相应存储器单元读取的数据一致时存储器控制器IOO，确定该存储器单元是正常的。当被写到相应存储器单元上的数据与从相应存储器单元读取的数据不一致时，存储器控制器IOO，确定该存储器单元是故障的。也就是说，当命令测试使能信号CEN被禁止而存储器单元测试使能信号TEN被使能时，不执行用于命令信号的测试，而仅执行用于存储器单元的测试。下面的表格总结了根据本发明的实施例的、图4和5所说明的控制信号生成器24，的操作。命令测试使能信号(CEN)、存储器单元测试使能信号(TEN)的状态和緩沖地址add为输入，选择信号SEL的状态为输出。<table>tableseeoriginaldocumentpage18</column></row><table><table>tableseeoriginaldocumentpage19</column></row><table>图6为说明根据本发明的示范性实施例的、图4和5中存储系统的半导体存储器件的操作的流程图。首先，在步骤S30中，响应于模式设置命令对命令测试使能信号CEN的状态和存储器单元测试使能信号TEN的状态进行设置。在条件步骤S32中，处理过程确定命令测试使能信号CEN的状态是否为使能状态。如果处理过程在条件步骤S32中确定命令测试使能信号CEN的状态为使能状态，则处理过程在条件步骤S34中确定存储器单元测试使能信号TEN的状态是否为使能状态。如果处理过程在条件步骤S34中确定存储器单元测试使能信号TEN的状态为禁止状态，则在步骤S36中激活选择信号SEL。由此，执行用于命令信号的测试操作。也就是说，在步骤S38通过对命令信号CMD和存储体地址BA进行緩冲而生成的緩沖命令信号com和緩冲存储体地址ba被选择从半导体存储器件输出。另一方面，作为步骤S34的确定结果，当确定存储器单元测试使能信号TEN的状态为使能状态时，可以基于緩冲地址add执行用于命令信号的测试操作或用于存储器单元的测试操作。在此状态下，处理过程在条件步骤S40中确定緩沖地址add是否与设定(预定的)地址一致。当緩冲地址等于设定地址时，处理过程前进到步骤S36。但是当緩沖地址不等于设定地址时，或者作为步骤S32的确定结果，当命令测试使能信号CEN的状态为禁止状态时，在步骤S42中选择信号SEL被停用。可以执行用于存储器单元的测试读操作或正常读操作，并由此在步骤S44输出数据doutl被选择以被输出。从而，根据响应于模式设置命令而设置的命令测试使能信号CEN的状态和存储器单元测试使能信号TEN的状态，图4和5的半导体存储器件能够仅执行用于命令信号的测试操作，或者能够可选地执行用于存储器单元的测试操作或用于命令信号的测试操作。根据上述的本发明的示范性实施例的半导体存储器件，命令解码器20对命令信号CMD和存储体地址BA进行解码以生成内部命令。在可替换实施例中，命令解码器20可以被配置为仅对命令信号CMD进行解码以生成内部命令。根据上述的本发明的示范性实施例的半导体存储器件，在模式设置操作期间响应于不同的模式设置命令EMRS1、EMRS2和MRS对命令测试使能信号CEN和存储器单元测试使能信号TEN进行设置。在可替换实施例中，模式设置电路22(或22，)可以响应于单一模式设置命令对命令测试使能信号CEN和存储器单元测试使能信号TEN进行设置。如上所述，在命令测试操作期间当从外部(比如，存储器控制器)施加命令信号CMD和存储体地址BA时，本发明的半导体存储器件将命令信号com(或com')和存储体地址(ba或ba，)输出到外部(比如，存储器控制器)。虽然已经参照其示范性实施例对本发明进行了图示和描述，应当在本领域普通技术人员了解的是，在不脱离诸如所附权利要求所定义的本发明的精神和范围的情况下，可以在形式和细节上进行各种变化。权利要求1.一种半导体存储器件，包含命令解码器，用于对从外部施加的命令信号进行解码以生成多个命令和模式设置命令；模式设置部分，用于响应于所述模式设置命令接收从外部施加的模式设置码以对命令测试使能信号的状态进行设置；选择信号生成器，用于在所述命令测试使能信号的状态为使能状态时激活选择信号；以及选择器，用于在所述选择信号被激活时接收内部命令信号并将所述内部命令信号输出到外部。2.如权利要求1所述的半导体存储器件，还包含命令緩冲器，用于对从外部施加的命令信号进行緩冲以生成緩冲命令信号；以及数据输出緩冲器，用于对从所述选择器输出的信号进行緩冲并将所述信号输出到外部，其中，所述命令解码器对所述緩沖命令信号进行解码。3.如权利要求2所述的半导体存储器件，其中所述选择信号生成器在所述命令测试使能信号的状态为禁止状态时停用所述选择信号，以及所述选择器在所述选择信号被激活时将所述緩冲命令信号作为所述内部命令信号选择并输出，而在所述选择信号被停用时选择并输出内部生成的输出数据。4.如权利要求2所述的半导体存储器件，还包含命令编码器，用于接收并编码所述多个命令和模式设置命令以生成所述内部命令信号。5.如权利要求4所述的半导体存储器件，其中所述选择信号生成器在所述命令测试使能信号的状态为禁止状态时停用所述选择信号，以及所述选择器在所述选择信号被激活时选择并输出所述内部命令信号，而在所述选择信号被停用时选择并输出内部生成的输出数据。6.如权利要求1所述的半导体存储器件，其中所述命令信号包含存储体地址。7.—种半导体存储器件，包含命令解码器，用于对从外部施加的命令信号进行解码以生成多个命令和模式设置命令；模式设置部分，用于响应于所述模式设置命令接收从外部施加的模式设置码以对命令测试使能信号的状态和存储器单元测试使能信号的状态进行设置；选择信号生成器，用于在所述命令测试使能信号的状态和所述存储器单元测试使能信号的状态为使能状态的情况下，当从外部施加的地址为设定地址时激活选择信号；以及选择器，用于在所述选择信号被激活时接收内部命令信号并将所述内部命令信号输出到外部。8.如权利要求7所述的半导体存储器件，还包含命令緩冲器，用于对从外部施加的命令信号进行緩冲以生成緩冲命令信号；以及数据输出緩冲器，用于对从所述选4奪器输出的信号进行緩沖并将所述信号输出到外部，其中，所述命令解码器对所述緩冲命令信号进行解码。9.如权利要求8所述的半导体存储器件，其中所述选择信号生成器在所述命令测试使能信号的状态为使能状态而所述存储器单元测试使能信号的状态为禁止状态时激活所述选择信号，而在所述命令测试使能信号的状态和所述存储器单元测试使能信号的状态为使能状态并且所述从外部施加的地址不是所述设定地址时停用所述选择信号，以及所述选择器在所述选择信号被激活时将所述緩冲命令信号作为所述内部命令信号选择并输出，而在所述选择信号被停用时选择并输出内部生成的输出数据。10.如权利要求8所述的半导体存储器件，还包含命令编码器，用于接收并编码所述多个命令和所述模式设置命令以生成所述内部命令信号。11.如权利要求IO所述的半导体存储器件，其中所述选择信号生成器在所述命令测试使能信号的状态为使能状态而所述存储器单元测试使能信号的状态为禁止状态时激活所述选择信号，而在所述命令测试使能信号的状态为禁止状态或所述命令测试使能信号的状态和所述存储器单元测试使能信号的状态均为使能状态并且从外部施加的地址不是所述设定地址时停用所述选择信号，以及所述选择器在所述选择信号被激活时选择并输出所述内部命令信号，而在所述选择信号被停用时选择并输出内部生成的输出数据。12.如权利要求7所述的半导体存储器件，其中所述命令信号包含存储体地址。13.如权利要求12所述的半导体存储器件，其中所述命令解码器对所述命令信号进行解码以生成至少两个模式设置命令，并且所述模式设置部分响应于所述至少两个模式设置命令其中之一对所述命令测试使能信号进行设置，并响应于所述至少两个模式设置命令中的另一个对所述存储器单元测试使能信号进行设置。14.一种存储系统，包含半导体存储器件，用于当命令信号为模式设置命令时接收模式设置码以设置命令测试使能信号的状态，以及当所述命令测试使能信号的状态为使能状态时接收从外部施加的命令信号并将所接收到的命令信号生成为将要被输出到外部的内部命令信号；以及存储器控制器，用于将用于所述模式设置命令的命令信号和所述模式设置码施加到所述半导体存储器件，将所述命令信号施加到所述半导体存储器件，并接收从所述半导体存储器件输出的命令信号。15.如权利要求14所述的存储系统，其中所述半导体存储器件包含命令编码器，用于对从所述存储器控制器施加的所述命令信号进行编码以生成多个命令和所述模式设置命令；模式设置部分，用于响应于所述模式设置命令接收所述模式设置码以对命令测试使能信号的状态进行设置；选择信号生成器，用于当所述命令测试使能信号的状态为使能状态时激活选择信号，并当所述命令测试使能信号为禁止状态时停用所述选择信号；以及选择器，用于当所述选择信号被激活时选择所述内部命令信号并将所述内部命令信号输出到所述存储器控制器，以及当所述选择信号被停用时选择内部生成的输出数据并将所述内部生成的输出数据输出到所述存储器控制器。16.如权利要求15所述的存储系统，其中所述半导体存储器件还包含命令緩沖器，用于对从外部施加的命令信号进行緩沖以生成緩冲命令信号；以及数据输出緩冲器，用于对从所述选择器输出的信号进行緩冲并将所述信号输出到外部，其中，所述命令解码器对所述緩冲命令信^进行解码，并且所述緩沖命令信号为所述内部命令信号。17.如权利要求15所述的存储系统，其中所述半导体存储器件还包含命令緩冲器，用于对从外部施加的命令信号进行緩沖以生成緩冲命令信数据输出緩冲器，用于对从所述选择器输出的信号进行緩冲并将所述信号输出到外部；以及命令编码器，用于对所述多个命令和所述模式设置命令进行编码以生成所述内部命令信号，其中，所述命令解码器对所述緩冲命令信号进行解码。18.—种存4诸系统，包含半导体存储器件，用于当命令信号为模式设置命令时接收模式设置码以对命令测试使能信号的状态和存储器单元测试使能信号的状态进行设置，当所述命令测试使能信号的状态为使能状态时接收从外部施加的命令信号并将所接收到的命令信号生成为将要被输出到外部的内部命令信号，以及接收命令信号和从外部施加的地址，并且在所述命令测试使能信号的状态和所述存储器单元测试使能信号的状态二者均为使能状态的情况下，当所述地址为设定地址时将所接收到的命令信号生成为将要被输出到外部的内部命令信号；以及存储器控制器，用于将用于所述模式设置命令的命令信号和所述模式设置码施加到所述半导体存储器件，将所述命令信号和所述地址施加到所述半导体存储器件，并接收从所述半导体存储器件输出的命令信号。19.如权利要求18所述的存储系统，所述半导体存储器件包含命令解码器，用于对从外部施加的命令信号进行解码以生成多个命令和模式设置命令；模式设置部分，用于接收所述模式设置码以响应于所述模式设置命令对所述命令测试使能信号的状态和存储器单元测试使能信号的状态进行设置；选择信号生成器，用于在所述命令测试使能信号的状态和所述存储器单元测试使能信号的状态为使能状态的情况下当从外部施加的地址为设定地址时激活所述选择信号，当所述命令测试使能信号的状态为使能状态并且所述存储器单元测试使能信号的状态为禁止状态时激活所述选择信号，以及在所述命令测试使能信号的状态为禁止状'态或所述命令测试使能信号的状态和所述存储器单元测试使能信号的状态为使能状态的情况下，当从外部施加的地址不是设定地址时停用所述选择信号；以及选择器，用于当所述选择信号被激活时接收内部命令信号并将所述内部命令信号输出到外部，而当所述选择信号被停用时选4奪并输出内部生成的输出数据。20.如权利要求19所述的存储系统，其中所述半导体存储器件还包含命令緩冲器，用于对从外部施加的命令信号进行緩冲以生成緩冲命令信号；以及数据输出缓冲器，用于对从所述选择器输出的信号进行緩冲并将该信号输出到外部，其中，所述命令解码器对所述緩冲命令信号进行解码并且所述緩沖命令信号为所述内部命令信号。21.如权利要求19所述的存储系统，其中所述半导体存储器件还包含命令緩冲器，用于对从外部施加的命令信号进行緩沖以生成緩沖命令信—，.数据输出緩冲器，用于对从所述选择器输出的信号进行緩冲并将所述信号输出到外部；以及命令编码器，用于对所述多个命令和所述模式设置命令进行编码以生成所述内部命令信号，其中，所述命令解码器对所述緩冲命令信号进行解码。22.如权利要求18所述的存储系统，其中所述命令信号包含存储体地址。23.如权利要求22所述的存储系统，其中所述命令解码器对所述命令信号进行解码以生成至少两个模式设置命令，并且所述^^莫式设置部分响应于所述至少两个模式设置命令其中之一对所述命令测试使能信号进行设置，并响应于所述至少两个模式设置命令中的另一个对所述存储器单元测试使能信号进行设置。24.—种测试存储系统的方法，包含在存储器控制器，将用于模式设置命令的命令信号和模式设置码施加到半导体存储器件；在所述半导体存储器件，接收所述命令信号和所述模式设置码以对命令测试使能信号的状态进行设置；在所述存储器控制器，将所述命令信号施加到所述半导体存储器件；以及在所述半导体存储器件，当所述命令测试使能信号的状态为使能状态时接收所述命令信号并将所接收的命令信号生成为将要输出到所述存储器控制器的内部命令信号。25.—种测试存储系统的方法，包含在存储器控制器，将用于模式设置命令的命令信号和模式设置码施加到半导体存储器件；在所述半导体存储器件，接收所述命令信号和所述模式设置码以对命令测试使能信号的状态和存储器单元测试使能信号的状态进行设置；在所述存储器控制器，将命令信号和地址施加到所述半导体存储器件；以及在所述半导体存储器件，当所述命令测试使能信号的状态为使能状态时接收从外部施加的命令信号并将所接收的命令信号生成为将要输出到所述存储器控制器的内部命令信号，以及接收从外部施加的命令信号和地址，并且当所述命令测试使能信号的状态和所述存储器单元使能信号的状态二者均为使能状态并且所述地址为设定地址时，将所接收到的命令信号生成为将要输出到外部的内部命令信号。全文摘要公开了半导体存储器件、具有半导体存储器件的存储系统和测试存储系统的方法。本发明的实施例包括半导体存储器件中的特征，其被配置为从存储器控制器接收命令信号并将至少部分所接收的命令信号选择性地输出回给所述存储器控制器以用于验证。本发明的实施例还提供用于验证命令信号从存储器控制器到半导体存储器件的正确通信的方法。本发明的实施例还提供用于测试半导体存储器件中的存储器单元的系统和方法。文档编号G11C29/14GK101145401SQ200710154238公开日2008年3月19日申请日期2007年9月11日优先权日2006年9月11日发明者朴镇秀,河桂元,赵根秀,金东俊申请人:三星电子株式会社