存储器单元结构、装置、控制器及其制造和操作方法

专利名称：存储器单元结构、装置、控制器及其制造和操作方法
技术领域：
本发明涉及务f诸器单元结构、存〗诸器阵列、^^诸器装置、^H诸器4空制器和^^者 器系统^^其制it和4乘怍的方法。
背景技术：
常^4i诸器例如DRAM可以包括一个晶体管和一个电容器。然而，由于电容 器，特别是电容器的大小，常M^f诸器的可扩展性(scalability)存在限制。因此， 已经絲了包括一个晶体管(1T)而没有电容器作为^f诸器单元的^f诸器，其被称 为"无电容器(capacitor-less)，，的^f诸器。下文中被称为常MX电容器DRAM的无 电容器IT DRAM包括电浮动(electrically floated)的主体(body )。
通常，常规无电容器^H诸器^^绝缘体上硅(silicon-on-insulator, SOI)晶片并 JBiit^浮体(floatingbody)中积累多数载流子(空穴或电子)或者W孚体发射多 数载流子来识别用于控制浮体电压的数据。当多数载流子在浮体中积累时，这个状 态通常由数据T，来4银。相反地，当多数载流子W孚体中疏散时，这个状态通 常被称作数据"0"状态。
对于常规的无电容器^^诸器装置，存在两种类型的操怍。第一种类型才射乍^^) MOS操作的特性，第二种类型操作^^]BJT操作的特性。通常，使用BJT操怍特 性已经被采用，其与MOS操作相比可以具有较高的速度和/或较好的保持特性 (retention properties )。

发明内容
4^发明涉^^#^*器单元结构、^#器阵列、务賭器装置、^^诸器4空制器和^f诸 器系乡M其制造和^f乍的方法。示例性实施例涉及^i ] BJT才喿作的^f诸器单元结 构、务賭器阵列、存储器装置、^^诸器控制器和^H诸器系统。
示例性实施例涉及^i诸器装置，该务賭器装置包括4—诸器阵列，其进一步包 括多个存储器单元，每个^H诸器单元包括具有分别连接到至少一个位线(bitline)、 至少一个源极线(sourceline)和至少一个字线(wordline)的第一节点、第二节点
和4册才及节点的浮体晶体管；以及控制单元，其通iti^^奪至少一个源才及线和至少一个
位线之一，响应刷新命令进行刷新#^乍，其中如果将第一数据^4者到与选定l^目连
的^f诸器单元，则由双45i吉操作(bipolar junction operation)引起的第一电流流动。 示例性实施例涉及该##器装置包括^^诸器阵列，其进一步包括多个务賭器 单元，每个务賭器单元包括具有分别连接到至少一个位线、至少一个源极线和至少 一个字线的第一节点、第二节点和栅极节点的浮体晶体管；以及控制单元，其通过 根据数据信息而将位线写电压施加到至少一个位线，然后将源极线写电压施加到至 少一个源极线，再然后将字线写电压施加到至少一个字线而进行写操怍。
示例性实施例涉及存储器单元结构，该^f诸器单元结构包括绝缘体上硅结构， 其进一步包括衬底、绝缘体以及硅层，石拔包括掺有杂质的第一节点和第二节点、 浮体区域(floating body region)以及在第一节点和第二节点之一与浮体之间的緩沖 区域，其中緩冲区域具有比邻近节点或浮体更低的杂质浓度，其中緩冲区ii^IA第
一节点和第二节点之一的整个边界；以及硅层上的栅极结构。
示例性实施例涉及存储器单元结构，该务賭器单元结构包括绝缘体上石ii吉构， 其进一步包括衬底、绝缘体以及硅层，石拔包括掺有杂质的第一节点和第二节点、 其间具有浮体长度的浮体区域以及在第一节点和第二节点之一与浮体之间的緩沖 区域，其中緩沖区域具有比邻近节点或浮体更低的杂质浓度；以及石抜上的栅才^5i吉 构，其具有栅极长度，其中浮体长度大于栅极长度。
示例性实施例涉及存储器单元结构，该^f诸器单元结构包括绝缘体上石ii吉构， 其进一步包括衬底、纟色缘体以及石圭层，結层包括掺有杂质的发射fe/源极和集电fe/
其中辅助体区域具有比浮体区域更低的杂质浓度；以及A拔上的栅^i吉构。
示例性实施例涉及务賭器单元结构，该务賭器单元结构包括绝缘体上硅结构， 其进一步包括衬底、绝缘体以及硅层，結层包括掺有杂质的第一节点和第二节点、 浮体区域以及与浮体区i^4目邻的延伸体区域(extended body region);以及石圭层上的 栅树吉构。
示例性实施例涉及^i诸器单元结构，该务賭器单元结构包拾衬底上的绝缘层； 绝缘层上的硅图案，该硅图案包括第一节点、第二节点和浮体区域；以及环绕浮体 区域的栅极，其中栅极的长度小于浮体区域的长度，其中对于^。到栅极的给定电 压，；^o到第一节点和第二节点的电压之间的电压差引起;^5i吉操怍。
示例性实施例涉及##器单元结构，该^f诸器单元结构包拾衬底上的绝缘层； 绝缘层上的硅图案，该硅图案包括第一节点、第二节点和浮体区域；浮体区^Ji的
延伸体区域；以及环绕浮体区域和延伸体区域的栅极。
示例性实施例涉及用于控制包括多个无电容器的存储器装置的方法，该方法包
括提供模式寄存器设置(MRS)指令以识别块刷新(block refresh) #^和部分刷 新(partialrefresh)才剁乍之一；以及提供用于刷新#1乍的刷新指令。
示例性实施例涉及^i诸器控制器，该^^诸器控制器包括^^诸用于选#*刷新和 部分刷新之一的MRS指令的寄存器。
示例性实施例涉及无电容器的^^诸器装置，该^^渚器装置包括^^诸用于选#^: 刷新和部分刷新之一的信息的寄存器。
示例性实施例涉及存储器单元结构，该^f诸器单元结构包括绝缘体上石B吉构， 该绝缘体上硅结构包括衬底、绝缘体和硅层，石抜包括第一节点和第二节点、浮体 区域；以&孚体区域上的栅极，其中栅极的长度小于浮体的长度，其中对于^i口到 栅极的给定电压，；^口到第一节点和第二节点的电压之间的差引起双^i吉操作。
示例性实施例涉及^^诸器装置，该^^诸器装置包括^^渚器阵列，存4诸器阵列 进一步包括多个##器单元，每个^^器单元包括具有分别连接到至少一个位线、 至少一个源极线和至少一个字线的第一节点、第二节点和栅极节点的浮体晶体管； 以及控制单元，其通iii^择至少一个源极线之一而不选择至少一个字线中^f可一个 ^i^^封斜乍，其中如果第一数据^^诸在与所选定的源极乡W目连的^f诸器单元，则
由双^i封剁乍引起的第一电流流动。


将参照附图更详细;W苗述示例性实施例。
图1A示出了其中可以实施示例性实施例的横向(lateral)无电容器的^f诸器单 元结构。
图1B示出了其中可以实施示例性实施例的纵向(vertical)无电容器的存储器 单元结构。
图3示出了根据示例性实施例的无电容器的^f诸器单元的DC特性。 图4示出了根据具有分离的源极线体系结构(architecture)的示例性实施例的 ^H渚器装置，示例性实施例可以在该务賭器装置中实施。
图5示出根据具有分离的源极线结构的示例性实施例的行^(乍的示例性时序
图6示出根据具有分离的源才A^体系结构的示例性实施例的一个单iU斜乍的示
例性时序图。
图7示出了根据具有公共源招哉体系结构的示例性实施例的存储器装置，示例 性实施例可以在该存储器装置中实施。
图8示出根据具有公共源相哉体系结构的示例性实施例的行操作的示例性时序图。
图9示出根据具有公共源核哉体系结构的示例性实施例的一个单iU喿作的示例 性时序图。
图10示出了示例性实施例可以在其中实施的另一个^f诸器装置。 图11A-11B示出了根据示例性实施例的无电容器的^f诸器单元结构。
图13A-13B示出了根据示例性实施例的无电容器的^f诸器单元结构。 图14A-14B示出了根据示例性实施例的无电容器的^^者器单元结构。
图16A示出了根据示例性实施例的^^诸器单元结构的俯视图。 图16B示出了图16A的I-I，方向上的4黄截面图。
图16C示出了沿图16A中示出的n-n，方向的片黄截面图。
图17示出了根据示例性实施例的无电容器的存储器的横截面图。
图18示出了根据示例性实施例的具有FinFET结构的无电容器的存储器。
图19示出了根据示例性实施例的采用FinFET结构的另一个无电容器的^j诸器。
图20示出了根据示例性实施例的务賭器系统。
图21示出了根据示例性实施例的另一个^f诸器系统。
图22A示出了用于常^4#器系统的常规时序图。
图22B示出了根据示例性实施例的^f诸器系统的时序图。
具体实施例方式
详细的示例性实施例在il^公开。然而，为了描述示例性实施例，在》b^开的 特定的结构和/或功能细节仅仅是^4性的。然而，权利要求可以以许多可选的形式 来实施而不应被解释为仅限于此处所述的示例性实施例。
应当理解，当称一个部件在另一部件"上"、"连接到"或"耦合到"另
一部件时，它可以直接在、连接到或耦合到另一部件上，或者还可以存在插 入的部件。相反，当称一个部件"直接在"、"直接连接到"或"直接耦合到" 另一部件上时，不存在插入的部件。如此处所用的，术语"和/或"包括一个 或多个所列相关项目的任何及所有组合。
应当理解，虽然这里可使用术语第一、第二、第三等描述各种元件、部 件、区、层和/或部分，但这些元件、部件、区、层和/或部分不应受限于这 些术语。这些术语仅用于将一个元件、部件、区、层或部分与另一区、层或 部分区别开。因此，以下讨论的第一元件、部件、区、层或部分可以在不背 离示例性实施例的教导的前提下称为第二元件、部件、区、层或部分。
为便于描述此处可以使用诸如"在…之下"、"在…下面"、"下(lower )"、 "在…之上"、"上(upper)"等等空间相对性术语以描述如附图所示的一个部 件或特征与另一个(些)部件或特征之间的关系。应当理解，空间相对性术 语是用来概括除附图所示取向之外的使用或操作中的器件的不同取向的。
这里所用的术语仅仅是为了描述特定示例性实施例，并非要限制本发 明。如此处所用的，除非上下文另有明确表述，否则单数形式"一(a)"、"一 (an)"和"该(the)"均同时旨在包括复数形式。需要进一步理解的是，术 语"包括( comprise )，，和/或"包括(comprising )，，, 当在本说明书中使用时， 指定了所述特征、整体、步骤、操作、元件和/或部件的存在，但并不排除一 个或多个其他特征、整体、步骤、操作、元件、部件和/或其组合的存在或增 加。
除非另行定义，此处使用的所有术语(包括技术术语和科学术语)都具 有本发明所属领域内的普通技术人员所通常理解的同样的含义。进一步应当 理解的是，诸如通用词典中所定义的术语，除非此处加以明确定义，否则应 当被解释为具有与它们在相关领域的语境中的含义相一致的含义，而不应被 解释为理想化的或过度形式化的意义。
iUM夸参照附图中示出的示例性实施例，附图中相同的附图标记始终指^4目同 的部件。示例性实施例不应被解释为仅限于在这些附图中示出的区的特定形 状，而是包括由例如制造引起的形状偏差在内。例如，图示为矩形的注入区 典型地将具有圆形或曲线的特征和/或在其边缘处的注入浓度的梯度而不是从注 入到非注入区域的二进制改变。类似;也，由注入形成的掩埋区域在掩埋区域和注入 通过其发生的表面之间的区域中产生一些注入。因此，附图所示的区域实质上是
示意性的，它们的形状并非要展示器件区的精确形状，也并非要限制权利要 求的范围。
例。如图1A所示，横向无电容器^f诸器单元可以包括衬底10。在示例性实施例中， 衬底可以是P导电类型衬底或N导电类型衬底中的一种。在NMOS晶体管的示例 性实施例中，衬底10是P导电类型衬底。
存储器单iL^可以包括村底10上的绝缘层12。绝缘层12是以SOI布置的乡&彖 体。^f诸器单itii可以包括位于绝缘层12之上的具有第一节点14和第二节点16 以及浮体18的硅层。在MOS操作中，第一节点14和第二节点16可以被称为源极 S和漏极D。在BJT操作中，第一节点14和第二节点16可以被称为发射极E和集 电极C。应该指出，第一节点14和第二节点16是可互换的。在示例性实施例中， 第一节点14和第二节点16可以是N导电类型或P导电类型。在NMOS晶体管的 示例性实施例中，第一节点14和第二节点16是N导电类型。
务賭器单itii可以包括浮体区域18,其在第一节点14和第二节点16之间iL^ 绝缘层12之上浮体，其可以是与第一节点14和第二节点16的导电类型相反的导 电类型。如图1A所示，在NMOS晶体管的示例性实施例中，浮体区域18是P导 电类型。因此，图1A中示出的BJT是NPN导电类型的BJT。由于浮体区域18被 绝缘层12浮体与村底10分离，浮体区域18是电浮动的。如图1A所示，浮体区域 18可以具有浮体长度L1。
务賭器单itii可以包括栅极结构G，其可以包括栅4B色缘层20和栅极22。栅 极22可以具有栅极长度L2。如图1A所示，具有浮体18的横向无电容器^f诸器单 4绝缘层12上形成，绝缘层12进一步在硅衬底10上形成。如上所述，哪个节 点被认为^^射极E/源极S或集电极C/漏极D是相对的；因此，在示例性实施例 中，佳月术语第一节点和第二节点。
通常，发射极E/源极S是被i^。较低电压的节点，而集电极C/漏极D是被施 力口较高电压的节点。通常，Ll可以定义为发射极E/源极S与集电极C/漏极D之 间的距离，L2可以定义为栅极长度。在示例性实施例中，L2大于L1;通常，因为 自对准工艺或LDD (浅掺杂漏极)可以被用于形成发射极E/源极S和集电极C/漏 极D,然后为了它们的稳定性而进行热处理。
图1B示出了其中可以实施示例性实施例的垂直无电容器^f诸器单元的示例。 如图1B所示，垂直无电容器存储器单元可以包括村底IO、第一节点14、浮体区域 18以及垂直堆积在衬底10上的第二节点16。浮体区域18是电浮动。如图1B所示，
浮体区域18可以具有浮体长度L1。
栅才^i色缘层20和栅极22可以环绕浮体18。例如，栅才W&彖层20和栅极22可 以接触浮体18的两侧或多侧的全部或部分。在示例性实施例中，L2大于L1。
如果垂直无电容器^^诸器单元是NMOS晶体管，那么第一节点14和第二节点 16可以是第一导电类型例如N导电类型，浮体区域18可以是第二导电类型例如P 导电类型。此外，垂直电容器结构可以具有SOI衬底或如图1B所示的常规的刷于 底。
图2示出了图1A和图1B的无电容器务賭器单元的等效电路。如图2所示， 等效电路包括一个NMOS晶体管和一个NPN双^i吉晶体管。例如，图1A和1B 的发射极E/源极S、集电极C/漏极D和栅极G形成NMOS晶体管。类似地，图1A 和1B的发射极E/源极S、集电极C/漏极D以及电浮动区域18 (或基极B )形成 NPN型BJT。此外如图2所示，耦合电容器CC可以在NMOS晶体管的栅极G与 BJT的基极B之间形成。
在示例性实施例中，BJT用于编辟I/写以及读和刷新务賭器单元。关于这一点， BJT产生和/或引起双极晶体管电流，该双极晶体管电流用于在存储器单元中编程/ 写凄史据状态、读取^^诸器单元的数据状态以^'銜^f渚器单元的数据状态。
示，例如当Vg分别设置为0伏特、-l伏特和-2伏特时，同时Vd3 (或者Vee)从0 伏特扫描到较高的电压，以nA为单位的logl^ (或Ice)示出了变化。如图3所示， 每种情况中每个左侧的线可以用于识别数據'T，，而每种情况下右侧的线用于识别 数据"0"。对于每个Vg，识别数据'T，的左侧的线和识别数据"0"的右侧的线 之间差被称为感测容限(sensingmargin)。对于数据'T，，浮体区域18中的多数载 流子大于数据"0"的。M地，图3示出了在所有三种情况下当Vds大于1.5伏特 时电流流动的突然变化。突然的电^i曾大在下面解释。
如图2和3所示，提升电压Vd5使电浮动区域18或主体(body)B的电势，这 产生了发射极E /源极S与基极(base) B之间的正向偏置和在基极B与集电极C/ 漏极D之间的反向偏置，从而BJT开启。因此，电子/A^射极E/源件S经iii体 B迁移到基极B与集电极C/漏极D之间的结(junction)。这些电子与结中的硅晶格 碰撞并产生电子-空穴对。这可以称为碰撞电离(impact ionization)或带间P逸穿 (band-to-band tunneling )。
对于每个电子-空穴对，电子向集电4及C/漏D移动，空穴向基才及B移动。再 者，基极B的电压升高，来自于发射极E/源极S的更多的电子被注入到浮体中并经
过基极B到达基极B与集电极C/漏极D之间的结，从而重复上述循环。由于此正
反馈，倍增可以是大的，可以被称为"雪崩产生(avalanchegeneration)”。作为该正反馈的结果，空穴在浮体区域中积累。这个状态可以被称为数据状态"1"。
如图3所示，与Vg=-1伏特和V^-2伏特相比，BJT操作在Vg=0时较早地出 现。这是因为VgK)时的主体的静电势较大，并錄较大的Vg时基极B与发射极 E/源极S之间的电压比在较小的Vg时更决地达到正向偏置。由于相似的原因，数 据T'的BJT操作比数据"0"的更f夬i復生。
图4示出了根据示例性实施例的^储器装置。图4示出了包括##器阵列150、 行控制单元52和列控制单元54的存储器装置。
存储器阵列150包括多个无电容器的存储器单元MC1-MCi。每个^f诸器单元 连接到行控制单元52和列控制单元54，行控制单元52和列控制单元54的每个接 收写信号WR、读信号RD、刷新信号REF和/或地址信号ADD。每个存储器单元 MCi iii^4妻到字线WL1...WLi、源极线SL1.. .SLi以及字线BL1.. .BLj。如图4所 示，务賭器单元MCi的每行具有相对应的字线WLi和源极线SLi,也#^_字线的 数量与源极线的数量相等。该体系结构可以称为分离的源核哉体系结构。在图4中 示出的示例性实施例中，第一节点连接到源极线SLi,第二节点连接到位线BLi。 如图4所示，字线WLi和源极线SLi可以斜目同的方向，而位线BLi垂直于字线 WLi和源极线SLi。
如图4所示，行控制单元52可以响应写WR、读RD和刷新REF信号之一而 接收用于选择字线WLi之一和至少一个源极线SLi的地址ADD。列控制单元54 可以响应写WR、读RD和刷新REF信号之一而接收用于选择位线BLi之一的地址 ADD。
列控制单元54可以在写操作期间提供具有数据信息的选定的位线，并可以在 读操作期间从选定的位线接收数据信息。此外，列控制单元54可以^J'J新操作期
间将所需的电压电平提供到位线BLi中的至少一个。
在示例性实施例中,刷新REF信号可以由夕卜部装置提供或者通过内部计算刷新 周期来产生。
尽管在图4中行控制单元52和列控制单元54示出为分离的单元，jSii两个控 制单元的功能可以在单个控制单元中实现。
图5示出了图4的^#器装置的行操作的示例性时序图。图5示出了写4^f乍(写 数據"1"和数据"0")、读才封乍和刷新操作的示例性时序图。在以下所述的示例性 实施例中，刷新操怍可以是块刷新才剁乍或部分刷新操作。在块刷新操作中，所有的^f诸器单元者財皮同时刷新。块刷新#^乍是较快的刷#射刻乍，但需要大量的电流。在 部分刷新操作中，单元的子集(例如两个、四个或八个)被同时刷新，并且每个子 集被连续地刷新直到所有的存储器单元被刷新。部分刷新操作导致较慢的刷新操
作，^f旦需^4交小的电流。
如图5所示，时间间隔(timeinterval) T0、 T3和T5识别##或预充电或等待 状态，其可以在写、读或刷新净剁乍之前和/或之后。时间间隔T1和T2识别写间隔 Twrite, T4识别读间隔T^， 丁6识别刷新间隔丁16^}1。对于在写操怍期间的BLl-j和 在写、读和刷新操作期间的iBLl-j，对于数据"0"使用实线，对于数据'T， 4賴 虛线。
如图5所示，连接到WL1和SL1的单元MC1的一个整行(complete row)在 写间隔TwriJ皮写7v凄史据"1"或数据"0"并JMi读间隔T^期间读出。然而，这仅 是一个示例，并JH封可数老pT以被写入单元MCi的^^可一行。
如图5所示，在写梯^乍之前，如时间间隔TO所示，位线BLj具有施加到其上 的位线^f斜寺电压，例如0伏特；源极线SLi具有施加到其上的源极线保持电压，例 如0伏特；字线WLi具有施加到其上的字线保持电压，例如-l伏特。
如图5所示，在T1期间，如果期望将数據"0"写入到单元MC1的整行，列 控制单元54提供第一电平的位线写电压例如0.5伏特到字线BL1 ~j。
如果期望将数据"1"写入到单元MC1的整行，列控制单元54提供第二电平 的位线写电压例如0伏特到位线BL1 ~j。在示例性实施例中，位线写电压的第二电 平可以与位线保持电压相同，例如为0伏特。
单元MC2.. .i的所有^f^于可以通过其上的位线保持电压例如0伏特、源相哉 4呆持电压例如0伏特以及字线保持电压例如-1 i^犬特而祐:维^N^^^状态。
然后，行控制单元52提供源^Si戈写电压例如2伏特到SL1,并继续提供源极 线保持电压例如0伏特到所有^^也的源招哉SL2 ~ i。
然后，行控制单元52提供字线写电压例如0伏特到WL1，并继续提供字线保 持电压例如-1伏特到所有其他的字线WL2 ~ i。
如图5所示，首先，位线写电压(其中电平取决于被写入的数据信息)被^口 到位线BLl j。接着，源^i戈写电压被^^到源才il^SLl。 字线写电压被施 加到字线WL1。如图5所示，当位线写电压、源极线写电压和字线写电压被^口以 写入数据"1"时，电流i2^i至位线BLl j。
如图5的时序图中所示，对于数据T，在T1期间，Vds是2伏特，Vg是0 伏特，所以根据图3，流经位线BLl j的电流i2由BJT操作的雪崩产生引起。对于
数據T，，在T2期间，Vds是2伏特，Vg是-l伏特，所以才艮据图3， ^i至位线 BLl j的电流il也由BJT操作的雪崩产生引起。如图5所示，在时间周期T2期间， ,J至位线BLl j的电流il小于i2,因为由于津給电容器CC的^^效应主体电势减
如图5的时序图中所示，对于数据"0"，在T1期间，Vds是l,5伏特，Vg是 O伏特，所以根据图3，不会出现BJT操作的雪崩产生并且空穴可以通过栅^lM^ 效应而^皮疏散到位线BLl j。因此，没有电流i^至位线BLl j。类似地，对于数据 "0"，在T2期间，Vds是1.5伏特，Vg是-l伏特，所以根据图3，不会出现BJT操 作的雪崩产生。因此，没有电流:^i至位线BLl j。
位线写电压应该在源极线写电压之前被翻口，因为如果源核j戋SL1在位线BL1 之前变为2伏特，那么集电极C/漏极D和发射极E/源极S之间的电压变为2 伏特。如图3所示，BJT^1乍将产生并且空穴将被积累在浮体B中。因此，数据'T， 可以被写入而不管所期望的数据信息。
如图5所示，位线写电压(或<封可电压)的 卩不是瞬时的。如此，位线写电 压可以^>源极线写电压之前开始被^卩，或者位线写电压在源极线写电压被施 加之前想'J稳定的状态(例如第一电平)。
源极线写电压应该在字线写电压之前被^zo，因为如果字线写电压在源极线 SL1之前变为0伏特，那么浮体B中的空穴可以通泡禺合电容器CC的^^效应而 被疏散到位线BL1或SL1。因此，数据"0"可以被写入而不管所期望的数据信息。 此外，如图5的时序图中所示，在T2期间，字线保持电压在源核哉保持电压再次 ;^口到源极线SL1上之前被再次ifc^到字线WLl上。类似地，源极线保持电压在 位线保持电压再次施加到位线BL1上之前被再次^^到源极线SL1上。M地， 字线保持电压在源极线保持电压再次施加到源极线SL1之前被再次施加到字线 WL1，因为如果源极线SL1在字线WL1之前变为0伏特，那么由于浮体B和源极 线SL1之间的正向偏置，浮体B中的空穴可以被移动i^^f45J戋SLl。因此，写入 到^^诸器单元MC1的数据'T，会被损坏。
此外，源极线保持电压在位线保持电压再次施加到位线BL1上之前再次施加到 源极线SL1，因为如果位线BL1在源4iL^ SL1之前变为0伏特，那么经过集电极 C/漏极D和发射极E/源极S的电压变为2伏特，BJT4喿作可以发生。因此，写入 到^^诸器单元MC1的数据"0"会被损坏。
虽然图5示出了所有连接WL1和BLl-j (或BLi)的^^诸器单it^问皮写入数据 T，和数据"0"之一，但这是为了解释的简要。此外，每个存储器单元能够根据
相应位线的电压而#:写入数据"r或数据"o"。
图5还示出了根据示例性实施例的^^f乍。如图5所示，在T4期间对连接到 字线WL1和源极线SL1的一^亍单iti^ff^t喿作。
如图5所示，在读才剁乍之前，如时间间隔T3所示，位线BLi具有施加到其上 的位线保持电压例如0伏特，源极线SLi具有施加到其上的源极线保持电压例如0 伏特，字线WLi具有施加到其上的字线^^电压例如-l伏特。
然后，行控制单元52提供源极线读电压例如2伏特到SL1，并继续提供源极 线保持电压例如0伏特到所有其他的源才^戈SL2-i。行控制单元52继续^是供字线保 持电压例如-1伏特到WLl-i。
在示例性实施例中，读搡怍可以通过仅提供与被读取的^^器单it4目连接的源 极线读电压来进行。对于读操怍，位线BLl j可以在通过保持电压预充电之后电浮 动，并且BLl j的电压可以根据^^诸器单元中所^f诸数据而改变，也#议，在读操 作期间，列控制单元54不需要提^H呆持电压到位线。此外，以上解释在电压感测 放大器用作位线感测放大器时是适用的，但在使用电流感测放大器时不适用。
单元的所有其^/f亍MC2.. .i可以通iii4加到其上的位线保持电压例如0伏特、 源招哉保持电压例如0伏特和字线保持电压例如-1伏特而维#^在^#状态。
如图3所示， 一旦经过漏极和源极的电压Vds赵iJ 2伏特时，当Vg是-1伏特 时，BJT ^f乍只对数据T，发生而对数据"0"不发生。也#议，对于数据T， 的单元，由BJT操作所产生的读电流il流动；对于数据"0"的单元，读电流il不 流动(感测容限)。在示例性实施例中，写电流il可以与读电流il相同。
因此，数据能够通过F話的感测放大应用例如电,u^测放大器或电压感测放大 器而被识别。在示例性实施例中，在行操作中，诸如图5所示那样，需要和位线一 样多的感测放大器，因为需要读取每个位线上的数据。
此外，连接到所选的源极线SL1的^f诸器单元中所务賭的数据"1"和数据"0" 可以在读操作期间分别通过BJT才剁乍和^^效应恢复。
图5还示出了根据示例性实施例的刷新##。
如图5所示，^悄射斜乍之前，如时间间隔T5中所示，位线BLi具有;^口到 其上的位线保持电压例如0伏特，源核哉SLi具有 。到其上的源极线保持电压例 如0伏特，字线WLi具有施加到其上的字线保持电压例如-1伏特。
当刷新指令由夕h^装置或内部控制电路产生时，行控制单元52提供刷新电压 例如2伏特到所有的源极线SLl-j。此外，行控制单元52可以一个接一个:^y是供刷 新电压到至少一个或两个源极线，从而在刷新期间电流的产生可以纟皮减小。为刷新 操作一次所激活的源极线的数量可以由用户通过使用设置步骤来设置，设置步骤将
在下面结合图20更详细描述。
仅提供能够在数据单元"1"引起BJT才^f乍的电压给源才AI戋SLi刷新所有连接 到SLi的存储器单元。也就是，数據"1"存储器单元通过BJT梯作刷新，数据"0" 单itit过源极线与浮体之间的井^^^来刷新。行控制单元52继续提供字线保持 电压例如-1伏特到WLl-i。
如图5所示，在刷新周期T^fch期间，经过连接到数据'T，单元的位线BL的 电流il流动。在示例性实施例中，刷新电流il可以与读电流il和/或写电流il相同。
在示例性实施例中，通过向至少一个位线提供刷新电压(而不是提供到至少一 个源极线的电压)，刷新操怍可以被执行。
如图5所示，所有的源极线SLi正在被刷新。如果能够引起BJT操怍的电压被 提供到所有的源极线或所有的位线，那么所有的^f诸器单元可以^^新。这可以被 称为块刷新。
在示例性实施例中，通过用户，同时刷新操作的所选择的源招哉数量可以是模 式寄存器中源极线总数的子集(例如2、 4或8)，这将在下面结合图20更详细:^y苗 述。如以上所述，这可以被称为部分刷新操怍。
在示例性实施例中，刷新操作不必由感测揭3乍跟随。
图6示出了图4的^^诸器装置的一个单iU喿作的时序图。图6示出了写揚作(例 如写数据"1"和数据"O，，)、读才剁乍和刷新4刻乍。在以下所述的示例性实施例中， 刷新#1乍可以是块刷新#1乍或部分刷新##。
如图6所示，写搮作斥喊取才射乍^J^连接到位线BL1、 SL1和WL1的存储器 单元MC1进行，连接到SL1和WL1的所有其他的MC1单元处于禁止状态(inhibit condition )。除了对于写#^禾喊取操怍的禁止状态^卜，图6的描述与图5的描述 相同。
如上所述，图5与图6之间的区别在于，在图6中单个单iU皮写入或读取，而 不是整个行。因此，在图6中，该行中没有被写入或读取的其余单元被禁止。在示 例性实施例中，通过分别施加位线写禁止电压或位线读禁止电压到位线BL2 j上， 该行中的剩余的单元被禁止写入或读取。
对于写操作，在Tl和T2期间，位线写禁止电压例如1伏特施加到位线BL2 j 上。因此，Vds是l伏特，如图3所示，BJT操作被阻止，没有电流流动。类似地， 对于读取操怍，在T4期间，位线读禁止电压例如1伏4朽皮施加到位线BL2 j上。 因此，Vds是l伏特，如图3所示，BJT操作被阻止，没有电流流动。
如图6所示，关于刷新才乘作，该刷新操作与图5的相同。
图6的时序图清楚表明，^f渚器单元阵列的随才几访问才^f乍^:可以的。
如图5和图6所示，对于写4刻乍、读4剁乍和刷新#^, ^^诸器装置只需要两个 电压电平，即字线写电压和字线保持电压，这可以使设计者有较大的灵活性。
图7示出了根据示例性实施例的^(诸器装置。与根据图4中示出的示例性实施 例的^^诸器装置相反(图4的^^诸器装置示出了一种分离的源才B戋体系结构)，根 据图7的示例性实施例的存储器装置示出了一种共源极线体系结构，例如相邻的存 储器单元MC2和MC3共享相应的源极线SL2。图7的其余的描述与图4的相同， 为简洁M将不再重复。
如图7所示，源招戟SLk的数量小于字线WLi的数量。该布置的优点可以是 减少了布局(layout)的复杂性。jtW卜，如图4的示例性实施例所述，行控制单元 52和列控制单元54可以被实施为单个控制单元。
图8示出了图7的^^器装置的一行的时序图。图8示出了写操怍(写数据T 和数据"O，，)、读"^ft和刷新操作的示例性时序图。在以下所述的示例性实施例中， 刷新操作可以是块刷新操作或者是部分刷新操作。
图8的时序图类似于图5中示出的时序图，除了在T0、 T3、 T5期间，Vg比图 5中示出的更负(例如，如-2伏特一样负)，因为共享公共源fe^SLk的晶体管很 可能纟皮断开。
在图8所述的示例性实施例中，用于位线BLl j、源极线SLl j和字线WLl j 之间写操作的控制信号的顺序与图5所示的相同。
如图8的时序图中所示，对于数据"1",在T1期间，Vds是2伏特并且Vg是 0伏特，所以根据图3，流经位线BLl j的电流i3由BJT操作的雪崩产生引起。对 于数据"1",在T2期间，虽然Vds是2伏特并且Vg是-2伏特，；产Li至位线BLl j 的电流i4也由BJT操作的雪崩产生引起，因为主体电势仍被^^足以使位线BLl j 之间产生正向偏置。如图8所示，在时间周期T2期间，《J至位线BLl j的电流i4 小于i3,因为主体电势由于I給电容器CC的津給效应而减小。
如图8中的时序图所示，对于数据"0",在T1期间，Vds是1.5伏特并且Vg 是0伏特，所以根据图3， BJT才剁乍的雪崩产生不会出现。因此，没有电流济ii至位 线BLl j。类似地，对于数提"0",在T2期间，￥^是1.5伏特并且￥§是-2伏特， 所以根据图3， BJT才^f乍的雪崩产生不会出现。因此，没有电流^i至位线BLl j。
在示例性实施例中，如图5和8所示，字线写电压可以是-l伏特，而不是0伏特。
如图8所示，尽管对于字线WLi可以使用三级电压-2伏特、-1伏特和0伏特， 而不是如图5所示的用于字线WLi的两级电压,但也可以使用像图5 —样的两级电 压，例如-l伏特和0伏特。
在图8中示出的示例性实施例中，用于位线BLl j、源^i戋SLl j和字线WLl j 之间读操作的控制信号的顺序与图5所示的飼4目同，但也有以下不同。
如图8所示，对于读操怍，行控制单元52提供源极线读电压例如2伏特到SL1 并继续提供源核哉保持电压例如0伏特到所有^N也的源招哉SL2-i。然后，行控制 单元52提供字线读电压例如-1伏特到WL1并继续提供字线寸緣电压例如-2伏特 到所有^^也的字线WL2-i。
在示例性实施例中，读操作可以通过仅提供连接到将被读取的务賭器单元的源 极线读电压而进行。对于读操怍，位线BL1 ~j可以在通过保持电压预充电之后电 浮动并且BL1 ~j的电压可以根据务賭器单元所务賭的数据而改变，也就是列控制 单元54在读操作期间不需要提^f呆持电压到位线。此外，以上解释在电压感测放 大器用作位线感测;故大器时是适用的，^f旦如果〗吏用电流感测;故大器时则不适用。
如图3所示， 一旦经过漏极和源极的电压Vdsii^ 2伏特，当Vg是-l伏特时， BJT操作只对数据"I"单it^生，而对数据"0"单元不发生。也就是，对于数据 'T，单元，由BJT操作引起的读电流i5流动，而对于数据"0"单元，没有读电流i5 流动(感测容限)。
因此,数据可以通过随后的感测放大应用例如电流感测》文大器或电压感测》文大 器而识别。
此外，数据"1"和数据"0"在读操作期间可以分别通过BJT操作和耦合效应
在图8中示出的示例性实施例中，用于位线BLl j、源招i戈SLl j和字线 WLI ~j之间刷新##的控制信号的顺序_^^上与图5示出的读才斜乍的相同，除了 行控制单元52选择至少两个字线WLi并且提供字线刷新电压到该至少两个字线 WLi。字线刷新电压可以等于字线读电压，读电流i5可以与刷新电流i6相同。此外， 用于图5的刷新操作的相同的解释可以用于图8的刷新操作。
图9示出了图7的存储器装置的一个单操作时序图。图9示出了写才剁乍(写 数据"1"和数据"O，，)、读4^(乍和刷新操作的示例性时序图。在以下所述的示例性 实施例中，刷新操怍可以是块刷杀射剩乍或部分刷新操作。
如图9所示，写梯作和卖操怍只对连接到位线BL1、 SL1和WL1的存储器单 元MC1进行，连接到SL1和WL1的所有^f也MCl单元处于禁止状态。除了用于才刻乍禾喊操作的禁止状态^卜，图9的描迷与图8的相同。
如上所述，图8和图9之间的区别在于图9中只有单个单it^皮写入或读取， 而不是整个行。因此，在图9中，该行的没有被写入或读取的其余的单元被禁止。 在示例性实施例中，通过分别;^。位线写禁止电压或位线读禁止电压到位线BL2 j 上，该行的其余的单元被禁止写入或读取。
对于写操作，在T1和T2期间，位线写禁止电压例如1伏4朽皮^i口到位线BL2 j。 因此，Vds是l伏特，如图3所示，BJT^fN皮阻止，没有电流流动。
类似地，对于读操作，在T4期间，位线读禁止电压例如1伏4杇皮施加到位线 BL2 j。因此，Vds是l伏特，如图3所示，BJT^i乍被阻止，没有电流流动。
如图9所示，关于刷新操怍，该刷新操作与图8的相同。
图9的时序图使以下清楚，即^f诸器单元阵列的随机访问才剁乍是可以的。
如图8和图9所示，尽管对于字线WLi示出了三级电压(例如0伏特的字线写 电压、-1伏特的字线刷新电压和字线读电压以及-2伏特的字线保持电压)，但是两 级电压(例如如图5所示的0伏特的字线写电压以及用于字线WLi的-1伏特的字 线保持电压、字线读电压和字线刷新电压)也可以^皮使用。
图IO示出根据示例性实施例的务賭器装置。图10示出一种^^诸器装置，其包 括多个^H诸器块BK1、 BK2、 BKn以及行控制单元和列控制单元。在示例性实施例 中，每个^j诸器单元与图4和7中示出的^f诸器单it^目同或相似。此外，如图10 所示，感测放大器SAl-SAn可以在务賭器块之间提供。在示例性实施例中，感测 放大器SAl-SAn可以是电压感测放大器或电流感测放大器。
图10还示出了开》文位线结构，然而，图10的教导也可以被应用到折叠(folded) 位线体系结构。
在图10中示出的示例性实施例中，^i诸器单元阵列包括多个务賭器单元块例 如图4和图7中示出的多个^f诸器单元块并且可以从至少一个所选定务賭器单元块 读数据或向其写^:据。在示例性实施例中，行控制单元52，，可以通过响应写指令 WR、读指令RD和/或地址指令ADD ^it择至少一个务賭器块以及所选的存储器 块内的源才W戈SLi和字线WLi并且分别提供足够的电压以分别选择合适的SL和 WL。
此外，行控制单元52"可以选择至少一个#^诸器块并且纟是供刷新电压到所选定 的务賭器块中的至少两个源核哉SLi以响应于刷新信号REF。更进一步，当行控制 单元52"提供刷新电压向到所选定存储器块中的所有源极线SLi提供刷新电压时， 它可以进行块刷新。此外，存储器装置的所有存储器块可以通过提供刷新电压到每 个^f诸器块的所有源^J戈SLi而一^'J新。
在示例性实施例中，列控制单元54"根据由一个##怍或一个单>^喿怍决定的 数据信息来控制位线电压电平。此外，列控制单元54，，可以通过^4供特定电压到至 少一个位线BL来控制刷新操怍。如果该特定的电压被^口到所有的位线BLi,存 储器单元阵列中所有的^孩器单7t^阿以被刷新。该特定的电压可以与提供到源极 线的刷新电压相同。
在图10中示出的示例性实施例中，每个感测放大块SAl-n可以在写^^f乍期间 提供数据信息到相应的位线以及感测和放大^f诸器单元的数据。对于一个行操作， 可以与感测放大器SAn数量一样多。对于随机访问才剁乍，可以小于感测放大器SAn
的数量。
装置的BJT操作。尽管图1A和IB的存储器单元结构可以被用于如图4、图7和图 10所述的存储器装置，在下文中将描述根据示例性实施例的图4、图7和图10的 务賭器装置的其他的新^f诸器单元结构。为了简单M,以下附图中^—诸器单元的 相同的部件将具有相同的附图标记。
如图11A-llB示出了根据示例性实施例的^f诸器单元结构。如所示出的，源极 线可以连接到集电极C/漏极D，位线可以连接到发射极E/源极S。在示例性实施例 中，石M中的第一节点14和第二节点16可以是N掺杂的(Ndoped)。在示例性实 施例中，发射极E/源极S可以比集电极C/漏极D更重掺杂(例如N+ )。在示例性 实施例中，浮体区域18可以是P掺杂的。在示例性实施例中，如图11A所示，在 栅极、发射极E/源极S和/或集电极C/漏极D之间没有交迭。如图11A所示，只要 发射极E/源极S和/或集电极C/漏极D之间没有交迭，浮体区域18和发射极E/源 极S和/或集电极C/漏极D之间的边界的轮廓可以具有任意形状。
如图3所示，感测容P艮可以通过数据"1"单元和数据"0"单元之间Vds的差 异来确定。为了增大感测容限，栅极和浮体之间的栅极G的电斜目对于漏极电容 CD或源极电容Cs应该被减'J 、。
因此，栅极与源极和/或漏极之间没有交迭。因为栅极G、发射极E/源极S和 集电极C/漏极D之间的大的空间，非交迭的^^诸器单元结构可以具有比图1A的存 储器单元结构较小的能带斜率(energy band slope)。因此，与图1A的存储器单元 结构相比，最大电场(E-field)可以被减小和/或复^i4率也可以被减小。由于这些
挣性。' 、 '、、j 。"^ *' 、日5' ';-
此外，可使数据"0"退化的4ii丈漏极泄漏(gate induced drainage leakage, GIDL) 现象可以被减少，因为栅极和漏极之间的电容Cgd变得较d 、。
此外，栅极的被减少的电容Cg可以通过使绝缘层20变薄而被SM尝以确i斜册极 和浮体18之间的电容。在示例性实施例中，栅极长度L2小于浮体长度L1。该参 凄t可以4是高可扩^i生。
虽然在图11A中未示出，但是栅极可以只与第一节点14和第二节点16之一交 迭。例如，栅才iLK与第一节点14和第二节点16中在双极结才剁乍期间接收较高^口 电压的一个交迭。
感测容卩 决于数据'T，单元和数据"0"单元之间的浮体中所存储的电荷差。 因为数据"1"单元比数据"0"单元具有更多的电荷，由jtblt据T，单元的主体 电势高于数据"0"单元的主体电势，对于数提"1"单元，BJT操作发生得比数据 "0"单元快。这可以由图3示出，图3中对于所有的Vg，数据'T，单4数据"0" 单元的左侧。
因此，对于数据T'单元，如果更多的电荷在写操作期间存储在浮体中，将 能实现辰好的感测容限。
更进一步，基才及与集电极之间的电子的逃逸(runaway )或平均自由程(mean free path)可以比图1A的长。因此，用于雪崩产生的碰撞电离更容易地发生。因此， 对于数据"1"单元，更多的电荷可以存储在浮体中。在示例性实施例中，发射极 E/源极S的杂质浓度大于集电极C/漏极D的杂质浓度。itM卜，如示例性实施例所述， 由于负保持字线电压，由BJT4^(乍所积累的空穴可以被4橫在栅极G附近。如图 11A所示，如果栅极G附近的浮体区域18比浮体区域18的至少一个其它的部分宽， 那么保持时间可以被改善。
图11B示出了根据示例性实施例的纵向^f诸器单元结构。如图IIB所示，纵向 无电容器的存储器单元可以包括衬底IO、第一节点14、浮体区域18以及垂直堆叠 在衬底10上的第二节点16。浮体区域18是电浮动的。如图IIB所示，浮体区域 18可以具有浮体长度L1。
栅才M色缘层20和栅极22可以环绕浮体18。例如，栅才^i&彖层20和栅极22可 以接触浮体18的两个或更多侧的^卩或部分。如果纵向无电容器的^f诸器单元是 NMOS晶体管，那么第一节点14和第二节点16可以是第一导电类型例如N导电 类型，浮体区域18可以是第二导电类型例如P导电类型。jHi^卜，纵向电容器结构 具有SOI衬底或如图11B所示的常规的徊于底。
如所示出的，源极线可以被连接到集电极C/漏极D，位线可以被连接到发射极
E/源极S。在示例性实施例中，如图IIB所示，栅极电极与发射极E/源极S和/或集
电极C/漏极D之间没有交迭。关于图11A的上述其它的特征也可以存在于图11B 的纵向结构中。
图12A和12B示出了根据示例性实施例的单元结构。如图12A-12B所示，为 了提高倍增和雪崩产生，緩冲区域24在浮体与集电极/漏极之间形成。在示例性实 施例中，緩沖区域24没有在浮体与发射fe/源极之间提供。在示例性实施例中，緩 沖区域24的杂质浓度可以比集电才l/漏极和/或浮体的小。在示例性实施例中，本征 半导体可以被用作緩冲区域24。在示例性实施例中，緩沖区域24可以是N-、 N或 P-中的一种。在示例性实施例中，緩冲区域24具有与最近的节点16同样的高度。 在示例性实施例中，缓冲区域24覆盖最近的节点16的整个边界。在示例性实施例 中，缓沖区域24接触绝缘层12。
在示例性实施例中，緩冲区域24使电子/A^极到集电才l/漏极的平均自由禾試 逃逸增大。通过增大逃i4^斜呈(runawaypath),雪崩产生的碰撞电离可以被提高。 因此，更多的电荷可以被^f诸在数提'T，单元中。
在示例性实施例中，发射^l/源极的杂质浓度比集电^/漏极的高。在示例性实 施例中，如果缓沖区域24是N-，那么L2可以大于L1，但是如果緩冲区域24是 P-，那么L2可以小于L1。
如图12B所示，在不增加用于緩冲区域的布局面积的情况下，纵向单元结构也 可以被实现，因为如图12B所示，緩冲区域24在纵向方向延伸。
图12B示出了根据示例性实施例的纵向^f诸器单元结构。如图12B所示，纵向 无电容器的存储器单元可以包括衬底IO、第一节点14、浮体区域18、緩冲区域24 以及垂直堆叠在衬底10上的第二节点16。浮体区域18是电浮动的。如图12B所 示，浮体区域18可以具有浮体长度L1。
栅才M色缘层20和栅极22可以环绕浮体18。例如，栅才ili色缘层20和栅极22可 以接触浮体18的两个或更多侧的4r^或部分。如果纵向无电容器的^f诸器单元是 NMOS晶体管，那么第一节点14和第二节点16可以是第一导电类型例如N导电 类型，浮体区域18可以是第二导电类型例如P导电类型。jH^卜，纵向电容器结构 可以具有SOI衬底或如图12B所示的常规的刷于底。
如所示出的，为了提高倍增和雪崩产生，緩沖区域24可以在浮体与集电4A/漏 极之间形成。在示例性实施例中，緩沖区域24没有在浮体与发射fe/源极之间提供。 在示例性实施例中，缓沖区域24的杂质浓度可以小于集电极/漏极和/或浮体的杂质 浓度。在示例性实施例中，本征半^^可以用作緩沖区域24。在示例性实施例中，
緩沖区域24可以是N-、 N或P-中的一种。在示例性实施例中，緩沖区域24具有 与最近的节点16同样的高度。在示例性实施例中，緩沖区域24^JJ:近的节点16 的整个边界。在示例性实施例中，緩冲区域24接触全^彖层12。
如图12A和12B所示，在浮体区域18、发射极E/源极S、集电极C/漏才及D和 /或缓冲区域24之间的边界的轮廓可以具有任意形状。
关于图12A的上述^^也的特征也可以存在于图12B的纵向结构中。 在示例性实施例中，纵向结构可以具有如图12B所示的SOI衬底或常#￡#底。 图13A-13B示出了根据示例性实施例的^f诸器单元结构。如所示出的，图13A 和13B示出了在图11和图12A-12B中示出的特征的组合。在图13A-13B中示出的 示例性实施例中，即使当緩冲区域24是N-时，L1也大于L2。如以上所述，关于 图11A-11B,图13A-13B中示出的示例性实施例可以减少GIDL和/或增大平均自由 程。
如所示出的，源极线可以被连接到集电极C/漏极D,位线可以被连接到发射极 E/源极S。在示例性实施例中，如图13A所示，栅极电极与发射极E/集电极C之间 没有交迭。如图3所示，感测容限可以通过数椐'T，单元与数据"0"单元之间
Vds差值来确定。为了增大感测容限，栅极电容Q;相对于漏极电容CD或源极电容
Cs应该被减小。
因此，栅极与源极或漏极之间没有交迭。此外，可使数据"0"退4匕的4 漏 极泄漏(GIDL)现象可以被减小，因为IEtit栅极和漏极的电容Cgd变得较小。
此外，栅极的被减少的电容Cg可以通过使绝缘层20变薄而被^卜偿以确i斜册极 与主体之间的耦合电容。在示例性实施例中，栅极长度L2小于浮体长度L1。该参
数可以提高可扩展性。
感测容卩 决于数据T，单元和数据"0"单元之间浮体中所存储的电荷差。 因为数据"1"单元具有与数据"0"单元更多的电荷，因而数据"1"的主体电势 比数据"0"单元的高，对于数据'T，单元，BJN^f乍发生得比数據"0"单元更快。 这可以由图3示出，其中数据'T，单it^数悟"0"单元的左侧。
因此，如果在写操作期间，更多的电荷可以^f诸在数据'T，单元的浮体中， 那么将能实现较好的感测容限。
更进一步，衬底和集电极之间的电子的逃逸或平均自由程可以比图1A的长。 因此，用于雪崩产生的石並撞电离更快itt生。因而，更多的电荷可以被^f诸在数据 T，单元中。在示例性实施例中，发射fe/源极的杂质浓度可以大于集电fe/漏极的 杂质浓度。 如图13A-13B所示，为了提高倍增和雪崩产生，緩冲区域24可以在浮体与集 电才l/漏极之间形成。在示例性实施例中，緩沖区域24不在浮体与发射^l/源极之间 提供。在示例性实施例中，緩冲区域24的杂质浓度可以小于集电极/漏极和/或浮体 的杂质浓度。在示例性实施例中，本征半导体可以用作緩冲区域24。在示例性实施 例中，緩冲区域24可以是N-、 N或P-中的一种。在示例性实施例中，緩冲区域24 具有与最近的节点16同样的高度。在示例性实施例中，緩冲区域24^A最近的节 点16的整个边界。在示例性实施例中，緩冲区域24接触绝缘层12。在示例性实施例中，緩冲区域24使电子/Ai^及到集电极/漏极的平均自由程或 逃逸增大。通过增大逃逸，雪崩产生的碰撞电离可以净皮4是高。因此，更多的电荷可 以^f诸在数据"1"单元中。在示例性实施例中，发射才l/源极的杂质浓度可以比集电fe/漏极的杂质浓度高。如图13B所示，在不增加用于緩冲区域24的布局面积的情况下，纵向单元结 构也可以被实现，因为如图13B所示，緩沖区域24在纵向方向延伸。如图13A和13B所示，在浮体区域18、 ；^射极E/源极S、集电极C/漏极D和 /或緩冲区域24之间的边界的轮廓可以具有任意形状。在示例性实施例中，纵向结构可以具有SOI衬底或如图13B所示的常规的衬底。图14A-14B示出了根据示例性实施例的^J诸器单元结构。如图14A-14B所示， 提供辅助体区域26以增力WA^射极到浮体18的电子注/^丈率。在示例性实施例中， 辅助体区域26的杂质浓度小于浮体区域18的杂质浓度。在示例性实施例中，浮体 区域18比辅助体区域26长。在示例性实施例中，辅助体区域26接触发射极E/源 极S。在示例性实施例中，辅助体区域26帮助更多的电子注入到浮体区域18并JLJiJ iii4 l/集电极区域，所以更有效的BJT操怍可以发生。在示例性实施例中，发射 极的杂质浓度比集电极和/或基极的杂质浓度高。如图14B所示，在不增加辅助体区域26的布局面积的情况下，纵向单元结构 也可以被实施。因为如图14B所示，辅助体区域26在纵向方向延伸。如图14A-14B所示，浮体区域18、发射极E/源极S、集电极C/漏极D和/或辅 助体区域26之间的边界的轮廓可以是任意形状。在示例性实施例中，纵向结构可以具有SOI衬底或如图14B所示的常规的衬底。图15A-15C示出了图11-14B的特征组合的^f也的示例。如所示出的，图15A 示出了图11A和14A示出的特征的组合。JW^地，图15A示出了栅极22和浮体区 域18，其中L1>L2并且辅助体区域26被提供以增大电子/A^射极E/源极S的注入 效率。如所示出的，源极线可以被连接到集电极C/漏极D,位线可以被连接到发射极E/源极S。在示例性实施例中，如图11A所示，棚极22与发射极E/源极S和/或集 电极C/漏极D之间没有交迭。如图3所示，感测容限可以通过数据"1"单元和数 据"0"单元之间Vds的差值来确定。为了增大感测容限，相对于集电极C/漏极D 的电容(例如，漏极的CD)或发射极E/源极S的电容(例如，源极的Cs),栅极的电容Q;应该^皮减小。因而，栅极22与发射极E/源极S和/或集电极C/漏极D之间没有交迭。jtl^卜， 可使数据"0"退化的4鹏丈漏极泄漏(GIDL)现象可以被减少，因为跨过栅极22 和漏极的电容Cgd变得较'J 、。ith^卜，栅极的被减少的电容Cg可以通过使绝缘层20变薄而祐3hj尝以确^4册极 22与浮体区域18之间的耦合电容。在示例性实施例中，栅极长度L2小于浮体长度 Ll。该^l史可以提高可扩^^生。感测容限可以取决于数据"1"单元和数据"0"单&间的浮体中所^[诸的电 荷差。因为数据T，单元具有与数据"0"单元更多的电荷，因而数据T，的主 体电势比数据"0"单元的高，对于数据"l"单元，BJT梯作;^得比数据"0"单元中的更快。这可以由图3示出，其中数据"r单^数椐"o"单元的左侧。因此，如果在写操作期间更多的电荷可以存储在数据'T，单元的浮体中，将 能实现較好的感测容限。更进一步，基极B和集电极C/漏极D之间电子的逃逸或平均自由程可以比图 1A的长。因此，用于雪崩产生的碰撞电离更决;4^生。因而，更多的电荷可以被 ^f诺在数據'T，单元中。在示例性实施例中，发射才及E/源极S的杂质浓度可以大 于集电4及C/漏极D的杂质浓度。在示例性实施例中，辅助体区域26的杂质浓度可以小于浮体区域18的杂质浓 度。在示例性实施例中，浮体区域18比辅助体区域26长。在示例性实施例中，辅 助体区域26接触发射极E/源极S。在示例性实施例中，辅助体区域26帮助更多的电子注入到浮体区域18并iU寸 ii&极B/集电极C/漏极D区域，所以更有效的BJT操作可以发生。在示例性实施 例中，发射极E/源极S的杂质浓度比集电极C/漏极D和/或基极B的杂质浓度高。在不增加辅助体区域26的布局面积的情况下，纵向单元结构也可以被实施。 因为如图14B所示，辅助体区域26在纵向方向延伸。在示例性实施例中，纵向结构也可以具有图15A的特征。在示例性实施例中，
纵向结构可以具有如图15A所示的SOI衬底或者常规的衬底。图15B示出了图12A和14A示出的特征的组合。如图15B所示，为了提高倍 增和雪崩产生，緩冲区域24可以在浮体区域18与集电极C/漏4及D之间形成。在 示例性实施例中，缓沖区域24没有在浮体区域18与发射极E/漏极S之间提供。在 示例性实施例中，缓冲区域24的杂质浓度可以小于集电极C/漏极D和/或浮体区域 18的杂质浓度。在示例性实施例中，本征半导体可以用作緩冲区域24。在示例性 实施例中，緩冲区域24可以是N-、 N或P-中的一种。在示例性实施例中，緩沖区 域24具有与最近的节点16同样的高度。在示例性实施例中，緩沖区域24;t^最 近的节点16的整个边界。在示例性实施例中，缓冲区域24接触绝缘层12。在示例性实施例中，緩冲区域24增大了电子从基极B到集电极C/漏极D的平 均自由程或逃iS^4呈。通过增大逃i^各程，用于雪崩产生的石並撞电离可以纟皮提高。 因而，更多的电荷可以##在数据"1"单元中。在示例性实施例中，发射极E/源极S的杂质浓度可以大于集电极C/漏极D的 杂质浓度。在示例性实施例中，如果緩沖区域24是N-,那么L2可以大于L1，相 反如^li冲区域24是P-，那么L2可以小于L1。率。在示例性实施例中，辅助体区域26的杂质浓度可以小于浮体区域18的杂质浓 度。在示例性实施例中，浮体区域18可以比辅助体区域26长。在示例性实施例中， 辅助体区域26接触发射极E/源极S。在示例性实施例中，辅助体区域26帮助更多的电子注入到浮体区域18并WJ ii^极B/集电极/漏极C/D区域，所以更有效的BJT操怍可以发生。在示例性实施 例中，发射极E/源极S的杂质浓度比集电极C/漏极D和/或^i^及B的杂质浓度高。在不增加用于緩冲区域24和辅助体区域26的布局面积的情况下，纵向单元结 构也可以被实施。因为如图13B和14B所示，緩冲区域24和辅助体区域26在纵向 方向^4伸。在示例性实施例中，纵向结构也可以具有图15B的特征。在示例性实施例中， 纵向结构可以具有如图15B所示的SOI衬底或者常规的衬底。图15C示出了图11A、 12A和14A中示出的特征的组合。如图15C所示，源 极线可以连接到集电极C/漏极D,位线可以连接到发射极E/源极S。在示例性实施 例中，如图11A所示，栅极22与发射极E/源极S和/或集电极C/漏极D之间没有 交迭。如图3所示，感测容限可以通过数据"1"单元和数据"0"单&间Vds的 差值来确定。为了增大感测容限，栅极电容Cc相对于漏极电容CD或源极电容Cs
应该被减小。因而，栅极22与发射极E/源极S和/或集电极C/漏极D之间没有交迭。jth^卜， 可使数悟"0"退化的栅致漏极泄漏(GIDL)现象可以净皮减小，因为跨过栅极和漏 极的电容Cgd变得较小。此外，栅极的被减少的电容Cg可以通过使绝缘层20较薄而被^M尝以确^斜册极 22和浮体区域18之间的耦合电容。在示例性实施例中，栅极长度L2小于浮体长度 Ll。该^lt可以^是高可扩^^生。感测容限可以i^夬于数据"1"单元和数据"0"单&间浮体中所^[诸的电荷 差。因为数据T，单元具有与数据"O，，单元更多的电荷，因而数据"1"的主体电势 比数据"0"单元的高，对于数据'T，单元，BJN封乍发生得比数据"0"单元更快。 这可以由图3示出，其中数据"1"单it^数据"0"单元的左侧。因此，如^写才刻t期间，更多的电荷可以^f诸在数据'T，单元的浮体中， 那么将能实现较好的感测容限。更进一步，基极和集电极之间的电子的逃iUl平均自由程可以比图1A的长。 因此，用于雪崩产生的碰撞电离可以更决地发生。因而，更多的电荷可以被^f诸在 数据'T，单元中。在示例性实施例中，发射极E/源极S的杂质浓度可以大于集电 极C/漏极D的杂质浓度。如图15C所示，为了提高倍增和雪崩产生，緩沖区域24在浮体区域18与集电 极C/漏极D之间形成。在示例性实施例中，緩冲区域24没有在浮体区域18与发 射极E/漏极S之间提供。在示例性实施例中，緩沖区域24的杂质浓度可以小于集 电极C/漏极D和/或浮体区域18的杂质浓度。在示例性实施例中，本征半*可以 用作缓沖区域24。在示例性实施例中，緩沖区域24可以是N-、 N或P-中的一种。 在示例性实施例中，缓沖区域24具有与最近的节点16同样的高度。在示例性实施 例中，緩沖区域24;tA与其最近的节点16的整个边界。在示例性实施例中，緩冲 区域24接触绝缘层12。在示例性实施例中，缓沖区域24增大了电子/A&极B到集电极C/漏极D的平 均自由程或逃逸路程。通过增大逃i^斜呈，用于雪崩产生的碰撞电离可以被提高。 因而，更多的电荷可以##在数据"1"单元中。在示例性实施例中，发射极E/源极S的杂质浓度可以大于集电极C/漏极D的 杂质浓度。如图15C所示，辅助体区域26可以被提供以增大/A^射极E/源极S的电子注 T^文率。在示例性实施例中，辅助体区域26的杂质浓度可以小于浮体区域18的杂
质浓度。在示例性实施例中，浮体区域18比辅助体区域26长。在示例性实施例中，辅助体区域26接触发射极E/源极S。在示例性实施例中，辅助体区域26帮助更多的电子注入到浮体区域18并iU'j iii^ l/集电极C/漏极D (base / collector/drain C/D)区域，因而更有效的BJT 4剁乍 可以发生。在示例性实施例中，发射极E/源极S的杂质浓度比集电极C/漏极D和/ 或基极B的杂质浓度高。在不增加用于緩冲区域24和辅助体区域26的布局面积的情况下，纵向单元结 构也可以被实施。因为如图13B和14B所示，緩冲区域24和辅助体区域26在纵向 方向延伸。如图IIA和14B所示，任何区域之间的边界的轮廓可以具有任意的形状。 在示例性实施例中，纵向结构也可以具有图15C的特征。在示例性实施例中， 纵向结构可以具有如图15C所示的SOI衬底或者常规的衬底。图16A示出了根据示例性实施例的存储器单元结构的平面图。如图16A所示， ^i诸器单元结构可以包括第一节点14 (例如，发射极E/源极S)、第二节点16(例 如，集电极C/漏极D)、浮体区域18、字线21、延伸体区域27、第一接触30、第 ^!妄触32、源招i戋34和/或位线36。在示例性实施例中，延伸体区域27可以在字施例中，延伸体区域27可以提高无电容器的存储器的电荷保持能力。图16B示出了图16A的H，方向的横截面图，如图16B所示，^f诸器单元结构 可以具有衬底10、绝缘层12、第一节点14 (例如发射极E/源极S)、第二节点16 (例如，集电极C/漏极D)以Ai孚体区域18。 ##器单组可以包括与第一节点14 和第二节点16相邻的隔离层44。 ^^诸器单^可以包括第一接触30和源相i《34、 第_^^妾触48和位线36、包括栅43i色缘层20和栅极层22的棚极21以;SJ色缘层42 和46。如图16B所示，L1>L2。延伸体区域27在图16B中是不可见的。图16C示出了沿图16A示出的n-n'方向的一黄截面图。图16C示出了一于底10、 绝缘层12、浮体区域18、延伸体区域27、隔离层44 、栅极21、绝皇彖层42和46 以及位线36。延伸体区域27在图16C中示出为浮体区域18的延伸。应当注意，图16A-16C的延伸体区域27可以与上面图11-15C中所述的任意或 所有特征共同舰此外，如图17所示，空穴储存器(holereservoir) 140可以在浮体区域18下面 形成。空穴储存器140可以^皮掩i^绝缘层12中。空穴储存器140可以包括半导 体材料或金属材料，它们具有比Si更高的价带。例如，空穴储存器140可以包括Ge、 Si-Ge、 Al-Sb和Ga-Gb中的任意一种。因为空穴储存器140的价带比Si的价 带高，空穴可以更容易地在空穴储存器140中积累。空穴储存器140可以与发射极 E/源极S和集电极C/漏极D分离，因而通过减少结泄漏电流，数净别呆持特性可以被 改善。因此，根据示例性实施例的无电容器的#^诸器可以具有改善的数寺^##特性。 关于空穴储存器的其他的细节可以在于2007年12月27日申请的美国专利申请第 12/005399号、名为 "CAPACITOR—LESS DRAM AND METHODS OF MANUFACTURING THE SAME"中找到，其4^卩内容结合于此作为参考。此外，基于^5圭衬底的常规CMOS技tt栅极沟道长度小于大约40nm时表现 出致命的短沟ii3^丈应。由于常规MOS器件的限制，有效的研究已经在FinFET器件 的领域中开展。图18示出了根据示例性实施例的##器单元结构。图18中示出的FinFET存 储器单it^衬底10上的绝缘层12上制作。FinFET存储器单元包括绝缘层12上的 硅图案，该硅图案具有第一节点14、第二节点16和/或浮体区域18。 FinFET 器单itii包括栅才A^^彖层20和栅极22。栅极22环绕浮体18。例如，栅^i色缘层 20和栅极22可以接触浮体18的两侧或多侧的所有或部分。如图18所示，栅4M色 缘层20和栅极22接触浮体18的三侧的一部分。在示例性实施例中，如图18所示，栅极22与第一节点14或第二节点16之间 没有交迭。也#&,如图IIA所示，栅极长度小于浮体长度。然而，在可选的实施 例中，栅极22可以与第一节点14和第二节点16之一或两者交迭。同样地，以上在示例性实施例中所述的緩冲区域24和/或辅助体区域26可以与 图18的FinFET务賭器装置共同使用。图19示出了根据示例性实施例的^i者器单元结构。图19中示出的^f渚器单元 结构具有与图18的相同的结构，除了它可以包4《孚体区域18 JiiMy册极结构20 和22下的延伸体区域27 "卜。栅才^J吉构20和22环绕浮体区域和延伸体区域27。 用作额外的电荷^^诸区域27的延伸体区域27可以提高存储器装置的电荷保持能 力。在示例性实施例中，如图18所示，存储器装置还包括第一节点14和第二节点 16之一与浮体区域之间的缓沖区域24和/或辅助体区域26。尽管示例性实施例已经在上面描述，但这些实施例可以以各种方式扩充或修 改。以上结合图11A-19所述的^^可变化和/或替换也可以应用到图1A-10中示出的 示例性实施例。更一般地，本说明书公开了具有许多不同特征的许多示例性实施例。 这些特征的每个可以以任意组^f^)。图20示出了根据示例性实施例的存储器系统。如图20所示，存储器系统可以
包括存储器控制器1800和无电容器的存储器装置1802。在示例性实施例中，无电 容器的存储器装置1802可以是以上在图4、 7和10中所述的务賭器的任意一种。 此外，肩—诸器控制器1800可以被包括在进行其他特定功能的^电路例如CPU或 图形控制器中。如图20所示，^f诸器控制器1800提供指令CMD和iW止ADDR到^^诸器装置 1802, ^f渚器控制器1800和^f诸器装置1802双向交换DATA。^^诸器控制器1800可以包括寄存器211 ，务賭器装置1802可以包括寄存器221 。 寄存器211、 221的每个可以^ft指示^f渚器装置1802以块刷新模i(^是以部分刷 新模式^^的信息。此外，如果^^诸器装置1802被确定以部分刷新模式，寄存器 211、 221的每个可以^H诸部分刷新模式中一次激活的源核哉或位线的数量。如图21所示，在示例性实施例中，无电容器的存储器装置1802可以是^^诸器 模块1804，其包括多个无电容器的存储器装置1802 (例如x务賭器装置180;其 中x是大于等于1的整数)以增大^^诸器容量。在示例性实施例中，肩—诸器模块1804可以包舍寄存器231例如EEPROM， 其^f渚CL (CAS等待时间)、tRCD (RAS到CAS的5^迟时间)；指示器，其表示 部分刷模式或块刷新模式和/或在部分刷新模式中一次被刷新的位线的数量。在示例性实施例中，存储器控制器1800可以/A^[诸器才狭寄存器231中读取 所^^诸的值，在^^器系统启动^向^^诸器控制器寄存器211写入信息，然后使 用才莫式寄存器设置(MRS)指令H个或多个值写入到H^诸器機夹1804的每个相 应的务賭器装置180&的寄存器221x。例如，存、诸器控制器1800可以提供MRS指 令以确定块刷新模式和部分刷新模式之一，然后提供用于刷新操作的刷新指令。当确^^部分刷新时，MRS指令可以包括^f诸器装置1802x中有多少源极线(或 位线)徊'W射剁乍中将被一次激活。^f诸器控制器1800中的寄存器211和^f诸器装置1802x中的寄存器221x可以 被修改，并且被设置为当务賭器系统初^。电或复位时所出生的初始化序列的一部 分。图22A示出了用于常M^J诸器系统的常规时序图。如图22A所示，根据时钟 信号CLK,常规^4^诸器控制器可以提供激活指令ACT连同行i4iihR-ADDlH以 才艮据4亍地址激活指定的字线。在时间延迟tRCD之后，存储诸器控制器可以发布写指 令WR、列地址C-ADDR，并提供将被写入的数据WD到由行;4i止R-ADDR和列 地址C-ADDR指定的^^者器单元。对于与根据行;4iib^敫活的字线相连的存储器 单元的读操作，常M^(诸器控制器发布读指令RE连同列地址C-ADDR,然后数据从^^诸器装置中读取RD。如果读指令RE不是对于相同的行;h^止，那么^H诸器控制器必须为读指令发布另 一;敫活指令ACT。图22B示出了根据图20或图21的^f渚器系统的时序图。如图22B所示，^f诸 器控制器不必发布字线激活指令ACT。相反，如以上示例性实施例所述，##器控 制器可以输出具有写指令WR以及地址ADDR，并将数据WD写入到无电容器的 存储器装置中的无电容器的存储器单元，该地址ADDR包括指定哪个字线一必敫活 的行地址以Ai^f^接到一&敫活的字线的无电容器的存储器单元的列地扯。此外，如果没有^^可先前的字线激活指令ACT, ^^诸器控制器输出读指令RE 以及包括行地址和列地址的地址ADDR。因而，根据示例性实施例的存储器系统没 有像传乡^j诸器装置一样的tRCD延迟，从而可以比常*￡#^诸器系统实^4交高的操 作系统。此外，根据示例性实施例的^f诸器控制器可以更简单地实施，因为务賭器 控制器同时输出行地址和列^kiit。在常规的##器控制器中，需要单独的控制电路 以專俞出4亍;也址和列^ii。如图22B所示，在示例性实施例中，^^诸器控制器可以发布用于选#^刷新模 式和部分刷新模式之一的MRS指令，如果部分刷新模式被选择，那么MRS指令可 以包括对于部分刷新操作多少个源极线SL或位线BL可以被同时激活。在MRS指 令之后，存储器控制器可以然后发布刷新指令REF。以上结合图20-22B所述的任意变化和/或替换也可以应用到图1A-10或 11A-19中示出的示例性实施例。更4殳地，本说明书公开了具有许多不同特征的多 个示例性实施例。这些特征的每个可以以任意组^f吏用。示例性实施例由》bf皮描述，显然，其可以以许多方式改变。该变化不应祐i人为 背离示例性实施例，并JL^斤有这些修改都旨在包括在所附权利要求的范围内。
权利要求
1. 一种存储器装置，其包括存储器阵列，其包括多个存储器单元，每个所述存储器单元包括具有分别连接到至少一个位线、至少一个源极线和至少一个字线的第一节点、第二节点和栅极节点的浮体晶体管；以及控制单元，其通过选择所述至少一个源极线和所述至少一个位线之一，响应刷新指令进行刷新操作，其中如果第一数据存储在与所选定的线相连的存储器单元，则由双极结操作引起的第一电流流动。
2. 如权利要求1所述的存储器装置，其中如果第二数据##在与所选定的^^目 连的所述^^诸器单元，则由双极结才剩乍引起的电流不流动。
3. 如权利要求1所述的存储器装置，所述多个^f诸器单元的每个包括所述第一 节点和所述第二节点之间的浮体区域。
4. 如权利要求3所述的存储器装置，其中所述浮体区域具有浮体长度，栅极具 有栅极长度，其中所述栅极长度小于所逸孚体长度。
5. 如权利要求1所述的存储器装置，其中源极线的数量等于字线的数量。
6. 如权利要求5所述的务賭器装置，其中对于^o到所述至少一个字线的给定 电压， 口到所述至少一个源极线与所述至少一个位线的电压之间的差引起所述双 极结樹乍。
7. 如权利要求1所述的^j诸器装置，所述控制单元包括用于控制所述至少一个 源极线和所述至少一个字线的行控制单元和用于控制所述至少一个位线的列控制 单元。
8. 如权利要求1所述的存储器装置，其中源极线的数量小于字线的数量。
9. 如权利要求8所述的^f诸器装置，其中在位线方向J^目邻的^^诸器单元共享 所ii^少一个源极线之一，所述控制单^it过控制所i^少一个字线进行所^'J 新緣
10. —种存储器装置，其包括#^诸器阵列，其包括多个^^者器单元，每个所述4^诸器单元包拾'孚体晶体管， 所述浮体晶体管具有分别连接到至少一个位线、至少一个源极线和至少一个字线的 第一节点、第二节点和栅极节点；以及控制单元，其用于根据数据信息通过将位线写电压施加到所述至少一个位线、 然后将源极线写电压施加到所述至少一个源极线以;^将字线写电压施加到所述至少一个字线来进行写操作。
11. 如权利要求10所述的务賭器装置，其中所述源极线写电压大于所述位线写 电压和所述字线写电压。
12. 如权利要求ll所述的存储器装置，其中对于所述字线写电压，根据所述数据信息，所述源极线写电压和所述位线写电压之间的差引^^斤述双极结#^乍。
13. 如权利要求10所述的务賭器装置，所述控制单itii通过向所述至少一个字 线施加字线保持电压、然后向所述至少一个源核i^^口源极线保持电压以及向所述 至少一个位线施加位线保持电压进行所述写操作。
14. 如权利要求10所述的存储器装置，其中所述控制单itii通过向所述至少一 个字线只;^卩两个电压电平来进行所述写操作、读才剁乍和刷新操怍。
15. 如权利要求10所述的^^者器装置，其中源极线的数量等于字线的数量。
16. 如权利要求10所述的务賭器装置，其中源极线的数量小于字线的数量。
17. —种^^诸器单元结构，其包括绝缘体上硅结构，其包括衬底、绝缘体和硅层，所述石拔包括4参有杂质的第一 节点和第二节点、浮体区域以及在所述第一节点和所述第二节点之一与所逸孚^^ 间的緩沖区域，其中所述緩冲区域具有比邻近节点或所逸'孚体低的杂质浓度，其中 所述緩沖区域覆盖所述第一节点和所述第二节点之一的整个边界；以及所述》Ur上的栅^lM构。
18. 如权利要求17所述的^f诸器单元结构，其中所述緩沖区域具有与所述第一 节点和所述第二节点之一相同的高度。
19. 如权利要求17所述的^j诸器单元结构，其中所iili沖区域接触所必色缘体。
20. —种賴器单元结构，其包括绝缘体上石ii吉构，其包括衬底、绝缘体和石抜，所述石抜包括掺有杂质的第一 节点和第二节点、具有在其之间的浮体长度的浮体区域以及在所述第一节点和所述 第二节点之一与所i^'孚体之间的緩冲区域，其中所述緩沖区域具有比邻近节点或所 述浮体低的杂质浓度；以及在所述石圭层上，具有栅极长度的栅极结构，其中所逸'孚体长度大于所述栅极长度。
21. —种^f诸器单元结构，其包括绝缘体上石ii吉构，其包4舌^"底、绝缘体和石抜，所述石抜包括掺有杂质的发射 极/源极和集电极/漏极、浮体区域以及在所述发射极/源极和所述浮体之间的辅助体 区域，其中所述辅助体区域具有比所必孚体低的杂质浓度；以及所述硅层上的栅极结构。
22. 如权利要求21所述的存储器单元结构，其中所述辅助体区覆盖所述发射极/源极的全部。
23. 如权利要求21所述的存储器单元结构，其中所述浮体区域比所述辅助体区域长。
24. —种存储器单元结构，包括绝缘体上硅结构，其包括衬底、绝缘体和硅层，所述硅层包括掺有杂质的第一 节点和第二节点、浮体区域以及与所述浮体区域相邻的延伸体区域；以及所述硅层上的栅极结构。
25. 如权利要求24所述的存储器单元结构，其中所述延伸体区域在与所述第一 节点和所述第二节点以及所述浮体的方向相垂直的方向延伸。
26. 如权利要求24所述的存储器单元结构，其中所ii^伸体区域在所述栅极结 构下方沿一方向延伸。
27. —种存储器单元结构，包括 衬底上的绝缘层；所必绝缘层上的硅图案，其包括第一节点、第二节点和浮体区域；以及 环绕所述浮体区域的栅极，其中所述栅极的长度小于所述浮体区域的长度，其中对于施加到所述栅极的给 定电压，施加到所述第一节点和所述第二节点的电压之间的电压差S1起双极结操作。
28. 如权利要求27所述的存储器单元结构，还包括在所述浮体区域与所述第一节点和所述第二节点之一之间的緩冲区域，其中所 述緩冲区域具有比所述第一节点和所述第二节点之一的杂质浓度低的杂质浓度。
29. —种存储器单元结构，包括 衬底上的绝缘层；所必绝缘层上的硅图案，其包括第一节点、第二节点和浮体区域； 所述浮体区域的延伸体区域；以及 环绕所逸浮体区域和所述延伸体区域的栅才极结构。
30. 如权利要求29所述的存储器单元结构，其中所述栅极的长度小于所述浮体区域的长度。
31. 如权利要求29所述的务賭器单元结构，其还包括緩沖区域，其在所逸'孚体区域与所述第一节点和所述第二节点之一之间，其中 所述緩冲区域具有比所述第一节点和所述第二节点之一的杂质浓度低的杂质浓度。
32. —种用于控制包括多个无电容器的务賭器单元的^^诸器装置的刷新操怍的 方法，所述方法包括向所述存储器装置提供用于识别块刷新操作和部分刷新操作之一的模式寄存 器设置指令；以及提供用于所 '銜#^乍的刷新指令。
33. 如权利要求32所述的方法，当确^_所述部分刷新#^乍时，所述模式寄存 器设置指4^1识别在所^#財剁乍中##器装置中多少个源招哉和位^^敫活。
34. 如权利要求32所述的方法，还包括在没有^f可先前的布敫活指令的情况下，向所述#^诸器装置提供写指令；以及 向所述^^诸器装置提供写数據、第一行i4iih和第二列地址。
35. 如权利要求34所述的方法，还包括在没有^^可先前的字线激活指令的情况下，向所述^f诸器装置提供读指令； 向所述务賭器装置提供第1于地址和第二列地址；以及 额,诸器装置接收读数据。
36. —种##器控制器，其包拾第一寄存器，其#^诸用于为存储器装置选#^刷新和部分刷新之一的模式寄存 器设置指令。
37. 如权利要求35所述的^#器控制器，还包括第二寄存器，其^^诸所述^^诸器装置中多少个至少一个源才ili戋和位线彬敫活的信息。
38. —种无电容器的务賭器装置，其包括第一寄存器，其^f诸用于选#^:刷新和部分刷新之一的刷新操怍的信息。
39. 如权利要求38所述的无电容器的存储器装置，还包括第二寄存器，其^f诸在所述部分刷新中多少个至少一个源极线和位线#必敫活的信息。
40. —种^^诸器单元结构，其包括绝缘体上硅结构，其包括衬底、绝缘体和硅层，所述石M包括第一节点和第二 节点、浮体区域；以及所逸'孚体区域上的栅极， 其中所述栅极的长度小于所逸'孚体区域的长度，其中对于^口到所述栅极的给定电压，施加到所述第一节点和所述第二节点的电压之间的差引起双;fei吉操作。
41. 如权利要求40所述的^[诸器单元结构，其中所述栅极不与所述第一节点和 所述第二节点交迭。
42. 如权利要求40所述的^储器单元结构，其中所述栅极不与所述第一节点和 所述第二节点中的至少一个交迭。
43. 如权利要求42所述的存储器单元结构，其中所述第一节点和所述第二节点 之一接收用于所述^^及结操作的较高的;^口电压。
44. 一种賴器装置，其包括^j诸器阵列，其包括多个#^器单元，每个所述##器单元包括具有分别连接 到至少一个位线、至少一个源极线和至少一个字线的第一节点、第二节点和栅极的 浮体晶体管；以及控制单元，其通过选择所述至少一个源核哉之一并通过不选#1封可所述至少一 个字线进行读操作，其中如果第 一数据^^诸在与所选定的源极线相连的存储器单 元，则由双极结才剁乍引起的第一电流流动。
45. 如权利要求44所述的务賭器装置，其中如果第二数据被^4^诸在与所选定的 源极线相连的^f诸器单元，则由双^i封剁乍引起的第二电流不流动。
46. 如权利要求44所述的存储器装置，其中所述控制单元向所述至少一个源极 线的所选定的一个 口源极线写电压并向所述至少一个字线^>字线^#电压。
47. 如权利要求46所述的^f诸器装置，其中所述控制单it^ititi^定所述至少 一个源招i戈之一、所述至少一个字线之一和所述至少一个位线之一进行写操怍。
48. 如权利要求47所述的^f诸器装置，其中对于所述写冲剁乍，所述控制单元将 源极线写电压^口到所述至少一个源极线中选定的一个并且将字线写电压 口到 所述至少一个字线中选定的一个。
49. 如权利要求48所述的存储器装置，其中所述源^i戋读电压等于所述源极线 写电压。
50. 如权利要求47所述的存储器装置，其中所述控制单^ititi^择至少两个 所述源招哉并且不选^f^f可所述至少一个字线进行刷新操怍。
51. 如权利要求50所述的存储器装置，其中对于所i^'J新操怍，所述控制单元 向选定的至少两个所述源极线施力口源极线刷新电压并且向所述至少一个字线施加 所述字线/f呆持电压。
52. 如权利要求51所述的存储器装置，其中所述源相哉读电压等于所述源45i戈 写电压和所述源极线刷新电压。
53. 如权利要求51所述的存储器装置，其中所述控制单iL^it过只施加所述字 线保持电压和所述字线写电压到所述至少一个字线来进行所述写搡怍、所述读#^乍 和所it^新纟^f乍。
54. 如权利要求44所述的存储器装置，还包括感测单元，用于感测所述第一电^^口所述第二电流，并且是电压感测放大器和 电《u^测;j文大器之一。
55. 如权利要求44所述的存储器装置，所述多个^f诸器单元的每个包括所述第 一节点和所述第二节点之间的浮体区域，其中所选'孚体区域具有浮体长度，所述栅极具有栅极长度，其中所述栅极长度小于所述浮体长度。
56. 如权利要求54所述的务賭器装置，其中源极线的数量等于字线的数量。
全文摘要
本发明公开了存储器单元结构、装置、控制器及其制造和操作方法。示例性实施例说明了使用双极结晶体管(BJT)操作的存储器单元结构、存储器阵列、存储器装置、存储器控制器和存储器系统。
文档编号G11C11/4063GK101393770SQ20081017564
公开日2009年3月25日 申请日期2008年7月18日 优先权日2007年7月20日
发明者卓南均, 宋基焕 申请人:三星电子株式会社