专利名称：半导体器件及其制造方法
技术领域：
本发明涉及一种半导体器件，更具体地，涉及一种非易失性存 储半导体器件及其制造方法。
背景技术：
用作非易失性存储器的闪存通过从浮置多晶硅(floating)数据。最近，相变存储器(PRAM)、》兹性存储器(MRAM)等等 已经通过使用外部施加的热量和磁场改变电阻来存储数据。尽管已 经对4吏用电压来改变氧化膜电阻的电阻式随才几存耳又存^f诸器 (ReRAM)进4亍了研究，但是对ReRAM结构的开发还是不够。
发明内容
本发明实施例涉及一种半导体器件，更具体地，涉及一种非易 失性存储半导体器件及其制造方法。本发明实施例涉及一种其中氧
(ReRAM)，也就是，能够选择性地操作一个单元的非易失性存储 半导体器件及其制造方法。
本发明实施例涉及一种半导体器件，该半导体器件包括形成于
半导体衬底上方的PN结二4及管。可以在PN结二4及管上方形成绝 缘膜并图样化该绝缘膜以使其具有通道孔(via hole )。包括第一金 属图样的电阻式随机存取存储器可以与PN结二极管的第一区接 触。可以在第一金属图样上方形成氧化膜图样并在氧化膜图样上方 形成第二金属图样。可以在通道孔中形成第一金属图样、氧化膜图 样和第二金属图样。
本发明实施例涉及一种用于制造半导体器件的方法，该方法包 括通过注入第一杂质到半导体衬底中形成第一杂质区；通过注入 第二杂质到第一杂质区中形成第二杂质区；在半导体衬底上方形成
第 一绝缘膜并且在第 一绝缘膜中形成第 一通道孔以暴露一部分第 二杂质区；通过在第一绝缘膜上方沉积金属膜并且抛光该金属膜来 在第一通道孔中形成第一金属图样；在第一绝缘膜上方形成第二绝 缘膜并且在第二绝缘膜中形成第二通道孔以暴露第一金属图样；通 过在第二绝缘膜上方沉积氧化膜并且抛光该氧化膜来在第二通道 孔中形成氧化膜图样；在第二绝缘膜上方形成第三绝缘膜并且在第 三绝缘膜中形成第三通道孔以暴露氧化膜图样；以及通过在第三绝 缘膜上方沉积金属膜并且抛光该金属膜来在第三通道孔中形成第 二金属图样。
器件中，容易4喿作单元而不影响邻近的单元。此外， 一致地稳定地 制造高效的非易失性存储器件是可能的。
图1示出了显示一部分根据本发明实施例的半导体器件的平面
图2示出了沿着图i的线i-r截取的^黄截面图。
图3至图14示出了显示用于制造根据本发明实施例的半导体 器件的方法的横截面图。
图15A是示出了电阻式随机存取存储器的电压-电流特性的曲 线图。
图15B是示出了根据本发明实施例的电阻式随机存取存储器 的电压-电流特性的曲线图。
具体实施例方式
图1示出了显示#4居本发明实施例的一部分半导体器件的平面
图。图2示出了沿着图i的线i-r截取的横截面图。图i和图2示
出了形成于半导体衬底100上的单元。可以通过在半导体衬底100 中注入第一杂质来形成第一杂质区101。可以通过注入第二杂质到 第一杂质区101中来形成第二杂质区103。第一杂质区101和第二 杂质区103可以形成PN结二才及管。电阻式随4几存耳又存〗诸器可以包 括第一金属图样107、氧化膜图样115和第二金属图样119，第一金 属图4羊107、氧化膜图样115和第二金属图样119可以形成在第二 杂质区103的上方。
可以在形成于半导体衬底100上方的第一绝纟彖膜105的第一通 道孔105a中形成第一金属图样107。可以在形成于第一绝缘膜105 上方的第二绝缘膜113的第二通道孔113a中形成氧化膜图样115。 可以在形成于第二绝缘膜113上方的第三绝缘膜117的第三通道孔 117a中形成第二金属图样119。
可以在第一杂质区101上方形成第三金属图才羊109。可以在形 成于第一绝桑彖膜105中的第四通道孔105b中形成第三金属图样 109。可以在第一绝纟彖膜105和第二绝纟彖膜113之间形成与第三金 属图样109 4妄触的第一金属线111。可以在第三绝纟彖膜117上方形 成与第二金属图样119接触的第二金属线120。
半导体衬底100可以包括，例如，用于显示(display)的硅衬 底、绝缘体覆珪(silicon画on画i廳lator) (SOI)衬底、镓砷衬底、硅 锗衬底、陶瓷衬底、石英衬底和玻璃衬底。第一杂质可以是，例如， p型杂质，而第二杂质可以是n型杂质。可选地，第一杂质可以是 n型杂质，而第二杂质可以是p型杂质。每个第一至第三绝缘膜105、 113、 117可以包4舌氧化膜和氮化膜中的至少一个。第一金属图样 107、氧化膜图样115和第二金属图样119可以具有相同的横截面尺 寸或不同的横截面尺寸。
可以通过将PN结二极管连4妄至电阻式随才几存取存4诸器来选择 性地4喿作半导体器件的单元。即4吏当电压为正(+ )时，电阻式随 才几存取存4诸器的电压-电流特性也具有导通状态(4妄通状态，on state ) ( "0")和截止状态(断开状态，off state ) ( "1")。当电压为 负(-)时，ReRAM同才羊具有导通状态和截止状态，乂人而才是供了 大范围的读取电压(reading voltage ) Vread。因》匕，4吏单元相互隔离 是不容易的，从而很难只操作所期望的单元。然而，在本发明实施 例中，当PN结二才及管连4妄至电阻式随才几存取存4渚器时，由于电阻 式随才几存取存々者器〗又在电压为正时具有导通状态和截止状态，所以 容易控制单元。
由于施力口至薄力莫的4争定电压迅速改变薄力莫的电阻，所以电阻式 随机存取存储器可以用作非易失性存储器。电阻式随机存取存储器 不会由于无卩艮的i己录(recording)和再王见(reproduction)而退4匕。
电阻式随才几存取存储器可以在相对高的温度下操作并且是非易失 性的以提供极好的数据安全性。
此夕卜，可以以大约10ns至20ns的相对高的速度操作电阻式随 机存取存储器。由于其具有单膜结构，所以可以实现高集成和高速 度。由于其基本上制造为单层结构，可以通过使用相关的CMOS 工艺和集成工艺技术来使能量消耗最小化。
图3至图14示出了显示用于制造才艮据本发明实施例的半导体 器件的方法的横截面图。如图3所示，可以在半导体衬底IOO上方 形成第一光刻胶图样151。然后，可以使用第一光刻胶图样151作 为掩膜将离子注入到半导体衬底100中以形成第一杂质区101。可 以通过注入n型或p型杂质形成第一杂质区101。
4妄下来，如图4所示，在去除第一光刻月交图才羊151之后，可以 在具有第一杂质区101的半导体衬底100上方形成第二光刻胶图样 152。然后，可以使用第二光刻胶图样152作为掩膜将离子注入到 半导体4于底100中以形成第二杂质区103。可以在第一杂质区101 中形成第二杂质区103。可以通过注入与注入到第一杂质区101中 的杂质相反的杂质来形成第二杂质区103。可以通过注入p型杂质 或n型杂质形成第二杂质区103。
如图5所示，在去除第二光刻胶图样152之后，可以在具有第 一杂质区101和第二杂质区103的半导体衬底100上形成具有第一 通道孔105a和第四通道孔105b的第一绝缘膜105。第一绝缘膜105 可以包括氧化膜和氮化膜中的至少一个。第一通道孔105a可以暴 露一部分第二杂质区103。第四通道孔105b可以暴露一部分第一杂 质区101。
如图6所示，可以在具有第一通道孔105a和第四通道孔105b 的第一绝缘膜105上方形成金属膜。可以抛光该金属膜以暴露第一 绝缘膜105的上部表面，从而形成分别填充第一通道孔105a和第 四通道孔105b的第一金属图样107和第三金属图样109。
第一金属图才羊107可以由选自由Ni、 Zr、 Pt、 Au、 Al、 Cu和
Ti组成的组的金属或其合金形成。可以通过脉沖激光沉积(PLD) 方法、物理气相沉积(PVD)方法、化学气相沉积(CVD)方法或 使用PVD和CVD两者的方法来形成金属膜。可以通过化学机械抛 光(CMP)方法抛光该金属月莫。
如图7所示，可以在第一绝缘膜105上方形成用于形成线的金 属膜llla。然后，如图8所示，可以图样化金属膜llla以形成与 第三金属图样IOSM妄触且在同一方向形成的第一金属线111。
其后，如图9所示，可以在第一绝桑彖膜105和第一金属线111 上方形成第二绝缘膜113。第二绝缘膜113可以包括氧化膜和氮化 膜中的至少一个。由于第一金属线111的厚度，第二绝缘膜113的 上部表面可能不平坦。因jt匕，如图10所示，为了平坦4匕可以抛光 第二绝缘膜113的上部表面。
如图ll所示，可以选择性地蚀刻平坦的第二绝缘膜113，从而 在第二绝缘膜113中形成第二通道孔113a以暴露第一金属图样 107。如图12所示，可以在具有第二通道孔113a的第二绝缘膜113 上方形成氧化膜。然后，可以抛光该氧化膜以暴露第二绝缘膜113 的上部表面，从而在第二通道孔113a中形成氧化膜图样115。在形 成金属膜之后，可以通过氧化金属膜来形成氧化膜。
然后，如图13所示，可以在具有氧化月莫图才羊115的第二绝多彖 膜113上方形成第三绝缘膜117。第三绝缘力莫117可以具有用于暴
露氧4匕力莫图才羊115的第三通道孔117a。可以在具有第三通道孔117a 的第三绝缘膜117上方形成金属膜。可以抛光该金属膜以暴露第三 绝桑彖膜117， 乂人而形成填充于第三通道孔117a中的第二金属图样 119。
第二金属图才羊119可以由选自由Ni、 Zr、 Pt、 Au、 Al、 Cu和
Ti组成的组的金属或其合金形成。可以通过^c冲激光沉积(PLD) 方法、物J里气相;咒积(PVD)方法、4匕学气相;咒积、(CVD)方法或 使用PVD和CVD两者的方法来形成金属膜。可以通过化学机械抛 光(CMP)方法抛光该金属膜。
如图14所示，可以在具有第二金属图才羊119的第三绝》彖力莫117 上方形成用于形成线的金属膜。可以图样化该金属膜，从而形成与 第二金属图样119 4妄触的第二金属线120。可以在与第一金属线111 交叉的方向上形成第二金属线120。
图15A是示出了电阻式随机存取存储器的电压-电流特性的曲 线图。图15B是示出了根据本发明实施例的电阻式随机存取存储器 的电压-电流特性的曲线图。图15A是当通过施加电压至第一金属 图样和第二金属图样改变氧化膜图样的电阻时，通过测量包括第一 金属图样、氧化膜图样和第二金属图样的电阻式随机存取存储器中 的电流量而获得的对比曲线图。
图15B是当通过将PN结二4及管101和103连^妄至包括第一金 属图样107、氧化膜图样115和第二金属图样119的电阻式随才几存 取存储器并在电阻式随机存取存储器107、 115和119与PN结二极 管101和103之间施加电压来改变氧化膜图样115的电阻时，通过 测量电流量而获得的曲线图。
如图15A所示，在对比曲线图中，电阻式随机存取存储器可以 才艮据电阻变化具有导通状态和截止状态。即4吏电压为正或负，电阻 可以才艮据外部电压的变化而可逆地改变。
即使当电压为正(+ )时，电阻式随机存取存储器的电压-电流
特性也具有导通状态("o")和截止状态("r，)。当电压为负(- )
时，ReRAM同样具有导通状态和截止状态，/人而提供了大范围的 读取电压(reading voltage) Vread。因此，4吏单元相互隔离是不容易 的，从而很难只操作所期望的单元。
然而，如图15B所示，在根据本发明实施例的曲线图中，当 PN结二极管101和103连接至电阻式随机存取存储器107、 115和
和截止状态，所以很容易控制单元。
在所披露的本发明实施例中可以作各种修改及变形，这对于本 领域的才支术人员而言是清楚且显而易见的。因此，本发明意在涵盖 在所附权利要求及其等同替换的范围内的对本发明的修改和变形。
权利要求
1. 一种装置，包括:PN结二极管，形成于半导体衬底上方；绝缘膜，形成于所述PN结二极管上方且被图样化以具有通道孔；以及电阻式随机存取存储器，包括与所述PN结二极管的第一区接触的第一金属图样，形成于所述第一金属图样上方的氧化膜图样和形成于所述氧化膜图样上方的第二金属图样，其中所述第一金属图样、所述氧化膜图样和所述第二金属图样形成在所述通道孔中。
2. 根据权利要求1所述的装置，其中，所述电阻式随机存耳又存储 器包括第一金属线，连接至所述PN结二极管的第二区；以及 第二金属线，连接至所述第二金属图样。
3. 根据权利要求1所述的装置，其中，所述PN结二极管包括第一杂质区，通过在所述半导体衬底中注入第一杂质形 成；以及第二杂质区，通过注入第二杂质到一部分所述第一杂质 区中形成。
4. 根据权利要求2所述的装置，其中，所述PN结二极管包括第一杂质区，通过注入第一杂质到所述半导体衬底中形 成；以及第二杂质区，通过注入第二杂质到一部分所述第一杂质 区中形成。
5. 根据权利要求4所述的装置，其中，所述第一杂质是n型杂质， 而所述第二杂质是p型杂质。
6. 根据权利要求5所述的装置，其中，所述第一金属图样与所述 第二杂质区接触，而所述第一金属线连接至所述第一杂质区。
7. 根据权利要求1所述的装置，其中，所述绝缘膜包括第一绝纟彖力莫，具有第一通道孔和形成于所述第一通道孔 中的所述第一金属图样；第二绝缘膜，形成于所述第一绝缘膜上方并且具有第二 通道孔和形成于所述第二通道孔中的所述氧化月莫图样；以及第三绝缘膜，形成于所述第二绝缘膜上方并且具有第三 通道孔和形成于所述第三通道孔中的所述第二金属图样。
8. 根据权利要求6所述的装置，其中，所述绝缘膜包括第一绝纟彖膜，具有第一通道孔、第四通道3L、形成于所 述第一通道孔中的所述第一金属图才羊和形成于所述第四通道 孔中的第三金属图样；第二绝缘膜，形成于所述第一绝缘膜上方并且具有第二 通道孔和形成于所述第二通道孔中的所述氧化月莫图样；以及第三绝缘膜，形成于所述第二绝缘膜上方并且具有第三 通道孔和形成于所述第三通道孔中的所述第二金属图样。
9. 根据权利要求8所述的装置，其中，所述第一通道孔、所述第 二通道孔和所述第三通道孔^皮排列成一条垂直线。
10. 根据权利要求8所述的装置，其中，所述第一金属图样与所述 第二杂质区接触，而所述第三金属图样与所述第一杂质区接 触。
11. 根据权利要求1所述的装置，其中，所述第一金属图样包括 Ni、 Zr、 Pt、 Au、 Al、 Cu和Ti中的至少一种。
12. 根据权利要求1所述的装置，其中，所述第二金属图样包括 Ni、 Zr、 Pt、 Au、 Al、 Cu和Ti中的至少一种。
13. —种方法，包4舌通过注入第 一杂质到半导体衬底中形成第 一杂质区； 通过注入第二杂质到所述第一杂质区中形成第二杂质区；在所述半导体衬底上方形成第 一绝缘膜并且在所述第一 绝缘膜中形成第一通道孔以暴露一部分所述第二杂质区；通过在所述第一绝缘膜上方沉积金属膜并且抛光所述金 属膜来在所述第 一通道孔中形成第 一金属图样；在所述第一绝缘膜上方形成第二绝缘膜并且在所述第二 绝缘膜中形成第二通道孔以暴露所述第 一金属图样；通过在所述第二绝缘膜上方沉积氧化膜并且抛光所述氧 化膜来在所述第二通道孔中形成氧化膜图样；在所述第二绝缘膜上方形成第三绝缘膜并且在所述第三 绝缘膜中形成第三通道孔以暴露所述氧化膜图样；以及通过在所述第三绝缘膜上方沉积金属膜并且抛光所述金 属膜来在所述第三通道孔中形成第二金属图样。
14. 根据权利要求13所述的方法，包括在所述第一绝缘膜中形成 第四通道孔以暴露一部分所述第 一杂质区并且在所述第四通 道孔中形成第三金属图样。
15. 根据权利要求14所述的方法，包括在所述第一绝缘膜上方形 成连接至所述第三金属图样的第 一金属线。
16. 根据权利要求13所述的方法，包括在所述第三绝缘膜上方形 成连接至所述第二金属图样的第二金属线。
17. 根据权利要求13所述的方法，其中，所述第一杂质是p型杂 质，而所述第二杂质是n型杂质。
18. 根据权利要求13所述的方法，包括在形成所述第二绝缘膜之 后平坦化所述第二绝缘膜。
19. 根据权利要求13所述的方法，其中，所述第一金属图样包括 Ni、 Zr、 Pt、 Au、 Al、 Cu和Ti中的至少一种。
20. 根据权利要求13所述的方法，其中，所述第二金属图样包括 Ni、 Zr、 Pt、 Au、 Al、 Cu和Ti中的至少一种。
全文摘要
本发明披露了一种非易失性存储半导体器件及其制造方法。该半导体器件包括形成于半导体衬底上方的PN结二极管。可以在PN结二极管上方形成绝缘膜且图样化该绝缘膜以具有通道孔。包括第一金属图样的电阻式随机存取存储器可以与PN结二极管的第一区接触。可以在第一金属图样上方形成氧化膜图样且在氧化膜图样上方形成第二金属图样。可以在通道孔中形成第一金属图样、氧化膜图样和第二金属图样。
文档编号G11C16/02GK101383373SQ20081021563
公开日2009年3月11日 申请日期2008年9月8日 优先权日2007年9月7日
发明者金秀泓 申请人:东部高科股份有限公司