专利名称：具有共享源极线的mram装置的制作方法
技术领域：
本发明大体上涉及具有共享源极线的磁致电阻随机存取存储器(MRAM)装置。
背景技术：
常规自旋转移矩磁致电阻随机存取存储器(STT-MRAM)位单元包含晶体管和磁性 隧道结(MTJ)结构。基本MTJ结构由夹住隧道势垒层的两个磁电极组成。每一磁电极的磁 矩沿着伸长元件的长轴定向。在隧道势垒的任一侧上两个磁性层之间的平行和反平行磁矩 定向带来跨越势垒的两个不同电阻，导致两个存储器状态。磁电极中的一者具有可基于所 施加电流密度和方向而切换的磁矩方向。另一磁电极具有固定在特定方向的磁化。存储器阵列中的常规STT-MRAM位单元按列布置，其中对于每一列有个别位线和 源极线。特定列的位线和源极线提供用于将数据值读取和写入到列的一个或一个以上位单 元的双向电流路径。字线耦合到位单元的每一行以使得能够选择特定行的位单元用于数据 读取和写入操作。常规STT-MRAM装置的一个限制是因由于存储器阵列中的源极线配置带来的位线 与源极线间距引起的低阵列密度。因为STT-MRAM使用双向电流来写入补充数据，所以源极 线无法连接到接地也无法在整个阵列上共享，而在其它存储器技术中这是可能的。事实上， 常规MRAM存储器阵列每列具有一个源极线，由于存储器阵列中密集金属线的数目增多而 与其它存储器技术相比具有对应增大的面积。
发明内容
在特定实施例中，揭示一种存储器装置。所述存储器装置包含第一存储器单元和 第二存储器单元。所述存储器装置包含第一位线，其与所述第一存储器单元相关联；以及 第二位线，其与所述第二存储器单元相关联。所述存储器装置进一步包含共享源极线，其耦 合到所述第一存储器单元和所述第二存储器单元。在另一实施例中，存储器装置包含第一存储器单元，其包含第一磁性隧道结(MTJ) 装置和第一晶体管。存储器装置还包含第二存储器单元，其包含第二 MTJ装置和第二晶体 管。存储器装置包含第一导体，其耦合到所述第一晶体管的第一栅极端子且耦合到所述第 二晶体管的第二栅极端子。存储器装置进一步包含第二导体，其耦合到所述第一晶体管的 第一源极端子且耦合到所述第二晶体管的第二源极端子。在另一实施例中，存储器装置包含第一存储器单元，其包含第一 MTJ装置和第二 MTJ装置。存储器装置还包含第二存储器单元，其包含第三MTJ装置和第四MTJ装置。存储 器装置包含第一位线，其与所述第一存储器单元相关联；以及第二位线，其与所述第二存储 器单元相关联。存储器装置进一步包含源极线，其耦合到所述第一存储器单元且耦合到所 述第二存储器单元。在另一实施例中，揭示一种使用耦合到存储器装置的多个单元的共享源极线的方 法。所述方法包含在所述存储器装置的数据操作期间将电流施加于源极线。所述源极线耦据存储单元和第二数据存储单元。所揭示实施例提供的一个特定优点是减小的装置面积。需要较少的线来存取MTJ 存储器阵列的单元，且因此较少的装置面积被保留用于线之间的分隔。阵列密度可增加，因 为需要较少的线。另一优点是由于源极线的数目减少带来的简化的源极线布线。所揭示实 施例的MRAM装置可比相当的SRAM装置小，且制造起来可较为便宜。另外，所揭示实施例的 MRAM装置可比相当的快闪存储器装置速度快。在审阅整个申请案之后将明了本发明的其它方面、优点和特征，整个申请案包含 以下部分
具体实施方式
和权利要求书。
图1是具有共享源极线的MRAM装置的特定说明性实施例的框图；图2是具有共享源极线的MRAM装置的第二说明性实施例的图；图3是具有共享源极线的MRAM装置的第三说明性实施例的图；图4是使用耦合到存储器装置的多个单元的共享源极线的方法的特定说明性实 施例的流程图；以及图5是包含存储器装置的通信装置的框图，所述存储器装置包含多个磁性隧道结 (MTJ)单元。
具体实施例方式参看图1，描绘具有共享源极线的MRAM装置的特定说明性实施例的框图，且所述 MRAM装置大体上指定为100。装置100包含第一代表性存储器单元102和第二代表性存储 器单元104。第一位线(BLO) 114耦合到第一存储器单元102。与第一位线114不同的第二 位线(BLl) 116耦合到第二存储器单元104。共享源极线(SLO) 118耦合到第一存储器单元 102和第二存储器单元104。字线(WLO) 116耦合到第一存储器单元102和第二存储器单元 104。第一存储器单元102包含耦合到第一位线114的磁性隧道结(MTJ)装置106。MTJ 装置106还耦合到开关110，例如晶体管。开关110经配置以响应于经由字线116接收的控 制信号而将MTJ装置106选择性耦合到源极线118。在特定实施例中，MTJ装置106是自旋转移矩(STT)装置，其适于在平行于或反平 行于参考场的方向上存储可编程的磁场。当磁场平行时，MTJ装置106展现比当磁场反平 行时低的电阻。存储在MTJ装置106处的数据值(例如，“0”或“1”)对应于磁场的平行或 反平行状态，所述状态可通过MTJ装置106的所得电阻确定。第二存储器单元104包含耦合到第二位线116的磁性隧道结(MTJ)装置108。MTJ 装置108还耦合到开关112，例如晶体管。开关112经配置以响应于经由字线116接收的控 制信号而将MTJ装置108选择性耦合到共享源极线118。在特定实施例中，MTJ装置108是STT装置，其适于在平行于或反平行于参考场的 方向上存储可编程的磁场。可存储在MTJ装置108处的数据值(例如，“0”或“1”)对应于 磁场的平行或反平行状态，所述状态可通过MTJ装置108的所得电阻确定。在操作期间，可使用相关联位线114、116和共同(即，共享)源极线118从第一存
5储器单元102或第二存储器单元104读取数据或向第一存储器单元102或第二存储器单元 104写入数据。可通过在源极线118和与选定存储器单元102或104相关联的相应位线114 或116之间施加电位差来读取数据。可经由字线116发送控制信号以使得电流能够流过开 关110、112。可将经过源极线118或经过相关联位线114或116的所得电流与参考电流进 行比较以确定选定存储器单元102或104处的数据值。还可通过施加大到足以改变选定存 储器单元102或104的相应MTJ装置106或108的可编程磁场的方向的电流而将数据存储 在选定存储器单元102或104处。在第一存储器单元102的读取操作期间，第一位线114携载第一电压，第二位线 116携载第二电压，且源极线118携载第三电压。为了防止第二存储器单元104将电流引入 到源极线118，第二位线116处的第二电压可与源极线118处的第三电压相同。在特定实施 例中，第二位线116和源极线118经偏置，以使得第二电压与第三电压之间的差不会大到足 以干扰第二存储器单元104。在替代实施例中，单独的字线(未图示)可耦合到第一存储器单元102和第二存 储器单元104以独立地操作开关110、112且选择性地激活或减活存储器单元102、104处的 数据操作。可将电流施加于源极线118，且可将经激活存储器单元102或104的位线114或 116处的所得电压与参考电压进行比较以确定存储在经激活(S卩，选定)存储器单元102或 104处的数据值。参看图2，描绘具有共享源极线的MRAM装置的第二说明性实施例的图，且所述 MRAM装置大体上指定为200。装置200包含第一代表性存储器单元202和第二代表性存储 器单元204。选择存储器单元，且经由各种导体处的信号执行存储器操作，所述导体例如代 表性第一位线(BLO) 206、第二位线(BLl) 208、源极线(SLO) 210以及字线(WLO) 214。包含第 一存储器单元202的第一列存储器单元与包含第二存储器单元204的第二列存储器单元共 享源极线210。例如代表性多路复用器212的一个或一个以上多路复用器耦合到位线和源 极线。第一存储器单元202包含第一磁性隧道结(MTJ)装置220，其耦合到第一位线206 和第一晶体管222。第二存储器单元204包含第二 MTJ装置230，其耦合到第二位线208和 第二晶体管232。第一晶体管222的第一源极端子和第二晶体管232的第二源极端子各自 耦合到源极线210。第一晶体管222的第一栅极端子和第二晶体管232的第二栅极端子各 自耦合到字线214。可在例如与第一位线206和源极线210相关联的第一存储器单元202的选定单元 处执行读取或写入操作。多路复用器212将第一位线206和源极线210连接到读取或写入 电路(未图示)。因为第一存储器单元202与第二存储器单元204共享源极线210，所以当 执行读取操作时，读取电路可将第二位线208连接到与源极线210相同的电压电平以防止 第二存储器单元204处的不希望的操作。举例来说，读取电路可将第一位线206耦合到电 源电压，且可在发送激活信号之前将源极线210和第二位线208两者耦合到字线214。为了在第一存储器单元202处执行读取操作，可以读取电压电平偏置第一位线 206，且可将源极线210和第二位线208连接到不同电压电平。可将控制电压施加于字线 214以激活对应行的存储器单元，包含存储器单元202和204。第一位线206与源极线210 之间的电压差引起电流流过第一位线206、第一 MTJ装置220、第一开关222和源极线210。
6可将所述电流与参考电流进行比较以确定是“0，，值还是“ 1，，值存储在第一存储器单元202 处。为了在第二存储器单元204处执行读取操作，可以与源极线210大体上相同的电 压电平偏置第一位线206，且可以读取电压电平偏置第二位线208。可将第二位线208或源 极线210上的所得电流与参考电流进行比较以确定存储在第二存储器单元204处的数据值。可通过经由字线选择行且将写入电流施加到选定位线来执行写入操作。举例来 说，可通过选择字线214且将电流施加到第一位线206来在第一存储器单元202处执行写 入操作，其中返回路径经过源极线210。第一位线206与源极线210之间电流的方向确定了 写入到选定单元202的数据值。源极线210在包含第一存储器单元206的第一列存储器单 元和包含第二存储器单元208的第二列存储器单元两者处的读取操作期间和写入操作期 间起作用。参看图3，其描绘具有共享源极线的MRAM装置的第三说明性实施例的图，且所述 MRAM装置大体上指定为300。装置300包含例如第一代表性存储器单元302和第二代表性 存储器单元304的存储器单元的阵列。第一源极线(SL0)306、第一位线(BL1)308和第二位 线(BL2) 310耦合到第一存储器单元302。第二源极线(SLl) 312耦合到第一存储器单元302 和第二存储器单元304。第三位线(BL3)314、第四位线(BL4) 316和第三源极线(SL2)318 耦合到第二存储器单元304。第一存储器单元302和第二存储器单元304各自耦合到字线 (WLO) 322。多路复用器324耦合到与阵列的多个存储器单元相关联的位线和源极线。第一存储器单元302包含第一磁性隧道结(MTJ)装置330和第二 MTJ装置332。 第一晶体管334耦合到第一 MTJ装置330且第二晶体管336耦合到第二 MTJ装置332。晶 体管334和336中的至少一者耦合到第二源极线312，第二源极线312是与第二存储器单 元304共享。如所描绘，第一源极线306耦合到第一晶体管334且第二源极线312耦合到 第二晶体管336。字线322耦合到第一和第二晶体管334、336中的每一者的控制端子。在 特定实施例中，第一存储器单元302作为互补装置单元操作，其中第一 MTJ装置330和第二 MTJ装置332存储互补的数据值。第二存储器单元304包含第三MTJ装置340和第四MTJ装置342。第三晶体管344 耦合到第三MTJ装置340且第四晶体管346耦合到第四MTJ装置342。晶体管344和346 中的至少一者耦合到第二源极线312，第二源极线312是与第一存储器单元304共享。如 所描绘，第二源极线312耦合到第三晶体管344且第三源极线318耦合到第四晶体管346。 字线322耦合到第三和第四晶体管344、346中的每一者的控制端子。在特定实施例中，第 二存储器单元304作为互补装置单元操作，其中第三MTJ装置340和第四MTJ装置342存 储互补的数据值。在特定实施例中，可通过经由字线322选择第一行存储器单元而在第一存储器单 元302处执行读取操作。施加于字线322的控制信号启用了穿过相关联行中的包含MTJ装 置330、332、340和342的MTJ装置中的每一者的电流路径。多路复用器324处的读取电路 (未图示)将第一组读取信号施加于第一源极线306和第一位线308以读取存储在第一MTJ 装置330处的第一数据值。多路复用器324的读取电路还将第二组读取信号施加于第二源 极线312和第二位线310以读取存储在第二 MTJ装置332处的第二数据值。
7
在特定实施例中，读取信号可包含施加于位线和源极线上的电压差。因为第二存 储器单元304与第一存储器单元302共享第二源极线312，所以将至少第三位线314设定于 与第二源极线312相同的电压以防止穿过第三MTJ装置340的去往或来自第二源极线312 的额外电流路径。在特定实施例中，读取电路将通过第一位线308的电流与通过第二位线310的电 流进行比较以确定存储在第一存储器单元302处的数据值。使用第一存储器单元302中的 互补MTJ装置330和332使得能够在不产生用于比较的参考电流或电压的情况下确定存储 的数据值。在特定实施例中，可通过将控制信号施加于字线322以启用穿过相关联行中的包 含MTJ装置330、332、340和342的MTJ装置中的每一者的电流路径来在第一存储器单元 302处执行写入操作。多路复用器324处的写入电路(未图示)将第一组写入信号施加于 第一源极线306和第一位线308以在第一 MTJ装置330处写入第一数据值。写入电路还将 第二组写入信号施加于第二源极线312和第二位线310以在第二 MTJ装置332处写入互补 的数据值。将至少第三位线314设定于与第二源极线312相同的电压以防止穿过第三MTJ 装置340的去往或来自第二源极线312的额外电流路径。参看图4，描绘使用存储器装置的多个单元的共享源极线的方法的特定说明性实 施例的流程图。在402处，在特定实施例中，在耦合到存储器装置的第一数据存储单元的第 一位线处设定第一电压，且在耦合到存储器装置的第二数据存储单元的第二位线处设定第 二电压。在说明性实施例中，第一和第二数据存储单元可为图1到3中说明的装置的存储 器单元。移动到404，在存储器装置的数据操作期间将电流施加于源极线。源极线耦合到存 储器装置的第一数据存储单元和第二数据存储单元。可经由电流源将电流提供到源极线， 或可响应于源极线与存储器装置的位线之间的电位差而在源极线处产生电流。在特定实施 例中，数据操作是数据读取操作或数据写入操作。第一数据存储单元和第二数据存储单元 的输出可提供到多路复用器。在特定实施例中，第一数据存储单元是包含单个磁性隧道结(MTJ)装置的第一存 储器单元。在另一特定实施例中，第一数据存储单元是包含多个互补MTJ装置的组合单元。 多个互补MTJ装置包含用以存储第一数据项目的第一 MTJ装置和用以存储第二数据项目的 第二 MTJ装置。图5是包含存储器装置的通信装置500的框图，所述存储器装置包含多个磁性隧 道结(MTJ)单元。通信装置500包含MTJ单元的存储器阵列532和MTJ单元的高速缓存存 储器564，其耦合到例如数字信号处理器(DSP)510等处理器。通信装置500还包含磁致电 阻随机存取存储器(MRAM)装置566，其耦合到DSP 510。在特定实例中，MTJ单元的存储器 阵列532、MTJ单元的高速缓存存储器564和MRAM装置566中的一者或一者以上被实施为 包含共享源极线以减少MRAM阵列面积的多个MTJ单元的装置，如参看图1到4所描述。图5还展示显示器控制器526，其耦合到数字信号处理器510和显示器528。编码 器/解码器(CODEC) 534也可耦合到数字信号处理器510。扬声器536和麦克风538可耦合 到 CODEC 534。图5还指示无线控制器540可耦合到数字信号处理器510和无线天线542。在特定实施例中，输入装置530和电源544耦合到芯片上系统522。此外，在特定实施例中，如图 5中说明，显示器528、输入装置530、扬声器536、麦克风538、无线天线542和电源544在芯 片上系统522的外部。然而，每一者可耦合到芯片上系统522的组件，例如接口或控制器。所属领域的技术人员将进一步了解，结合本文所揭示的实施例描述的各种说明性 逻辑块、配置、模块、电路和算法步骤可实施为电子硬件、计算机软件或所述两者的组合。为 了清楚说明硬件与软件的这种可交换性，上文已大体上在其功能性方面描述了各种说明性 组件、块、配置、模块、电路和步骤。将此类功能性实施为硬件还是软件取决于特定应用和对 整个系统施加的设计限制。熟练的技术人员可针对每一特定应用以不同方式实施所描述的 功能性，但不应将此类实施决策解释为造成与本发明范围的脱离。结合本文所揭示的实施例描述的方法或算法的步骤可直接在硬件中、在由处理器 执行的软件模块中或在所述两者的组合中实施。软件模块可驻留在RAM存储器、快闪存储 器、ROM存储器、PROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可换式磁盘、 CD-ROM或此项技术中已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器， 使得处理器可从存储媒体读取信息和向存储媒体写入信息。在替代方案中，存储媒体可与 处理器成一体式。处理器和存储媒体可驻留在ASIC中。ASIC可驻留在计算装置或用户终 端中。在替代方案中，处理器和存储媒体可作为离散组件驻留在计算装置或用户终端中。提供先前对所揭示实施例的描述是为了使得所属领域的技术人员能够制作或使 用所揭示实施例。所属领域的技术人员可容易了解对这些实施例的各种修改，且在不脱离 本发明精神或范围的情况下，本文所界定的一般原理可适用于其它实施例。因此，本发明不 希望限于本文展示的实施例，而是应符合与所附权利要求书所界定的原理和新颖特征一致 的最广可能范围。
权利要求
一种存储器装置，其包括第一存储器单元；第二存储器单元；第一位线，其与所述第一存储器单元相关联；第二位线，其与所述第二存储器单元相关联；以及源极线，其耦合到所述第一存储器单元且耦合到所述第二存储器单元。
2.根据权利要求1所述的存储器装置，其中所述第一存储器单元和所述第二存储器单 元包含磁性隧道结(MTJ)装置。
3.根据权利要求1所述的存储器装置，其进一步包括耦合到所述第一存储器单元和所 述第二存储器单元中的至少一者的字线。
4.根据权利要求1所述的存储器装置，其中在所述第一存储器单元的读取期间，所述 第一位线携载第一电压，所述第二位线携载第二电压，且所述源极线携载第三电压。
5.根据权利要求4所述的存储器装置，其中所述第二电压和所述第三电压大体上相同。
6.根据权利要求4所述的存储器装置，其中所述第二电压与所述第三电压之间的差没 有大到足以干扰所述第二存储器单元。
7.根据权利要求1所述的存储器装置，其中所述第一位线与所述第二位线不同。
8.一种存储器装置，其包括第一存储器单元，其包含第一磁性隧道结(MTJ)装置和第一晶体管； 第二存储器单元，其包含第二 MTJ装置和第二晶体管；第一导体，其耦合到所述第一晶体管的第一栅极端子且耦合到所述第二晶体管的第二 栅极端子；以及第二导体，其耦合到所述第一晶体管的第一源极端子且耦合到所述第二晶体管的第二 源极端子。
9.根据权利要求8所述的存储器装置，其进一步包括 第三导体，其耦合到所述第一 MTJ装置；以及第四导体，其耦合到所述第二 MTJ装置。
10.根据权利要求9所述的存储器装置，其中所述第三导体为第一位线，且其中所述第 四导体为第二位线。
11.根据权利要求8所述的存储器装置，其中所述第一导体为字线。
12.根据权利要求11所述的存储器装置，其中所述第二导体是源极线。
13.根据权利要求12所述的存储器装置，其中所述源极线在读取操作期间和写入操作 期间起作用。
14.一种存储器装置，其包括第一存储器单元，其包含第一磁性隧道结(MTJ)装置和第二 MTJ装置； 第二存储器单元，其包含第三MTJ装置和第四MTJ装置； 第一位线，其与所述第一存储器单元相关联； 第二位线，其与所述第二存储器单元相关联；以及 源极线，其耦合到所述第一存储器单元且耦合到所述第二存储器单元。
15.根据权利要求14所述的存储器装置，其中所述第一存储器单元包含耦合到所述第 一 MTJ装置的第一晶体管和耦合到所述第二 MTJ装置的第二晶体管，且其中所述源极线耦 合到所述第一晶体管和所述第二晶体管中的至少一者。
16.根据权利要求15所述的存储器装置，其中所述第二存储器单元包含耦合到所述第 三MTJ装置的第三晶体管和耦合到所述第四MTJ装置的第四晶体管，且其中所述源极线耦 合到所述第三晶体管和所述第四晶体管中的至少一者。
17.根据权利要求16所述的存储器装置，其中所述第一存储器单元和所述第二存储器 单元各自耦合到字线。
18.根据权利要求17所述的存储器装置，其中所述字线耦合到所述第一、第二、第三和 第四晶体管中的每一者的控制端子。
19.一种将一共享源极线与存储器装置的多个单元一起使用的方法，所述方法包括 在所述存储器装置的数据操作期间将电流施加于源极线，所述源极线耦合到所述存储器装置的第一数据存储单元和第二数据存储单元。
20.根据权利要求19所述的方法，其中所述第一数据存储单元是包含单个磁性隧道结 (MTJ)装置的第一存储器单元。
21.根据权利要求19所述的方法，其中所述第一数据存储单元是包含多个互补磁性隧 道结(MTJ)装置的组合单元，其中所述多个互补MTJ装置各自包含用以存储第一数据项目 的第一 MTJ装置和用以存储第二数据项目的第二 MTJ装置。
22.根据权利要求19所述的方法，其中将所述第一数据存储单元和所述第二数据存储 单元的输出提供到多路复用器。
23.根据权利要求19所述的方法，其中所述数据操作是数据读取操作和数据写入操作 中的一者。全文摘要
在特定实施例中，一种存储器装置包含第一存储器单元和第二存储器单元。所述存储器装置还包含第一位线，其与所述第一存储器单元相关联；以及第二位线，其与所述第二存储器单元相关联。所述存储器装置还包含源极线，其耦合到所述第一存储器单元且耦合到所述第二存储器单元。所述存储器单元可由具有选择场效应晶体管的自旋转移矩磁致电阻存储器单元形成。所述存储器单元还可形成为互补单元对。对半选择单元供电或在其上供电以防止读取干扰。
文档编号G11C11/16GK101925961SQ200880125502
公开日2010年12月22日 申请日期2008年12月19日 优先权日2007年12月19日
发明者朴东奎, 杨赛森, 穆罕默德·H·阿布-拉赫马, 钟成 申请人:高通股份有限公司