非易失性半导体存储器装置的制作方法

专利名称：非易失性半导体存储器装置的制作方法
非易失性半导体存储器装置
背景技术：
目前，许多电子装置包括存储器系统来保存信息。例如，一些存储器系统保存数字 化的音频或者视频信息，用于通过相应的媒体播放器来回放。其它存储器系统保存软件和 相关的信息来执行不同类型的处理功能。此外，诸如动态随机存取存储器(DRAM)系统和静 态随机存取存储器(SRAM)系统的一些类型的存储器系统是其中保存的数据在掉电时不能 保持的易失性存储器装置，而诸如NAND闪速存储器系统和NOR闪速存储器系统的其它类型 的存储器系统是其保存的数据在掉电时依然保持的非易失性存储器系统。因为计算系统中二进制地址位结构的性质，通常存储器系统的存储容量每一代都 是双倍的，无论该系统是“易失性”或者“非易失性”。本领域普通技术人员通常可以理解， 如果在主存储器系统中使用双倍的存储容量，则双倍的存储容量(二的次幂的存储容量) 是必须满足的要求。此外，尽管已经存在一些用于易失性存储器系统的非二的次幂存储容 量的现有方法，但是至少在非易失性存储器系统的环境中，当前并未明显存在生产具有非 二的次幂存储器容量的存储器系统的任何实现方法。当然，能够生产具有非二的次幂存储容量的非易失性存储器系统将是非常有用 的。这样，在不按比例缩小工艺技术的情况下，存储器容量双倍的问题在于因物理上的约束 而使得较大尺寸的相关电路和部件不能再安装在同样的封装中，这里物理上的约束例如物 理尺寸增加可能仅限于在一个维度上的增加，并且尺寸上所需的增加也会超过针对尺寸上 的任一可能的增长的确定限度。此外，由于工业上采用诸如48引脚的TS0P-1的标准封装， 所以改变封装并不是适合的选择。从而，在一些情况中，从标准封装转换为非标准封装的影 响可能相当于重新设计整个印刷电路板。对于由于保持在相同封装中的情况下增加物理尺寸而带来的问题，按比例缩小工 艺技术是剩下的值得考虑的替代方案；然而，按比例缩小工艺技术投入巨大。在许多环境 中，增加存储器容量而不按比例缩小工艺技术，在成本上更切实可行。

发明内容
本发明的目的是提供改进的非易失性存储器。根据本发明的另一个方面，提供包括至少一个平面(plane)的非易失性存储器装 置。该平面包括多个块，每个块分为多个页面，并且每个块沿着第一维度由用于保存数据的 第一数量个存储器单元限定，并且沿着第二维度由用于保存数据的第二数量个存储器单元 限定。非易失性存储器具有和平面的数据部分中的存储器单元总数成比例相关的非二的次 幂容量。非易失性存储器还包括多个行译码器。页面数量和行译码器数量在存储器装置中 存在至少大体一对一的关系。每个行译码器配置为利于在存储器装置的相关页面上进行读 出操作。根据本发明的另一个方面，提供包括至少一个非易失性存储器装置的存储器系 统，该非易失性存储器装置具有至少一个平面。该平面包括多个块，每个块分为多个页面。 每个块沿着第一维度由用于保存数据的第一数量个存储器单元限定，并且沿着第二维度由用于保存数据的第二数量个存储器单元限定。该存储器装置具有和平面的数据部分中的存 储器单元的总数成比例相关的非二的次幂容量。控制器和存储器装置通信。控制器包括存 储装置和管理模块。存储装置保存映射表。管理模块配置为存取该映射表来执行逻辑地址 到物理地址的转换。在映射表中标出可归因于存储器装置的非二的次幂容量的无效物理地 址。根据本发明的又一方面，提供使用数据填写存储器控制器表的方法。该表保存在 存储器控制器的随机存取存储器中。该存储器控制器和至少一个非易失性存储器装置相通 信，该至少一个非易失性存储器装置具有保存用于存储器控制的管理功能的数据的至少一 个存储器单元阵列。至少一个存储器单元阵列具有非二的次幂容量。该方法包括从至少一 个存储器单元阵列获取数据。该方法还包括处理存储器控制器中的数据来确定可归因于至 少一个存储器单元阵列的非二的次幂容量的无效物理地址。该方法还包括修改存储器控制 器表来标出无效物理地址。根据本发明的另一个方面，提供能够发送和接收经由因特网传输的通信的网络。 该网络包括至少一个服务器和与该服务器通信的至少一个数据保存装置。该服务器可以接 收包含对应于对至少一个项目的定购的信息的数据，该至少一个项目包括具有非二的次幂 容量的至少一个非易失性存储器芯片。该服务器还可以处理数据，以使该数据适合存储在 至少一个数据保存装置中。该服务器还可以产生适于通过因特网传输的电子通知，用来向 用户提供定购接收的确认。因此，已经提供改进的非易失性存储器。


通过示例，参考以下附图图1是示例NAND闪速芯片布局图的框图；图2是示例NAND闪速存储器的功能框图；图3是主机系统和存储器系统的框图，该存储器系统包括多个存储器装置，在一 些实施例中每个存储器装置对应于图2中所示的闪速存储器；图4A是示出示例NAND闪速装置中读出操作的框图；图4B是示出示例NAND闪速装置中编程操作的框图；图5是根据示例实施例制造的NAND闪速芯片的示例布局图的框图；图6是根据另一个示例实施例制造的NAND闪速芯片的示例布局图的框图；图7是根据又一个示例实施例制造的NAND闪速芯片的示例布局图的框图；图8是NAND闪速芯片的示例平面的框图，该图示出平面的冗余部分和其它部分；图9是存储器装置制造公司和消费者公司之间的通信布置的框图；图10是消费者和销售存储器产品的公司之间的通信布置的框图；图11是根据一些示例实施例用于定购(ordering)存储器装置或者存储器产品的 方法的流程图；图12示出根据示例实施例的示例图形用户接口(GUI)的一部分；图13示出根据另一个示例实施例的另一个示例⑶I的一部分；图14是根据一些示例实施例的利于非易失性存储器媒体更新的通信布置的框
在不同的图中可使用类似的或者相同的附图标记来指示类似的部件。
具体实施例方式在许多电子装置中，存储器系统通常包括控制器和一个或者多个相应的闪速存储 器装置。控制器通常包括配置成为向存储器装置产生信号来存储和从闪速存储器装置获取 数据的电路。现在参考附图，图1是示出闪速存储器装置的芯片区域内的主要部件实际布置的 示例NAND闪速芯片布局图100的框图。在布局图100中，两个行译码器区域110和112分 别在相邻的存储器单元阵列区域114和116以及118和120之间延伸。关于行译码器区域 110和112，在这些区域中可以找到闪速存储器装置的行译码器。关于存储器单元阵列区域 114、116、118和120，在这些区域中可以找到闪速存储器装置的存储器单元阵列。沿着布局图100的宽度方向边缘延伸的是输入/输出焊盘区域124和126，并且 沿着布局图100的长度方向边缘延伸的是高电压发生器区域130和132以及外围电路区域 134。关于输入/输出焊盘区域124和126，在这些区域中可以找到闪速存储器装置的输入 /输出焊盘。关于高电压发生器区域130和132，在这些区域中可以找到闪速存储器装置的 高电压发生器，诸如电荷泵。关于外围电路区域134，在这些区域中可以找到对于装置操作 重要的其他电路，诸如控制电路。此外，外围电路区域134邻接的是附加电路区域140和 142。在这些区域中可以找到闪速存储器装置的页面缓存器和列译码器。本领域内普通技术人员可以理解根据设计者的选择，非易失性存储器的芯片布局 图可以在工作约束条件和规范内变化。例如，Toshiba公司制造一些两个平面的非易失性 存储器装置，该装置的行译码器区域在平面区域的两个相对而言邻接的边缘之间延伸。将 Toshiba存储器装置的布局图和布局图100相比较，可以发现以下区别(非穷尽性列举) 行译码器区域沿着布局图的中央向下延伸而不是具有两个间隔的行译码器区域，仅有单个 高电压发生器区域，沿着与外围电路区域邻接的边缘延伸的输入/输出焊盘区域。现在参考图2，示出示例NAND闪速存储器装置200的功能框图。该装置200具有 用于将地址、命令和输入/输出数据传送进装置200和从装置200传出的公共输入和输出 端口(I/O弓丨脚0到7)。所示装置200还包括命令锁存使能(CLE)端口。到该端口的CLE 输入信号用来控制将操作模式命令载入到内部命令寄存器210中。当CLE为逻辑高时，该 命令在/WE信号的上升沿从I/O端口锁存到命令寄存器210中。所示装置200还包括地址 锁存使能(ALE)端口。到该端口的ALE信号用来控制将地址信息载入内部地址寄存器212 中。当ALE为逻辑高时，该地址信息在/WE信号的上升沿从I/O端口锁存到地址寄存器212 中。和地址锁存使能(ALE)端口一起，所示装置200还包括芯片使能(/CE)端口。更具体 地，当/CE在装置200处于准备好状态时变为逻辑高的时候，该装置200进入低功耗等待模 式。相反，/CE信号在装置200处于忙碌状态(即/R-B为逻辑低)时被忽视，诸如在编程 或者擦除或者读出操作期间，并且即使在/CE输入变为逻辑高时该装置200也不进入等待 模式。所示装置200还包括用于启用写和读操作的端口。写使能(/WE)端口接收/WE信 号，/WE信号用来控制来自I/O端口的数据的获取。读使能(/RE)端口接收用来控制串行数
6据输出的RE信号。数据在/RE的下降沿之后可用。内部列地址计数器(未明确示出)还 在此下降沿处加一(地址=地址+1)。所示装置200还包括写保护(/WP)端口。该/WP端口接收用来避免装置200意外 编程或者擦除的/WP信号。内部电压调节器(高电压发生器218)在/WP为逻辑低时复位。 /WP信号一般用来在输入信号无效时上电/断电序列期间保护数据。和写保护(/WP)端口 一起，所示装置200还包括准备好/忙碌(/R-B)端口。/R-B端口包括漏极开路的引脚，并 且所发送的输出信号用来指示装置的操作状况。/R-B信号在编程、擦除和读出操作期间处 于忙碌状态(/R-B为逻辑低)并且在完成操作之后返回准备好状态(/R-B为逻辑高)。仍旧参考图2，所示装置200的存储器内核包括存储器单元阵列222、行译码器 226、读取放大器和页面缓存器230和列译码器234。关于行译码器226，通过其选择用于读 出或者编程操作的页面。对于擦除操作，行译码器226选择块，该块是存储器单元阵列222 的子部分，其沿着第一维度由用于保存数据的第一数量个存储器单元限定并且沿着第二维 度由第二数量个其它存储器单元限定。还可以理解，在闪存和其他类似非易失性存储器的 环境下，块是存储器单元阵列222的大于页面的子部分。关于子部分的体系结构，存储器装 置的一个平面包括多个块，每个块划分为多个页面。继续描述操作，关于和读出操作关联的行译码器226所选择的页面数据，该数据 在读出操作期间被读取并且锁存在读取放大器和页面缓存器230中。之后，保存在页面缓 存器中的数据通过列译码器234和全局缓存器238顺序读出。全局缓存器238经由公共I/ 0引脚临时保持和缓存输入和输出数据。在编程期间，来自全局缓存器238的输入数据经由 列译码器234顺序载入页面缓存器中。锁存在页面缓存器中的输入数据最终编程到所选择 的页面。和存储器单元阵列222电连接的高电压发生器218提供读出、编程和擦除操作期 间必要的高电压和参考电压。为了在读出、编程和擦除操作期间跟踪装置状态，所示装置 200包括状态寄存器244。此外，/准备好-忙碌(/R-B)电路246和所连接的/R-B引脚一 起提供装置状态的另一个指示器。在至少一些例子中，/R-B电路246包括漏极开放的晶体 管(未明确示出)。所示装置200还包括控制电路250，其在至少一些例子中是中央单元。该控制电路 250在多种操作模式期间启用装置200的控制。控制缓存器252和控制电路250电通信，用 作控制电路250的缓存器。所示装置200还包括行预译码器254和列预译码器256。行预译码器254位于地 址寄存器212和行译码器226的中间。行预译码器254将保存在地址寄存器212中的复用 的行地址传送到行译码器226。列预译码器256位于地址寄存器212和列译码器234的中 间。列预译码器256将保存在地址寄存器212中的复用的列地址传送到列译码器234。现在参考图3。图3是可以互相通信的主机系统302和存储器系统306的框图。 存储器系统306包括多个存储器装置308。在一些例子中，每个存储器装置308对应于图2 中所示的闪速存储器200。在其他例子中，仅有一些存储器装置308对应于图2中所示的闪 速存储器200，并且剩余的存储器装置308是可以在存储器系统306中发挥功用的一些其他 类型的非易失性存储器装置。在其他例子中，存储器装置308都不对应于图2中所示的闪 速存储器200，并且相反所有的存储器装置308是可以在存储器系统306中发挥功用的一些
7其他类型的非易失性存储器装置。存储器系统306还包括根据一些例子所示的存储器控制器312。所示存储器控制 器312包括物理接口 316、主机接口 318和控制模块322。物理接口 316使得存储器控制器 312可以和存储器装置308相通信，并且还可以使得存储器装置308和存储器控制器312相 通信。主机接口 318使得存储器控制器312可以和主机系统302相通信，并且还可以使得 主机系统302和存储器控制器312相通信。在存储器控制器312中示出所示主机接口 318， 然而在替代例子中，主机接口可以实现为单独装置或者实现在和存储器控制器312通信的 系统的内部。仍旧参考图3，所示控制模块322包括文件/存储器管理子模块330。在其它可能 的功能中，文件/存储器管理子模块330提供逻辑地址到物理地址的映射，使得可以确定所 请求数据的物理地址。该映射还可以包括用于分布和重新分布装置处所保存数据的算法， 以改进性能或者执行所谓的“损耗平衡”并且在需要时确保对应于坏的存储器单元的物理 地址对于主机系统而言是不可获得的或者不能使用的。后面的这种映射特征通常称为“标 出(mapping out) ”，其在示例实施例的上下文中不限于被标出的坏的存储器单元。更具体 地，在本公开内容的之后位置中，描述了该“标出”在处理非二的次幂容量的存储器装置中 的无效地址中如何起作用。在存储器控制器312至少一些例子中，控制模块322可以包括其中至少一些可以 视为文件/存储器管理子模块330的部件的下列子模块分配器、清理器和静态损耗平衡 器。分配器根据本领域内普通技术人员理解的任一公知转换机制来处理逻辑地址到物理地 址的转换，诸如NAND闪速转换层(NFTL)。关于清理器，其以本领域内的普通技术人员所理 解的方式来进行垃圾搜集并且回收无效数据的页面。关于静态损耗平衡器，其进行损耗平 衡，其特征在于以与实现期望目标相符合的方式执行数据重新分布，其均勻地为每个块分 布擦除数量(由于块擦除的数量限制)。静态损耗平衡的动机是防止任一“冷”数据(相对 于“热”数据)长期处于任一个块。这使得任意两个块的最大擦除计数之间差别最小化，从 而延长闪速存储器的寿命。现在参考图4A。图4A是示出示例NAND闪速装置中读出操作的框图。NAND闪速 装置的内部存储器阵列410基于页面来存取(注示例选择的页面414)。在图2和4A的所 示例子中，读出操作在经由公共I/O引脚(I/O 0到I/O 7)将READ(读出)命令和之后的地 址写到装置200之后开始。读取放大器和页面缓存器230在短于tR(从闪速阵列到页面缓 存器的数据传送时间)的时间内读取和传送所选择页面414中的4224个字节的数据。一 旦4224个字节的数据从单元阵列410中选择的页面414中读取和传送到页面缓存器，页面 缓存器中的数据可以从装置200顺序读出。如图4A中所示，对于数据的每个页面，存在备 用字段(在所示实施例中备用字段是128字节；然而在其他例子中备用字段可以是任一合 适数量个字节)。备用字段的目的如下在存储器系统306和存储器控制器313 (图3)上 电时，控制模块322将期望获取关于存储器装置308的非恒量的/变化的信息(例如，损耗 平衡和地址映射相关的信息)。这通过将保存在备用字段中的至少一些数据转存到存储器 控制器312中的SRAM存储装置(未明确示出)中来实现。一旦来自备用字段的数据被本 地保存在存储器控制器312中，则控制模块322可以使用数据来正确执行其功能。例如，结 合执行逻辑地址到物理地址的转换来存取SRAM存储装置中的映射表。
8
除了存储器控制器312可以从备用字段读出之外，存储器控制器312还可以更新 备用字段中的数据。图4B是示出示例NAND闪速装置中的编程操作的框图。结合所示例子 的编程操作，编程命令之后是地址和4224个字节的输入数据，其通过公共I/O引脚(1/00 到1/07)发布到装置200 (图2)。4224个字节的数据在输入数据载入周期期间传送到页面 缓存器并且最后在少于tPR0G(页面编程时间)的时间内最终编程到单元阵列434的所选 页面430。如图所示，4224个字节的数据包括128个字节的备用字段数据，并且此外存储器 控制器312(图3)是该附加数据的起始发生器(或者起始调节器)，使得在图4B的情况中， 备用字段数据从存储器控制器312发送到存储器装置308，而在图4A的情况中，备用字段数 据从存储器装置308发送到存储器控制器312。现在参考图5，图5是用于根据示例实施例制造的NAND闪速芯片的示例布局图 500的框图。结合图5，可以看到为了简化说明已经示出存储器的一些代表性的子单元 (divisional unit)，诸如平面和位线，而没有示出诸如页面和块的其他代表性的子单元。如结合图1类似描述的，在图5的布局图500中，两个行译码器区域510和512分 别在相邻的存储器单元阵列区域514和516以及518和520之间延伸。此外，沿着存储器 单元区域的边缘延伸的是可以在其中找到闪速存储器装置(如前说明)的页面缓存器和列 译码器的拉长(elongate)区域528和529。垂直于区域528和529的长度方向延伸的是多 个相当长的位线532。如本领域内的普通技术人员所理解，位线532典型地以按比例分布的 方式电连接到区域528和529中的页面缓存器。因为位线532显著长于在此存储器装置为二的次幂存储容量的装置的情况下此 存储器装置中存在的位线，因而还可能对应地增加容量。更具体地，可以理解，较长的位线 利于制造具有更大数量的字线的装置，并且因此具有更多数量的块。例如，二的次幂存储容 量的装置中的每个平面可以具有2048个块(即，二进制数量个块)，而具有较长位线532的 非二的次幂存储容量的装置中的每个平面可以具有2560个块(或者一些其他适合的非二 进制数量个块)。可以看到，使用较长位线532进行制造可以更有效地利用芯片面积。更具体地，关 于至少一些示例实施例，不是存储器单元阵列的一部分的不同芯片区域的尺寸不会随着存 储器单元阵列区域514、516、518和520的尺寸增加而成比例增加。在这方面，即使位线532 显著长于图1中所示的存储器单元阵列中的位线，图5中所示的以下区域和图1中所示对 应区域相比至少尺寸类似(如果不相同)高电压发生器区域540和542、外围电路区域543 和区域528和529。对于许多应用，可以期待Vcc侧上更大的电流，但是该更大的电流不应 该大到需要相当关注的地步。现在参考图6，图6示出对于根据另一个示例实施例制造的NAND闪速芯片的示例 布局图600的框图。结合图6，可以看到为了简化说明，已经示出存储器的一些代表性的子 单元，诸如平面和位线，而没有示出诸如页面和块的其他代表性的子单元。注意到，在所示的实施例中存在三个行译码器610-612，标以平面0、平面1和平 面2的每一个平面有一个译码器。因此，对于图6的示例实施例，存在非二的次幂个行译码 器和平面(三个)，这与图1中所示的具有两个行译码器和平面(即，数量是二的次幂)的 NAND闪速芯片形成对比。可以理解的是，虽然所示实施例的非二的次幂的个数是三，但是在 其它实施例中非二的次幂个行译码器和平面可以是一些其他数量，诸如五、六、七、九等等。还可以理解，对于所示实施例的NAND闪速装置，字线620的总数是3n(其中，η是每个平面 的字线的总数)并且由于乘积因子(三)不是二的次幂，因此字线的总数不是二的次幂。因 为字线的总数不是二的次幂，则根据示例实施例制造的存储器装置应该具有非二的次幂的 容量，如本领域内技术人员容易实现的容量计算所示。仍旧参考图6所示的实施例，从芯片区域利用的出发点看，值得关注的是外围电 路区域640相对于外围电路区域134(图1)的维度上的差别。外围电路区域640的长度 (如从一个输入/输出焊盘区域到其它焊盘区所测量的)大于外围电路区域134的长度。 此外，外围电路区域640的相对维度小于外围电路区域134的对应的维度。类似于披萨面 团或者薄饼，外围电路区域已经拉平(挤压)。现在参考图7，图7是对于根据又一个示例实施例制造的NAND闪速芯片的实例性 布局图700的框图。在所示实施例中也存在三个行译码器710-712，标以平面0、平面1和平 面2的每一个平面有一个行译码器。同样，字线720的总数是3η (其中，η是每个平面的字线 的总数)并且由于乘积因子(三)不是二的次幂，因此字线的总数不是二的次幂。图7的示 例实施例和图6的示例实施例之间的主要区别在于存在三个高电压发生器区域750-752， 而不是两个高电压发生器区域650-651。因此，相比于图6的示例实施例，在图7的示例实 施例中存在附加的高电压发生器。因为附加的高电压发生器，本领域内普通技术人员可以 理解在某些情况下，例如与更少电压发生器的另一设计相比，所获得的与存储器装置操作 相关的相对于其它设计更高性能方面的益处比低效率的芯片面积利用率(该芯片面积利 用率是就包含存储器单元的芯片面积相对于总芯片面积而言测出的)更重要时，可以选择 这样的设计而不是该具有更少电压发生器的另一设计。对于许多应用，结合图7的示例实 施例，可以期望Vcc和Vpp的更大电流；然而，这些更大的电流不应该大到需要相当关注的 地步。考虑平面数量和高电压发生器的数量的其它组合。例如，五个平面和三个、四个、 或者五个高电压发生器，六个平面和四个、五个或者六个高电压发生器等等。可以理解，从二的次幂存储容量的装置成为更高容量的非二的次幂存储容量的装 置，需要在地址长度上增加至少一位。例如，如果在具有二的次幂存储容量的第一存储器装 置中使用长度为24位的地址，则对于具有非二的次幂并且大于第一装置的存储器容量的 第二存储器装置而言，可以期待地址长度为至少25位。关于二的次幂存储容量的装置，每个逻辑地址对应于一个有效的物理地址在理论 上是可行的(虽然在实际中可能会因为例如标出了坏的单元而不可行)。然而，对于非二的 次幂存储容量的装置，不会出现该情况。因为逻辑地址是二进制的，所以所有可能的逻辑地 址的总数是二的某个次幂的数量。从而，例如可以期待对于24GB(非二的次幂)容量的存 储器装置，所有可能的逻辑地址的总数大约是320亿，意味着大概有80亿或者更多逻辑地 址不具有对应的有效的物理地址。然而，标出无效物理地址可以由图3中所示的文件/存 储器管理子模块330以类似于本领域内的普通技术人员所理解的标出坏单元的方式来在 控制器侧加以关注。可以理解此处所使用的术语“容量”是不包括非数据容量或者替代容量的容量。 由此，图8是NAND闪速芯片的示例平面800的框图，并且该图已经包括在附图中以明确 数据容量不同于非数据容量(替代容量)。所示示例平面800包括四个部分数据部分(section) 802、备用字段部分804、冗余列部分806和冗余块部分808 (应该注意到，在替代 例子中平面可以不具有冗余列部分806，或者可以不具有冗余块部分808，或者可以不具有 部分806、808，或者甚至存在和当前描述的这些辅助部分具有类似相关目的的一些其他类 型的辅助部分)。备用字段部分804是平面800中对应于如之前描述的存储器页面内的备 用字段的部分。可以理解备用字段部分804具有相关的非数据容量。冗余列部分806是平 面800中的、与出现缺陷时能够用作数据部分802中的列的替代列的平面800中的冗余列 相对应的部分。可以理解，冗余列部分806具有相关的替代容量。冗余块部分808是平面 808中、对应于用作与冗余列部分806中的冗余列类似目的的冗余块的部分。可以理解冗余 块部分808具有相关的替代容量。剩余部分是数据部分802。在传统NAND闪存中，具有以 下特点1)数据部分802具有二的次幂的容量，并且2)数据部分802中的数据字段作为不 包括备用字段的页面部分具有二的次幂的容量。此处描述的一些示例实施例涉及具有非二的次幂存储容量的非易失性存储器系 统，而不考虑在其中可使用非易失性存储器系统的特定应用。此处描述的另一些示例实施 例涉及在特定应用中具有非二的次幂存储容量的非易失性存储器系统的使用，或者使用具 有非二的次幂存储器容量的非易失性存储器系统来替代在某些更大系统或产品中使用的、 传统上具有二的次幂存储容量的非易失性存储器系统。现在参考图9，示出存储器装置制造公司和消费者公司之间的通信布置的框图。消 费者公司具有通过通信网络908 (例如因特网)和存储器装置制造公司的计算机系统906 通信的计算机系统902。关于消费者公司的计算机系统902，包括网络912和多个客户端计算机916。网络 912可以包括局域网(LAN)、虚拟专用网络(VPN)、服务器、数据存储(例如数据库)等的任 一适合组合。客户端计算机916的每一个可以包括个人计算机、移动计算装置、智能手机或 者可以传输和接收如至少由网络912所促成实现的通信的其他计算机。类似地，对于存储器装置制造公司的计算机系统906，其包括网络920和多个客户 端计算机926。网络920可以包括局域网(LAN)、虚拟专用网络(VPN)、服务器、数据存储(例 如数据库)等的任一适合组合。客户端计算机926的每一个可以包括个人计算机、移动计算 装置、智能手机或者可以传输和接收如至少由网络920所促成实现的通信的其他计算机。在一些例子中，运行计算机系统906的制造公司用于制造集成在由运行计算机系 统902的消费者公司所制造、安装或者以其他方式生产的较大产品中的存储器芯片、存储 器系统等等。作为一个例子，消费者公司可以从制造公司采购闪速存储器芯片，其随后用在 便携式媒体播放器的制造中。作为又一个例子，消费者公司可以从制造公司采购闪速存储 器芯片，其随后用在具有无线功能的电话的制造中。在一些例子中，在实现之前描述的计算机系统902、906和通信网络908中所使用 的硬件是传统的。然而，根据示例实施例，提供一种在图9的通信布置中执行的用于定购存 储器装置的新的方法。该方法将在以下替代通信布置的描述之后更详细地进行描述。现在参考图10，示出消费者和销售存储产品的公司之间的通信布置的框图，这里 存储产品诸如存储棒、安全数字(SD)闪速卡、固态驱动器(SSD)等等。此外，在一些情况 中，所销售的非易失性介质是空的，而在其他情况中非易失性介质中可以包括内容。例如， 该公司可以销售非易失性存储器游戏盒带，或者具有预安装的移动装置应用程序的闪速存储卡。也可以考虑包括存储器产品的较大产品的销售。例如，该公司可以销售包括闪速卡 的MP3播放器，包括闪速卡的蜂窝电话，包括SSD的桌面/移动计算机等等。仍旧参考图2，消费者具有通过通信网络908 (例如，因特网)和存储器产品公司的 计算机系统1006通信的客户端计算机1002。可以理解，客户端计算机1002可以包括个人 计算机、移动计算装置、智能手机或者可以传输和接收如至少由通信网络908所促成实现 的通信的其他计算机。关于存储器产品公司的计算机系统1006，其包括网络1020和多个客户端计算机 1026。网络1020可以包括局域网(LAN)、虚拟专用网络(VPN)、服务器、数据存储(例如数 据库)等的任一适合组合。客户端计算机1026的每一个可以包括个人计算机、移动计算装 置、智能手机或者可以传输和接收如至少由网络1020所促成实现的通信的其他计算机。当网络920或者1020包括服务器时，本领域内的普通技术人员可以认识到这样的 服务器典型地可以发送和接收通过因特网传输的通信。根据一些示例实施例，服务器可以 接收包括对应于至少一个项目(如随后将更详细地描述)的定购的信息的数据。在那些示 例实施例中，服务器还可以处理数据，使得数据适合存储在至少一个数据存储中。本领域内 的普通技术人员可以理解如何使得数据适合用于存储。仅作为一个简单例子，在服务器处 接收的数据可以包括没有保存在至少一个数据存储中的部分。例如，该数据可以包括在数 据中出现的一个或者多个加密部分，来确保因特网上传输期间的安全性。这样的加密部分 可以通过服务器来处理。可以理解，考虑除结合图9和图10所描述之外的通信布置上的变化。例如，不同 于图10中所示的变化，当顾客(消费者)家中不存在类似于网络912 (图9)的消费者侧网 络时，顾客(消费者)不能在家中操作其客户端计算机1002。而是，顾客将会使用其办公室 中、网吧中的计算机，或者使用诸如机场等公共区域的WiFi热点地区中的移动计算机。在 这样的环境中，可以存在类似于网络912的消费者侧网络。现在参考图11，图11是根据一些示例实施例用于定购存储器装置或者存储器产 品的方法1100的流程图。以下描述从“开始”到“结束”的方法1100，其考虑到了所设想的 一些不同于所示动作的一些变化。例如，在一些例子中，一些动作可以以不同于所示顺序的 顺序发生。此外，在以下描述中任何对“消费者”的引用都是指该术语广义上的含义，包括 例如，对应于图9的例子的环境中的消费者公司，或者对应于图10的例子的环境中的顾客。 类似地，下面描述中任何对“出售方”的引用也是指该术语广义上的含义，例如包括对应于 图9的例子的环境中的存储器装置制造公司，或者对应于图10的例子的环境中的存储器产 品公司。在紧接在“开始”之后示出的动作1104处，消费者将应用程序载入客户端计算机 916(图9)或者客户端计算机1002 (图10)上。在一些例子中，应用程序可以是基于因特网 浏览器的应用程序(例如，微软的InternetExplorer )，但在其他例子中，应用程序可 以采用包括不需要载入因特网浏览器的应用程序的一些其他形式。此外，在动作1104处， 在客户端计算机和出售方的网络之间建立通信。作为此方面的例子，根据在出售方的网络 服务器上保存的信息所构建的基于表格的图形用户界面(GUI)可以出现在消费者计算机 的显示器上。在动作1108处，将消费者期望定购的项目(即非易失性存储器装置或者非易失性存储器产品)的各种选项(通过显示屏或者其他装置可视地)呈现给消费者。根据一些例 子，通过呈现在显示屏上的交互式可填充表格来将其实现。参考图12，在显示屏1204上示出一个可能的可填充表格的部分1202。(应该理解 可填充定购表格通常提供至少几个定购细节的项目，尽管当前仅示出关于定购的一个细节 的表格部分，但这便于说明)。仍旧参考图12，从请求“请选择存储器装置的容量”可以确定消费者需要输入关于 其期望的存储器装置的容量的细目，作为其定购的一部分。在所示例子中，消费者具有关于 其期望的存储器装置的容量的五个选项1210a-1210e。选项1210a和1210e是二的次幂的 容量。选项1210b、1210c和1210d是非二的次幂容量。参考图11，在所示定购方法中的动作1112处，消费者输入其对于非易失性存储器 装置或者非易失性存储器产品的定购。在图12的所示示例GUI中，动作1112包括完成可填 充表格。作为该过程的一部分，消费者可以将光标1220在其中一个单选按钮1222a-1222e 上移动(每个单选按钮对应于相应的选项1210a-1210e中的一个)并且选中它。消费者随 后可以将光标1220移动到可填充表格的其他部分，以输入关于其此次定购的其它细目。如 所提及的，可填充定购表格通常提供至少几个定购细目的项目。作为另一个可能的定购细 目的一个例子，消费者可以输入其希望定购的非易失性存储器装置或者非易失性存储器产 品的数量。由此，公司消费者更可能定购相对大量的装置/产品，而单个消费者更可能定购 相对数量小的装置/产品。尽管在图12的例子中输入细目通过单选按钮，但是GUI设计领域内普通技术人员 将意识到存在多种用于输入同样或者类似细目的对单选按钮的替代。图13示出一种这样 的替代。在图13中，在显示屏1204上示出替代的可填充表格的部分1302。同样，消费者需 要输入关于其所期望的存储器装置的容量的细目，作为其定购的一部分。在所示例子中，消 费者在光标1314处的文本字段1310中键入容量。可选地，⑶I可以包括交互逻辑来在键 入细目同时验证所输入容量是合法项(即与消费者所期望容量相匹配的一个或多个存储 器装置是可供采购的)。在输入容量不是合法项的情况下可以出现一个通知，例如在文本字 段1310附近出现几个词。除了上述区别之外，图13的例子可以以其它方式类似于图12的例子。例如，在消 费者完成在文本字段1310中输入容量细目之后，消费者可以随后移动光标1220到可填充 表格的其他部分来输入关于其定购的其它细目。不是所有示例实施例限于通过⑶I定购项目。事实上，可以考虑消费者甚至可以 根本不需要查看显示屏的情况。在至少一个示例实施例中，消费者可以通过电话服务类型 的应用来输入其定购，该应用中可以通过双音多频(DTMF)信令来接受消费者输入，该信令 可通过响应于语音提示使用按键式键盘(touch tone keypad)来产生。在这样的示例实施 例中，在连续语音提示之后，可以逐一输入该定购的细目。(已知该类的定购在其他环境中 也存在，例如股票定购和家庭购物定购)。也可以使用其他替代示例实施例。现在再次参考图11，并且更具体地参考动作1112之后的流程图中的下一个示例 动作1116，在此动作处，消费者输入支付信息。在一些例子中，消费者可通过输入例如其 信号卡号和过期日期到GUI的字段中来通过信用卡支付。在其他例子中，消费者可通过使
13用一些其他形式的支付方式诸如PayPalTM来支付。也可以考虑可替代的变化。例如，如 果出售方的计算机系统有方法通过与消费者的身份相关联来获取信用卡信息，则不需要 消费者输入其信用卡信息。例如，参见Hartman等人的美国专利5，960，411号(所谓的 “One-Click”专利)。作为另一个例子，消费者可以不在购买处进行支付。例如，稍后可以 向消费者开出货单，指示在自货单日起的一段时间之内进行后续支付。在动作1120处，已经得到完成定购的必要信息，并且因此保存该定购用于随后的 处理。更具体地，定购典型地保存在出售方计算机系统中的合适存储装置中。该合适存储 装置可以采用计算机可读介质上的数据库的形式，然而也可以采用本领域内的普通技术人 员理解的其他形式的适合的存储装置。在动作1124处，定购的确认被发送到消费者。通常，确认采用一个或者多个电子 通知的形式发送给消费者。电子通知的例子包括电子邮件消息、文本消息、显示给消费者的 浏览器页面等。参考图9和10，在一些例子中，由网络920或者1020中的服务器产生用于 确认收到定购的电子通知，以便在通过通信网络908传输之后分别由客户端计算机916或 者1002直接或者最终接收。现在参考图14，图14是根据一些示例实施例的利于非易失性存储器媒体更新 的通信布置的框图。在此图中，计算机1402可以和远程计算机系统1404通过通信网络 1406(例如因特网)来通信。可替代地，计算机1402可以经由本地网络1408和通信网络 1406与远程计算机系统1404通信。关于计算机1402，可以包括(不管单独地或者与一个或者多个其它通信链接的计 算机1402组合)个人计算机、移动计算装置、移动全球定位系统(GPS)装置，智能电话、移 动(手持)游戏系统，非移动游戏系统，或者可以传输和接收由至少通信网络1406所促成 的通信的其它计算机。计算机1402包括允许计算机1402和存储器产品1424通信连接的 接口设备1420。可列举接口设备的非穷举列表包括通用串行总线(USB)端口，闪速卡读卡 器，盒带读出器，以太网端口，WiFi收发器等等，或者它们的任一适合组合。关于存储器产 品1424，示例包括非易失性存储棒，闪速卡，非易失性存储器游戏盒带，专用非易失性存储 器装置，固态驱动器(SSD)等等。所示存储器产品1424包括具有非二的次幂容量的至少一个非易失性存储器芯片 1430。根据一些示例实施例，存储器芯片1430上预装的是大量的文件(数据和/或计算机 可读指令)，这些文件占用部分但不是全部存储器芯片1430的容量(“预装”意味在存储器 产品1424销售给产品用户时或者之前保存在存储器芯片1430上，或者在存储器产品1424 的制造、安装、封装阶段期间的某一时间点保存在存储器芯片1430上)。保存在存储器芯片 1430上的文件典型地包括软件代码。作为此后称为示例一的一个例子，如果计算机1402包 括移动GPS装置，则GPS应用程序和/或道路图可以保存在存储器芯片1430上。作为此后 称为示例二的另一个例子，如果计算机1402包括游戏系统，则视频游戏可以保存在存储器 芯片1430上。还可以有其它类似例子。仍旧参考上述示例实施例，存储器产品1424的用户可以通过使用计算机1402来 从远程计算机系统下载附加的文件以便存储在具有非二的次幂容量的一个或者多个非易 失性存储器芯片1430上，从而方便地改进该存储器产品。再次参考示例一，附加的文件可 以是例如附加的道路图。关于示例二，附加的文件可以是例如视频游戏中的其它级别。根
14据至少一个示例实施例，还可以在存储预装文件的同一存储器芯片1430上保存一个或者 全部附加文件，这是因为如前所述预装文件不会占用存储器芯片1430的全部容量。此外， 由于存储器芯片1430因不需要从仅具有二的次幂容量的存储器芯片中选出而可以具有灵 活可选的大小，所以在各种例子中将要保存在存储器芯片1430上的应用程序和文件的制 作者(作者)将较少地受到针对二的次幂容量的存储器芯片尝试优化应用程序和文件的大 小的约束。 可以对所述实施例进行某些修改和变化。从而，上述实施例被认为是示例性而非 限制性的。
权利要求
一种非易失性存储器装置，包括至少一个平面，所述平面包括多个块，每个块分为多个页面，并且每个所述块沿着第一维度由用于保存数据的第一数量的存储器单元限定，并且沿着第二维度由用于保存数据的第二数量的存储器单元限定，所述非易失性存储器具有和所述平面的数据部分中的存储器单元的总数成比例相关的非二的次幂容量；以及多个行译码器，并且页面数量和行译码器数量在存储器装置中存在至少大体一对一的关系，并且每个所述行译码器配置为便于在存储器装置的相关页面上进行读出操作。
2.权利要求1所述的非易失性存储器装置，其中，所述多个行译码器是非二的次幂个 行译码器。
3.权利要求1或者2所述的非易失性存储器装置，其中，所述至少一个平面是多于两个 平面。
4.权利要求3所述的非易失性存储器装置，还包括少于所述平面数量的多个高电压发 生器，用于提供在诸如所述读出操作的存储器装置的操作期间所需的高电压。
5.权利要求3或者4所述的非易失性存储器装置，其中，所述多于两个的平面是非二的 次幂个平面。
6.权利要求1到3的任一个所述的非易失性存储器装置，还包括等于所述平面数量 的多个高电压发生器，用于提供在诸如所述读出操作的存储器装置的操作期间所需的高电 压。
7.权利要求1到6的任一项所述的非易失性存储器装置，其中，所述非易失性存储器装 置是闪速存储器装置。
8.权利要求1到6的任一项所述的非易失性存储器装置，其中，所述非易失性存储器装 置是NAND闪速存储器装置。
9.一种存储器系统，包括至少一个非易失性存储器装置，该非易失性存储器装置具有至少一个平面，该平面包 括多个块，每个块分为多个页面，每个所述块沿着第一维度由用于保存数据的第一数量的 存储器单元限定并且沿着第二维度由用于保存数据的第二数量的存储器单元限定，该存储 器装置具有和平面的数据部分中的存储器单元的总数成比例相关的非二的次幂容量；以及和存储器装置通信的控制器，该控制器包括存储装置和管理模块，所述存储装置保存 映射表，所述管理模块配置为存取映射表来执行逻辑地址到物理地址的转换，并且归属于 存储器装置的非二的次幂容量的无效物理地址被标出在映射表中。
10.权利要求9所述的存储器系统，其中所述存储器装置包括多个行译码器，并且页面 数量和行译码器数量在存储器装置中存在至少大体一对一的关系，并且每个所述行译码器 配置为便于在存储器装置的相关页面上进行读出操作。
11.权利要求10所述的存储器系统，其中，所述多个行译码器是非二的次幂个行译码O
12.权利要求9到11的任一项所述的存储器系统，其中，所述至少一个平面是多于两个平面。
13.权利要求12所述的存储器系统，所述存储器装置包括少于所述平面数量的多个高 电压发生器，用于提供在存储器装置的读出和其它操作期间所需的高电压。
14.权利要求12或者13所述的存储器系统，其中，所述多于两个的平面是非二的次幂 个平面。
15.权利要求9到14的任一项所述的存储器系统，其中所述存储器装置是NAND闪速存 储器装置，所述存储装置是静态随机存取存储器(SRAM)并且所述管理模块包括用于根据 NAND闪速转换层(NFTL)来处理逻辑地址到物理地址的转换的分配器。
16.权利要求9到14的任一项所述的存储器系统，其中，所述存储器装置是闪速存储器装置。
17.一种使用数据填写存储器控制器表的方法，该表保存在存储器控制器的随机存取 存储器中，该存储器控制器和至少一个非易失性存储器装置相通信，该非易失性存储器装 置具有保存用于存储器控制器的管理功能的数据的至少一个存储器单元阵列，该方法包 括从至少一个存储器单元阵列获取数据，该至少一个存储器单元阵列具有非二的次幂容量；处理存储器控制器中的数据来确定归属于至少一个存储器单元阵列的非二的次幂容 量的无效物理地址；和修改存储器控制器表来标出所述无效物理地址。
18.权利要求17所述的方法，其中，所述至少一个存储器单元阵列是大于二的多个存 储器单元阵列，大于二的所述数量是非二的次幂数量。
19.权利要求17或者18的方法，还包括修改相同的存储器控制器表来标出坏的存储器单元。
20.权利要求17到19的任一项所述的方法，其中，所述数据从至少一个存储器单元阵 列的页面中的备用字段获取。
21.一种能够发送和接收经由因特网传输的通信的网络，该网络包括 至少一个服务器；和与该服务器通信的至少一个数据保存装置，并且该服务器用于i)接收包含信息的数据，该信息对应于对于至少一个项目的定购，该至 少一个项目包括具有非二的次幂容量的至少一个非易失性存储器芯片；ii)处理数据以使 该数据适合存储在至少一个数据保存装置中；和iii)产生电子通知，该电子通知适于通过 因特网传输，用来向消费者提供对于定购接收的确认。
22.权利要求21所述的网络，其中，所述服务器是存储器装置制造公司的服务器。
23.权利要求21所述的网络，其中，所述电子通知是电子邮件。
24.权利要求21所述的网络，其中，所述消费者是公司实体。
25.权利要求21所述的网络，其中，所述非易失性存储器芯片具有非二的次幂个行译码器。
26.权利要求21所述的网络，其中，所述非易失性存储器芯片具有非二的次幂个平面。
全文摘要
本发明披露具有非二的次幂存储容量的非易失性存储器装置。该非易失性存储器装置包括至少一个平面。该平面包括多个块，每个块分为多个页面，并且每个块沿着第一维度由用于保存数据的第一数量的存储器单元限定，并且沿着第二维度由用于保存数据的第二数量的存储器单元限定。非易失性存储器具有和平面中的存储器单元的总数成比例相关的非二的次幂容量。非易失性存储器还包括多个行译码器。对于页面数量和行译码器数量在存储器装置中存在至少大体一对一的关系。每个行译码器配置为利于在存储器装置的相关页面上进行读出操作。
文档编号G11C16/08GK101911202SQ200880124789
公开日2010年12月8日 申请日期2008年12月16日 优先权日2008年1月17日
发明者D·A·哈蒙德, 金镇祺 申请人:莫塞德技术公司