地址检测电路和地址检测方法

专利名称：地址检测电路和地址检测方法
技术领域：
本发明涉及地址检观lj电路和地址检观'J方法。
背景技术：
为了以高精确度对光盘执行数据的读取和写入，要求以高精确度 检测光盘上的位置。为了检测光盘上的位置，需要从光盘本身读出指 示光盘上的位置的地址信息。
将地址信息存储在光盘中的方法包括(1)调制沿着数据轨道弯曲
的摆动(wobble)的方法，和(2)将地址信息写在数据轨道上的方法。 能够通过读出被存储在光盘中的地址信息检测光盘上的位置。
在光盘中，预先形成了螺旋状的数据轨道。由在光盘中形成的凹 凸部分的延伸形成数据轨道。更加具体地，在凹部分的底表面和/或凸 部分的上表面上形成数据轨道。通过沿着凸部分的延伸方向调制凸部 分的边缘形成摆动。
日本未经审查的专利申请公开No.2005-50469(在下文中被称为专 利文献1)、日本未经审查的专利申请公开No.2003-85749 (在下文中 被称为专利文献2 )、以及日本未经审查的专利申请公开 No.2002-329329 (在下文中被称为专利文献3)均公布了从光盘获得地 址的技术。
专利文献1公布了一种地址检测方法，该方法防止了由当由于记 录数据的状态导致地址的同步状态变得不稳定时的诸如偏离轨道的错 误引起的处理的中断。专利文献2公布了一种提供具有ADIP的地址信息的高可靠性的再现装置的技术。专利文献3公布一种技术，该技术 用于即使当用户数据通过随机移位被记录在记录区域中时可靠地检测 同步标记并且用于根据检测到的同步标记可靠地再现用户数据。
顺便地，为了在短时间内检测指示光盘上的位置的地址信息，可 以从从被写入在数据轨道的数据读出的信号(在下文中被称为数据信
号)检测地址。然而，被存储在数据轨道中的数据可能被存储在光盘 中远离预先设置的指示数据的开始/结束位置等等的基准位置的位置。 当基于此种数据检测地址时，除非执行了任何校正处理，否则记录数 据可能被重写到远离基准位置的位置。如果在此种条件下重复地重写 数据，那么可能出现诸如记录数据的间隙或者覆写的现象，这可能使 得光盘中的记录质量劣化。
通过校正获取地址的时序可以解决此问题。然而，由于关于基准 位置的数据的偏离量不确定，因此即使在按某时间段利用偏移检测地 址时，也可能不能处理数据的偏离。
注意的是，因为能够根据前述的基准位置获得时序，所以可以通 过从从被形成在光盘中的摆动读出的ADIP (预刻槽地址)信号检测地 址来实现抑制光盘的记录质量的劣化。然而，在这样的情况下，需要 相当长的时间来检测地址信息。结果，可能阻碍了在短时间内检测光 盘上的位置。

发明内容
本发明已经发现下述问题，即，很难表现出在实现在短时间段内 的地址检测的同时对于数据相对于基准位置的偏离的容许性。
本发明的实施例的第一示例性方面是地址检测电路，该地址检测 电路包括校正信号生成器，该校正信号生成器基于从光盘的摆动读出
的ADIP (预刻槽地址)信号生成多个时序校正信号，时序校正信号彼
6此具有不同的周期；校正信号选择器，该校正信号选择器选择由校正
信号生成器生成的时序校正信号中的一个并且输出所选择的信号；以
及时序校正器，该时序校正器在根据从校正信号选择器传输的时序校 正信号的时序输出基于从光盘的数据轨道读出的数据信号检测的数据 地址。
根据地址检测电路，能够通过基于ADIP信号生成的每个具有不 同的周期的多个时序校正信号中的任何一个调整数据地址的输出时 序。因此，能够表现出在实现短的时间段内的地址获取的同时相对于 基准位置的数据的偏离的容许性。
本发明的实施例的第二示例性方面是地址检测方法，该地址检测 方法检测指示光盘上的位置的地址，该方法包括基于从光盘的摆动读 出的ADIP (预刻槽地址)信号生成多个时序校正信号，该时序校正信 号彼此具有不同的周期；选择多个生成的时序校正信号中的一个；以 及在根据所选择的时序校正信号的时序输出基于从光盘的数据轨道读 出的数据信号检测的数据地址。


根据以下结合附图对某些示例性实施例的描述，以上和其它示例 性方面、优点和特征将更加明显，其中
图1A和1B是根据本发明的第一示例性实施例的关于ADIP格式 的说明图2是根据本发明的第一示例性实施例的关于数据格式的说明图； 图3是根据本发明的第一示例性实施例的关于随机移位的说明图； 图4是示出根据本发明的第一示例性实施例的ADIP字和AUN之 间的关系的说明图5是根据本发明的第一示例性实施例的地址检测电路的示意性
框图6是示出根据本发明的第一示例性实施例的定序器的操作状态的说明图7是示出根据本发明的第一示例性实施例的定序器的操作状态 的说明图8是示出根据本发明的第一示例性实施例的定序器的操作状态 的说明图9是用于描述根据本发明的第一示例性实施例的地址检测电路 的操作的时序图io是用于描述根据本发明的第一示例性实施例的地址检测电路
的操作的时序图ll是用于描述根据本发明的第一示例性实施例的地址检测电路 的操作的时序图12是用于描述根据本发明的第一示例性实施例的地址检测电路 的操作的时序图；以及
图13是示出根据本发明的第一示例性实施例的光学拾取装置的示 意性构造的框图。
具体实施例方式
在下文中，将会参考图1A至13描述本发明的第一示例性实施例。 图1A和1B是关于ADIP格式的说明图。图2是关于数据格式的说明 图。图3是关于随机移位的说明图。图4是示出ADIP字和AUN之间 的关系的说明图。图5是地址检测电路的示意性框图。图6至图8是 每个示出定序器的操作状态的说明图。图9至图12是每个描述地址检 测电路的操作的时序图。图13是示出光学拾取装置的示意性构造的框 图。
首先参考图1至图4，将会描述BD(蓝光盘)中的ADIP格式和 数据格式。通过摆动调制系统存储在光盘中的地址信息可以被简单地 称为ADIP (预刻槽地址)。此外，在BD-R/RE中，MSK (最小移频 键控)系统被采用作为摆动调制系统。在MSK系统中，在"0"和"1"
8之间的信号波形的变化大，从而可以以相对高的精确度检测地址位。
参考图1A和1B，将会描述ADIP格式。在ADIP格式中，指定 了三种单元作为ADIP单元、ADIP字、以及RUB (记录单元块)。
ADIP单元是建立同步的单元。被布置在ADIP单元的顶部的MSK (最小频移键控)表示同步信号。ADIP单元由56个摆动组成。 一个 摆动对应于69T (其中T表示是记录最小单元的信道时钟)。
ADIP单元被划分为数据单元0/1,和同步0/1/2/3单元。数据单元 0/1根据中间MSK的位置指示地址的位值0/1。同步0/1/2/3单元指示 稍后将会描述的ADIP字的同步信号。
ADIP字是用于解码地址的单元。ADIP字由83个ADIP单元组成。 在从ADIP字的顶部开始的第2、第4、第6、以及第8个ADIP单元中， 同步0/1/2/3单元被安排为指示ADIP字的同步信号。指示地址的数据 单元0/1被安排在第10个ADIP单元及其后的单元中。还通过ADIP 字的单元执行用于地址的错误检测和校正。
RUB (记录单元块)是用于将地址数据记录在盘上的最小单元， 并且由3个ADIP字组成。
现在参考图2，将会描述BD的数据格式。作为BD的数据格式， 指定了被称为帧、AUN (地址单元数目)、以及簇(cluster)的三种单 元。
如图2中所示，帧由28个摆动组成，并且同步信号(在下文中被 称为帧同步)被安排在每个帧的每个顶部。
AUN是用于解密数据地址的单元。AUN由31个帧组成。AUN的顶部中的帧同步(在下文中被称为帧同步0)具有能够区别AUN之间
的中断(break)的同歩图案(pattern)。
簇是解码数据的单元。簇由16个AUN组成。
通过分别将Run-in (40个摆动)/Run-out (16个摆动)与簇的顶 部和底部组合生成记录数据。Run-in/Run-out (开始/结束)是用于以高 速将数据系统PLL引入的数据图案，并且即使在区域被从未被记录的 区域移动到记录区域立即之后数据再现也变得可能。如从图2中清楚 地看到的，建立了 3个ADIP字—16个AUN的关系。
如图3中所示，在BD中指定了数据的记录开始/结束的基准位置。 ADIP字O的顶部被设置为记录基准位置。然而，如果光盘上的数据在 该基准位置被重复地重写，那么在用于绑定数据(在下文中被称为链 接)的位置中盘可能被劣化。为了防止这一点，在BD中采用了随机移 位链接位置(在下文中被称为随机移位)的方法。更加具体地，如图3 中示意性地示出的，数据要被写入的位置被在从基准位置开始大约从 -2.35摆动至+2.33摆动的范围内移位。
当通过如前述(1)中描述的调制沿着数据轨道弯曲的摆动的方法 基于被存储在光盘中的ADIP检测光盘上的位置时(在下文中可以被称 为当通过ADIP基准检测位置时)，由于基准位置被设置到ADIP字0 的顶部，因此可以以高精确度检测基准位置。然而，为了检测光盘上 的位置，至少要求在建立了 ADIP字和ADIP单元的同步之后从ADIP 字解码ADIP地址。由于要求此种处理时间时，因此增加了检测光盘上 的位置的时间。
另一方面，当通过如前述(2)中所述的将地址信息写入数据轨道 中的方法基于被写入光盘中的地址信息检测光盘上的位置时(在下文 中可以被称为当通过数据基准检测位置时)，能够在短于前述技术的
10时间内检测到光盘上的位置。然而，关于基准位置的数据的偏离量是 不确定的，并因此，除非执行了任何校正处理，否则记录数据可能被 写入远离基准位置的位置。
当通过数据基准检测位置时，可以利用短于ADIP字的AUN的单 元解码地址(参见图4)。因此，当通过数据基准检测位置时，可以在 比通过ADIP基准检测位置的情况下短的时间内检测到地址。如图4中 所示，各个ADIP的长度对应于大约5.3个AUN ( 16/3 AUN)。从图4 中清楚地看到的，利用3个ADIP字—16个AUN的关系建立同步。
基于前面的描述，将会详细地描述本发明的示例性实施例。
图5示出地址检测电路108。如图5中所示，地址检测电路108 包括数据地址检测器51、数据同步信号生成器52、 ADIP地址检测器 53、 ADIP同步信号生成器54、校正信号生成器55、选择器(校正信 号选择器)56、数据地址保持电路(第一数据地址保持电路)57、时 序校正器58、数据时序生成器59、以及ADIP地址保持电路60。
数据地址检测器51和数据同步信号生成器52形成数据基准检测 器511，该数据基准检测器511基于从数据轨道读出的数据信号生成数 据同步信号和数据地址(地址信息)。ADIP地址检测器53和ADIP 同步信号生成器54形成ADIP基准检测器533，该ADIP基准检测器 533基于从摆动读出的ADIP信号生成ADIP同步信号和ADIP地址(地 址信息)。
时序校正器58包括预置/进位控制器(控制器)581，和计数器(第 二数据地址保持电路)582。
校正信号生成器55包括ADIP单元同步定序器(判断单元)551、 ADIP字同步定序器(判断单元)522、以及ADIP地址同步定序器(判
11断单元)553。为了方便解释，这些电路可以被称为定序器551、 552、 以及553。
校正信号生成器55进一步包括ADIP单元时序生成器(时序校正 信号生成单元)554、 ADIP字时序生成器(时序信号生成单元)555、 以及ADIP地址时序生成器557。在下文中这些电路可以被简单地称为 时序生成器554、 555以及557。校正信号生成器55进一步包括转换器 558。时序生成器557和转换器558形成时序校正信号生成器(时序校 正信号生成单元)556。
来自于摆动电路106的ADIP信号和CL2被提供给地址检测电路 108(参见图13)。此外，来自于RF电路107的数据再现信号和CL1 被提供给地址检测电路108。
地址检测电路108基于ADIP信号获得ADIP基准地址。此外，地 址检测电路108基于数据再现信号获得数据基准地址。如将从下面的 描述中清楚地看到的，在示例性实施例中，通过基于ADIP信号生成的 每个具有不同的周期的多个时序校正信号中的任何一个调整数据地址
的输出时序。这样，能够在短时间内实现地址获取，并且表现出对于 数据偏离基准位置的容许性。
摆动信号从光学头104 (参见图13)提供给摆动电路106。摆动电 路106对从光学头104输入的摆动信号顺序地执行A/D (模拟/数字) 转换和解码。通过在摆动电路106中的处理生成ADIP信号。如上所述， ADIP (预刻槽地址)是通过摆动调制存储在盘101中的地址信息。
CL2是与摆动信号同步的时钟。时钟CL2从摆动电路106提供给 地址生成器108。摆动电路106包括PLL (锁相环)，该PLL (锁相环) 从光学头104接收摆动信号作为输入信号。摆动电路106根据PLL的 任何任意的倍速生 摆动参考时钟CL2。数据再现信号是通过A/D转换通过光学头104读出的RF信号获 得的数字信号。RF信号从光学头104提供给RF电路107。RF电路107 对RF信号执行A/D转换处理。通过RF电路107的处理产生根据RF 信号的数据再现信号。
CL1是与RF信号同步的时钟。RF电路107包括PLL，该PLL从 光学头104接收RF信号作为输入信号。RF电路107根据PLL的任何 任意倍速生成RF参考时钟CL1 。
在下文中，将会描述包括在图5中所示的地址检测电路108中的 功能块。注意的是，地址检测电路108由被嵌入在LSI芯片等等中的 功能电路形成。可以通过软件实施地址检测电路108的全部或一部分。
首先，将会描述被包括在地址检测电路108中的功能块之间的连 接关系。
数据地址检测器51的输出被连接至数据地址保持电路57。数据地 址保持电路57的输出被连接至预置/进位控制器581。预置/进位控制器 581的输出被连接至计数器582。
数据地址检测器51的输出被连接至数据同步信号生成器52。数据 同步信号生成器52的输出被连接至数据时序生成器59。数据时序生成 器59的输出被连接至数据地址保持电路57。此外，数据时序生成器 59的输出被连接至预置/进位控制器581。
ADIP地址检测器53的输出被连接至ADIP地址保持电路60、ADIP 地址时序生成器557、以及ADIP地址同步定序器553。
ADIP地址检测器53的输出还被连接至ADIP同步信号生成器54。
13ADIP同步信号生成器54的输出被连接至ADIP单元同步定序器551。 此外，ADIP同步信号生成器54的输出被连接至ADIP字同步定序器 552。
ADIP单元同步定序器551的输出被连接至ADIP单元时序生成器
554。 ADIP单元时序生成器554的输出被连接至选择器56。
ADIP字同步定序器552的输出被连接至ADIP字时序生成器555。 ADIP字时序生成器555的输出被连接至ADIP地址保持电路60。
ADIP地址同步定序器553的输出被连接至ADIP地址时序生成器 557。 ADIP地址时序生成器557的输出被连接至转换器558。转换器 558的输出被连接至选择器56。此外，ADIP地址同步定序器553的输 出被连接至选择器56。选择器56的输出被连接至预置/进位控制器581 。
ADIP单元同步定序器551的输出被连接至ADIP字同步定序器
552。 ADIP字同步定序器552的输出被连接至ADIP地址同步定序器
553。
ADIP单元时序生成器554的输出被连接至ADIP字时序生成器
555。 ADIP字时序生成器555的输出被连接至ADIP地址时序生成器 557。
如图5中所示，根据时钟CL1操作数据同步信号生成器52和数 据时序生成器59。根据时钟CL2操作ADIP同步信号生成器54、定序 器551至553、时序生成器554至557、转换器558、选择器56、数据 地址保持电路57、时序校正器58、以及ADIP地址保持电路60。
接下来，将会描述被包括在地址检测电路108中的功能块的功能。数据地址检测器51从数据再现信号检测数据地址，并且将检测到
的数据地址输出至数据地址保持电路57。更加具体地，数据地址检测 器51检测地址位，并且基于检测到的地址位执行地址的解码和错误检 测/校正。
数据同步信号生成器52基于从数据地址检测器51输出的地址再 现信号生成与是数据格式单元的帧同步的帧同步信号。更加具体地， 数据同步信号生成器52基于被包括在帧中的帧同步的识别生成帧单元 的同步信号。
ADIP地址检测器53基于ADIP信号检测ADIP数据地址并且将检 测到的地址输出至ADIP地址保持电路60。更加具体地，ADIP地址检 测器53检测地址位，并且基于检测到的地址位执行地址的解码和错误 检测/校正。
ADIP同步信号生成器54基于从ADIP地址检测器53输出的ADIP 数据地址生成是ADIP格式单元的ADIP单元周期的ADIP单元同步信 号。ADIP同步信号生成器54将生成的ADIP单元同步信号输出至ADIP 单元同步定序器551。
此外，ADIP同步信号生成器54基于从ADIP地址检测器53输出 的ADIP数据地址生成是ADIP格式单元的ADIP字周期的ADIP字同 步信号。ADIP同步信号生成器54将生成的ADIP字同步信号输出至 ADIP字同步定序器552。
ADIP单元同步定序器551监测ADIP单元同步信号的周期是否是 特定的周期(56摆动周期)。将会参考图6描述ADIP单元同步定序 器551的状态转变。
如图6中所示，ADIP单元同步定序器551转变通过向后保护状态(S000)、同步状态(S001)、以及向前保护状态(S002)的三种状态。
定序器551在初始状态中处于向后保护状态(S000)。当在恒定 周期(56个摆动周期)中连续地或者累积地检测到ADIP单元同步信 号(在下文中可以被简单地称为同步信号Sl)时，定序器551转变到 同步状态(S001)。当不能在56摆动周期中连续地或者累积地检测到 同步信号S1时，定序器551保持在向后保护状态(S000)中。在向后 保护状态(S000)中还没有建立同步。
定序器551在同步状态(S001)中监测同步信号Sl的检测在56 摆动周期中是否被保持。当在56摆动周期(在同步状态)中能够检测 到同步信号S1时，定序器551保持在同步状态(S001)中。当即使在 当周期超出56摆动周期时仅检测同步信号Sl —次时，定序器551转 变到向前保护状态(S002)。
定序器551在向前保护状态(S002)中检查同步信号Sl的检测时 序是否完全处于56摆动周期之外。更加具体地，定序器551检查是否 能够在56摆动周期中再次检测到同步信号Sl。当即使在56摆动周期 中检测到同步信号Sl —次时，定序器551返回到同步状态(S001)中。 当在56摆动周期中既不能连续地也不能累积地检测到同步信号S1时， 定序器551转变到向后保护状态(S000)。
定序器551在同步状态(S001)和向前保护状态(S002)中将锁 信号S3从L电平设置为H电平。通过将锁信号S3设置为H电平，能 够通知ADIP字同步定序器552在ADIP单元级中建立了同步。在此描 述中，假定也在向前保护状态(S002)中建立了同步。
当从向后保护状态(S000)转变到同步状态(S001)时，定序器 551将预置信号S4输出至ADIP单元时序生成器554。时序生成器554通过预置信号S4作为触发器幵始自运行。如稍后所述，时序生成器554 是在56摆动周期(ADIP单元周期)中生成时序信号的电路。时序生 成器554利用预置信号S4获取初始值，并且其后，为自运行计数时钟 CL2白勺曰寸钟数目。
ADIP字同步定序器552监测ADIP字同步信号的周期是否是特定 的周期(83ADIP单元周期)。将会参考图7描述ADIP字同步定序器 552的状态转变。
如图7中所示，ADIP字同步定序器552转变通过初始状态(S010)、 向后保护状态(S01O 、同步状态(S012)以及向前保护状态(S013) 的四种状态。
定序器552在初始状态下等待直到定序器551从向后保护状态 (S000)转变到同步状态(S001)。当锁信号S3被从L电平转变成H 电平时，定序器552从初始状态(S010)转变成向后保护状态(S011)。 当锁信号S3处于L电平时，定序器552保持在初始状态下(S010)。
定序器552在向后保护状态(S011)中监测在特定周期(83 ADIP 单元)中是否能够连续地或者累积地检测ADIP字同步信号S7 (在下 文中可以被简单地称为同步信号S7)。当能够在83 ADIP单元周期中 连续地或者累积地检测到同步信号S7时，定序器552转变到同步状态 (S012)。当不能在83 ADIP单元周期中连续地或者累积地检测到同 步信号S7时，定序器552保持在向后保护状态(S011)中。
定序器552在同步状态(S012)中监测83 ADIP单元周期中的同 步信号S7的检测是否能够被保持。当(在同步状态下)在83ADIP单 元周期中检测到同步信号S7时，定序器552保持在同步状态(S012) 中。如果即使在偏离83ADIP单元周期的时序仅检测到同步信号S7 — 次，则定序器552转变到向前保护状态(S013)。
17定序器552在向前保护状态(S013)中检查同步信号S7的检测时 序是否完全偏离83 ADIP单元周期。更具体地，定序器552检查是否 可以在83 ADIP单元周期中再次检测到同步信号S7。当即使在83 ADIP 单元周期中仅检测到同步信号S7 —次时，定序器552返回到同步状态 (S012)。当不能在83 ADIP单元周期中连续地或者累积地检测到同 步信号S7时，定序器552转变到初始状态(S010)。
当锁信号S3处于L电平时定序器552在任何状态中转变到初始状 态(S010)，并且保持在初始状态(S010)中直到锁信号S3被从L电 平变为H电平。
在同步状态(S012)或者向前保护状态(S013)中定序器552将 锁信号S9从L电平变为H电平。通过将锁信号S9设置为H电平，能 够通知ADIP地址同步定序器553在ADIP字电平中建立了同步。在此 描述中，假定在向前保护状态(S013)中也建立了同步。
当从向后保护状态(S011)转变到同步状态(S012)时定序器552 将预置信号S10输出至ADIP字时序生成器555。时序生成器555基于 预置信号S10开始自运行。如稍后所述，时序生成器555是在83 ADIP 周期(ADIP字周期)中生成时序信号的电路。时序生成器555利用预 置信号S10获取初始值，并且其后，计数时钟CL2的时钟的数目，并 且基于来自于时序生成器554的进位信号执行自运行。
ADIP地址同步定序器553检査从ADIP地址检测器53输出的 ADIP地址的可靠性，并且当确保了可靠性时，它将预置信号S15输出 至ADIP地址时序生成器557。现在参考图8,将会描述ADIP地址同 步定序器553的状态转变。
如图8中所示，ADIP地址同步定序器553转变通过初始状态(S020)、地址判断状态(S021)以及同步状态(S022)的三种状态。
定序器553在初始状态(S020)下等待直到定序器552转变到同 步状态(S012)。当锁信号S9被从L电平变成H电平时，定序器553 转变到地址判断状态(S021)。当锁信号S9处于L电平时定序器553 保持在初始状态(S020)中。
定序器553在地址判断状态(S021)中判断在时间上连续地输入 的ADIP地址S12的地址值是否是连续的。例如，定序器553比较现在 时间的地址值和前面地址值，以便于通过预先确定的值(例如，1)确 定地址值是否是不同的。当在地址值中存在连续性时，定序器553转 变到同步状态(S022)。当在地址值中不存在连续性时，定序器553 保持在地址判断状态(S021)中。通过检查地址值的连续性，能够防 止基于不连续的ADIP地址的时序生成。
在同步状态(S022)下定序器553将预置信号S15输出至ADIP 地址时序生成器557。时序生成器557根据预置信号S15接收从ADIP 地址检测器53输出的ADIP地址的地址值并且将此地址值输出至转换 器558。
当锁信号S9处于L电平时定序器553在任何状态下转变到初始状 态(S020)，并且保持在初始状态(S020)直到锁信号S9从L电平变 到H电平。
在同步状态(S022)中定序器553将锁信号S14从L电平变成H 电平。通过将锁信号S14设置成H电平，能够通知选择器56在ADIP 地址电平中建立了同步。
ADIP单元时序生成器554生成ADIP单元周期的时序。时序生成 器554包括计数0至55作为一个周期的计数器。根据1个ADIP单元(56个摆动)设置计数器的一个周期。时序生成器554根据时钟CL2 的脉冲的计数(+ 1)以1递增计数值。当计数值等于零时，时序生成 器554输出时序校正脉冲。当计数器的计数值被从55变成0时，时序 生成器554将进位信号输出至ADIP字时序生成器555。类似地，时序 生成器554将时序校正信号输出至选择器56。
或者，可以在长于ADIP单元的周期的周期中从时序生成器554 输出时序校正脉冲。这样，能够增加吸收记录数据的偏离的范围。简 言之，能够表现出对于数据相对于基准位置的偏离的容许性。
在ADIP字周期(83ADIP单元周期)中ADIP字时序生成器555 生成时序。时序生成器555包括计数0至82作为一个周期的计数器。 根据1 ADIP字(83个ADIP单元)设置计数器的一个周期。根据时钟 CL2的脉冲的计数(+ 1)时序生成器555以1递增计数值。此外，根 据来自于ADIP单元时序生成器554的进位信号的计数(=1)时序生成 器555以1递增计数值。根据计数器的计数值时序生成器555生成并 且输出时序信号S8。当计数器的计数值被从82变成0时，时序生成器 555将进位信号输出至ADIP地址时序生成器557。
ADIP地址时序生成器557包括计数器，保持ADIP地址的地址值 并且输出该值。时序生成器557根据预置信号S15接收从ADIP地址检 测器53输出的ADIP地址的地址值。其后，根据时钟CL2的脉冲的计 数(+ 1)时序生成器557以1递增保持的地址值。此外，根据从ADIP 字时序生成器555输出的进位信号时序生成器557以1递增保持的地 址值。
转换器558基于从ADIP地址时序生成器557输出的ADIP地址生 成AUN周期的时序校正信号S17。如图4中所示，ADIP字和AUN相 互关联。转换器558解码ADIP地址，指定ADIP字的偏移数，并且基 于图4的对应关系计数AUN的时序。然后，转换器558输出AUN周
20期的时序校正信号sn。
注意的是，可以在长于AUN周期的周期(N (N:自然数)XAUN 周期)中从转换器558输出时序校正脉冲。这样，能够增加吸收记录 数据的偏离的范围。简言之，能够表现出对于数据相对于基准位置的 偏离的容许性。
选择器56基于锁信号S14选择时序校正信号S6或者时序校正信 号S17，并且将所选择的信号输出至预置/进位控制器581作为时序校 正信号S19。
当锁信号S14处于L电平时选择器56选择并且输出时序校正信号 S6。当锁信号S14处于H电平时选择器56选择并且输出时序校正信号 S17。如上所述，当ADIP地址同步定序器553处于同步状态(S022) 时锁信号S14被设置为H电平。在确保了 ADIP地址的连续性时锁信 号S14第一次变成H电平。
在本示例性实施例中，首先选择短周期的时序校正信号S6，并且 其后，选择长周期的时序校正信号S17。因此，能够增加吸收记录数据 的偏离的范围。即，能够表现出对于数据相对于基准位置的偏离的容 许性。
数据时序生成器59基于帧同步信号生成AUN周期的时序信号 S20，并且将该信号输出至数据地址保持电路57。当基于帧同步信号检 测到被写入盘101的数据的末帧时数据时序生成器59将末帧信号S22 从L电平变成H电平，并且将信号输出至预置/进位控制器581。
数据地址保持电路57基于从数据时序生成器59输出的时序信 S20锁存从数据地址检测器51输出的数据地址S18。当时序校正信号S19处于H电平时预置/进位控制器581预置通过 数据地址保持电路57保持在计数器582中的数据地址。
当H电平的末帧信号S22被输入时预置/进位控制器581强制性地 增加计数器582。换言之，当末帧信号S22被输入时，即使当时序校正 信号S19处于H电平时，预置/进位控制器581也不预置被保持在计数 器582中的数据地址保持电路57中的数据地址。在从数据被从盘101 中读出时到数据地址保持电路57的地址值被更新时发生解码延迟。通 过在更新被保持在数据地址保持电路57中的值之前增加计数器582， 能够防止解码延迟的影响。
计数器582根据预置/进位控制器581的控制输出地址值。
ADIP地址保持电路60基于从ADIP字时序控制器555输出的时 序信号S8锁存从ADIP地址检测器53输出的ADIP地址。
接下来参考图9至图12，将会描述地址检测电路108的操作。
将会首先参考图9中所示的时序图进行描述。
首先，ADIP地址检测器53基于ADIP信号检测ADIP数据地址， 并且将检测到的地址输出至ADIP地址保持电路60。此外，ADIP同步 信号生成器54基于接收到的ADIP信号生成ADIP单元同步信号Sl。 如图9中所示，对于每隔1个ADIP单元从ADIP同步信号生成器54 输出ADIP单元同步信号Sl。
ADIP单元同步定序器551在第一状态中处于向后保护状态(S000) 中。如图9中所示，当在某周期中连续地检测同步信号Sl时，ADIP 单元同步定序器551转变到同步状态(S001)。然后，如图9中所示， 定序器551将锁信号S3设置为H电平。此外，定序器551监测在56摆动周期中是否检测到同步信号Sl。此外，如图9中所示，定序器551 将预置信号S4输出至ADIP单元时序生成器554。然后，如图9中所 示，时序生成器554基于时钟CL2开始一个摆动周期中的计数操作。 时序生成器554在计数值等于零的时序输出时序校正信号S6。
当锁信号S14处于L电平时，选择器56输出时序校正信号S6作 为时序校正信号S19。从当定序器551从向后保护状态(S000)转变到 同步状态(S001)时生成时序校正信号S6。因此，能够在相对短的时 段内生成用于校正获取数据地址的时间点的时序校正信号。这时，其 它的时序校正信号S17没有被连接至选择器56。
当在56摆动周期中不能够检测到同步信号Sl时，定序器551转 变到向后保护状态(S002)。当在56摆动周期中不能够检测到同步信 号Sl时定序器551转变到向后保护状态(S000)。当状态从向前保护 状态转变到向后保护状态时，定序器551将锁信号S3从H电平变成L 电平。这样，定序器552被强制性地设置为初始状态(S010)。
接下来参考图10，将会进一步详细地描述地址检测电路108的操 作。图9是其中图10的(a)中所示的虚线部分被放大的图。
如图10中所示，当锁信号S3被设置为H电平时，定序器552从 初始状态(S010)转变到向后保护状态(S011)。定序器552监测是 否在83 ADIP单元周期中能够检测到同步信号S7。通过ADIP地址检 测器53和ADIP同步信号生成器54的操作生成同步信号S7，并且同 步信号S7被连接至定序器552。
当在83 ADIP单元周期中能够连续地检测到同步信号S7时，定序 器552从向后保护状态(S011)转变到同步状态(S012)。然后，定 序器552将锁信号S9输出至定序器553。此外，定序器552将预置信 号S10输出至ADIP字时序生成器555。 ADIP字时序生成器555根据预置信号S10从事先设置为初始值的值基于时钟CL2开始计数操作。
时序生成器555生成并且输出根据计数器的计数值的时序信号S8。
注意的是，当在83 ADIP单元周期中不能够检测到同步信号S7 时，定序器552转变到向前保护状态(S013)。当在83 ADIP单元周 期中不能够再次检测到同步信号S7时定序器552转变到初始状态 (S010)。当状态从向前保护状态(S013)转变到初始状态(S010) 时，定序器552将锁信号S9从H电平变成L电平。因此，定序器553 被强制性地设置为初始状态(S020)。
现在参考图U，将会进一步描述地址检测电路108的操作。注意 的是，图10是其中图11的(b)中所示的虚线部分被放大的图。
当锁信号S9变成H电平时，定序器553从初始状态(S020)转 变到地址判断状态(S021)。定序器553确定在时间上连续地输入的 ADIP地址S12的地址值是否是连续的。当确保地址值是连续的时，定 序器553从地址判断状态(S021)转变到同步状态(S022)。然后， 定序器553将H电平的锁信号S14输出至选择器56。此外，定序器553 将预置信号S15输出至时序生成器557。时序生成器557根据预置信号 S15接收来自于ADIP地址检测器53的ADIP地址的地址值。其后，时 序生成器557根据进位信号执行地址增加。转换器558基于从ADIP地 址时序生成器557输出的ADIP地址生成AUN周期的时序校正信号 S17。
在锁信号S14变成H电平之后，选择器56以一定延迟输出时序 校正信号S17作为时序校正信号S19。
当时序校正信号S19处于H电平时预置/进位控制器581预置被保 持在计数器582中的数据地址保持电路57中的数据地址。然而，当H 电平的末帧信号S22被输入时，预置/进位控制器581强制性地增加计数器582。从当数据被从盘101中读出到当数据地址保持电路57的地 址值被更新发生解码延迟。通过在更新被保持在数据地址保持电路57 中的值之前增加计数器582能够防止解码延迟的影响。
注意的是，当不能够确保地址值的连续性时定序器553保持在地 址判断状态下。此外，当锁信号S9变成L电平时在任何状态中定序器 553转变为初始状态(S020)。
参考图12，将会描述地址检测电路108的操作。
如图12中所示，获取数据地址S18和时序信号S20的时间点变化。 因此，随着时间上的变化在数据地址保持电路57中设置地址。当基于 在数据地址保持电路57中设置的数据地址检测到地址时，由于获取地 址的时序的波动可能导致降低光盘的数据存储质量。
在第一示例性实施例中，如图12中所示，选择器56选择并且输 出基于ADIP信号生成的时序校正信号S6作为时序校正信号S19。通 过利用时序校正信号S19调整数据地址的输出时序，获取地址的时序 能够与光盘上的基准位置一致。
如图12中所示，当数据时序生成器59检测末帧时，末帧信号S22 被输出至预置/进位控制器581。在检测末帧信号S22时预置/进位控制 器581强制性地增加计数器582。通过在更新被保持在数据地址保持电 路57中的值之前增加计数器582，能够防止解码延迟的影响。
如将从前述描述中清楚地看到的，为了减少获取地址所需要的时 间段除了 ADIP基准地址检测之外还执行数据基准地址检测。这时，基 于基于ADIP信号生成的时序校正信号调整数据地址的输出时序。因 此，能够根据光盘上的基准位置获得地址。
25当通过ADIP基准检测地址时，由于从摆动读出的摆动信号的失 真等等可能很难检测精确的地址获取时序。当通过数据基准检测地址
时，从被从数据轨道中读出的数据信号检测地址和时序，从而几乎没 有受到摆动信号的质量的影响。
此外，根据示例性实施例，为了根据光盘上的基准位置检测地址， 通过其周期相互不同的两个时序校正信号(ADIP单元周期的时序校正
信号S6、 AUN周期的时序校正信号S17)中的一个调整数据地址的输 出时序。首先通过短周期的时序校正信号S6调整数据地址的输出时序， 然后通过长周期的时序校正信号S17调整数据地址的输出时序。因此， 能够增加吸收记录数据的偏离的范围。总之，能够表现出对于数据相 对于基准位置的偏离的容许性。
此外，为了增加时序校正信号的可靠性，通过定序器551和552 确定ADIP地址或者同步信号的状态，并且其后通过时序生成器554、 555以及556生成时序校正信号或者时序信号。因此，能够有效地抑制 由于错误导致的在获取地址的时序的错误的发生。
最后，参考图13，将会描述其中嵌入地址检测电路108的光盘装 置的示意性块构造。注意的是，光盘的具体构造可以是任何构造。此 外，由于光盘的具体构造对本领域的技术人员来说是显而易见的，因 此将会省略关于它的详细描述。
轴电机102和电机驱动器103控制光盘101的旋转。光学头104 将激光束照射在光盘101上或者接收反射束，以便于执行记录/再现控 制。伺服电路105执行光学头104的聚焦/跟踪控制或者轴电机102的 旋转速度控制。摆动电路106 A/D转换或者二进制化从光学头104输 入的摆动信号，并且根据通过PLL的倍速生成摆动参考信道时钟。此 外，摆动电路106通过摆动信号的检测检测MSK调制器，并且生成 ADIP的同步信号和地址信息。RP电路107 A/D转换或者二进制化从光学头104输入的RF信号，并且根据通过PLL的倍速生成RF参考信 道时钟。此外，RF电路107生成被包括在RF中的同步信号和地址信 息。地址检测电路108接收来自于摆动电路106或者RF电路107的地 址信息、同步信号以及信道时钟，以便于建立同步并且生成地址。记 录数据编码器/再现数据解码器109编码被保持在缓冲存储器110中的 记录数据或者解码从RF电路107中输出的再现数据。缓冲存储器110 存储从主机PC 113接收到的编码之前的记录数据或者通过再现数据解 码器109解码的再现数据。系统控制器112通过缓冲器I/F 111在缓冲 存储器IIO和主机PC 113之间执行通信控制。记录补偿器114基于通 过记录数据编码器109编码的记录数据控制激光脉冲，并且进行调整 以在最佳激光功率下执行记录。
本发明的技术范围应不限于前述的示例性实施例。本发明还可以 应用于除了 BD之外的其它光盘。
虽然已经按照若干示例性实施例描述了本发明，但是本领域的技 术人员将理解本发明可以在所附的权利要求的精神和范围内利用各种 修改进行实践，并且本发明并不限于上述的示例。
此外，权利要求的范围不受到上述的示例性实施例的限制。
此外，应当注意的是，申请人意在涵盖所有权利要求要素的等同 形式，即使在后期的审查过程中对权利要求进行过修改亦是如此。
权利要求
1.一种地址检测电路，包括校正信号生成器，所述校正信号生成器基于从光盘的摆动读出的ADIP(预刻槽地址)信号生成多个时序校正信号，所述时序校正信号彼此具有不同的周期；校正信号选择器，所述校正信号选择器选择由所述校正信号生成器生成的所述时序校正信号中的一个并且输出被选择的信号；以及时序校正器，所述时序校正器在根据从所述校正信号选择器传输的所述时序校正信号的时序输出基于从所述光盘的数据轨道读出的数据信号检测到的数据地址。
2. 根据权利要求1所述的地址检测电路，进一步包括 第一数据地址保持电路，所述第一数据地址保持电路保持所述数据地址并且在根据从所述数据信号生成的数据同步信号的时序将所述 数据地址输出至所述时序校正器。
3. 根据权利要求2所述的地址检测电路，其中所述时序校正器包括第二数据地址保持电路，所述第二数据地址保持电路保持并且输 出所述数据地址；和控制器，所述控制器在根据从所述校正信号选择器传输的所述时 序校正信号的时序将保持在所述第一地址保持电路中的所述数据地址 传输至所述第二数据地址保持电路。
4. 根据权利要求2所述的地址检测电路，进一步包括 数据地址检测器，所述数据地址检测器从所述数据信号检测所述数据地址；和数据同步信号生成器，所述数据同步信号生成器从所述数据信号 生成所述数据同步信号。
5.根据权利要求1所述的地址检测电路，其中所述校正信号生成 器包括多个判断单元，所述多个判断单元判断从所述ADIP信号检测到 的ADIP同步信号的每个周期是否是特定的周期；和多个校正信号生成单元，所述多个校正信号生成单元根据所述判 断单元的判断结果生成所述时序校正信号。
6.根据权利要求5所述的地址检测电路，进一步包括ADIP地址保持电路，所述ADIP地址保持电路保持从所述ADIP信号检测到的ADIP地址，其中所述校正信号生成器还生成时序信号，所述时序信号确定所述ADIP地址保持电路接收所述ADIP地址的时序。
7.根据权利要求6所述的地址检测电路，其中所述校正信号生成 器包括第一判断单元，所述第一判断单元判断从所述ADIP信号生成的 第一 ADIP同步信号的周期是否是预定的周期；第二判断单元，所述第二判断单元判断从所述ADIP信号生成的 第二 ADIP同步信号的周期是否是预定的周期；第三判断单元，所述第三判断单元判断被提供给所述ADIP地址 保持电路的所述ADIP地址的连续性；第一校正信号生成单元，所述第一校正信号生成单元基于所述第 一判断单元的判断结果生成第一时序校正信号；时序信号生成单元，所述时序信号生成单元基于所述第二判断单 元的判断结果生成所述时序信号；以及第二校正信号生成单元，所述第二校正信号生成单元基于所述第 三判断单元的判断结果接收并且保持所述ADIP地址并且基于保持的 ADIP地址生成第二时序校正信号。
8. 根据权利要求6所述的地址检测电路，进一步包括ADIP地址检测器，所述ADIP地址检测器从所述ADIP信号检测 所述ADIP地址；和第二同步信号生成器，所述第二同步信号生成器从所述ADIP信 号生成所述同步信号。
9. 一种检测指示光盘上的位置的地址的地址检测方法，所述方法包括基于从所述光盘的摆动读出的ADIP (预刻槽地址)信号生成多个 时序校正信号，所述时序校正信号彼此具有不同的周期； 选择所述多个时序校正信号中的一个；以及在根据所选择的时序控制信号的时序输出基于从所述光盘的数据 轨道读出的数据信号检测到的数据地址。
10. 根据权利要求9所述的地址检测方法，进一步包括在根据从 所述数据信号生成的数据同步信号的时序保持并且输出所述数据地址。 -
11. 根据权利要求IO所述的地址检测方法，进一步包括在根据选 择的所述时序校正信号的时序将保持在第一地址保持单元中的所述数 据地址传输到第二数据地址保持单元。
全文摘要
本发明提供了地址检测电路和地址检测方法。地址检测电路包括校正信号生成器，该校正信号生成器基于从光盘的摆动读出的ADIP(预刻槽地址)信号生成多个时序校正信号，时序校正信号彼此具有不同的周期；校正信号选择器，该校正信号选择器选择由校正信号生成器生成的时序校正信号中的一个并且输出所选择的信号；以及时序校正器，该时序校正器在根据从校正信号选择器传输的时序校正信号的时序输出基于从光盘的数据轨道读出的数据信号检测到的数据地址。
文档编号G11B7/00GK101676998SQ200910173459
公开日2010年3月24日 申请日期2009年9月18日 优先权日2008年9月18日
发明者中川贵史 申请人:恩益禧电子股份有限公司