专利名称：时钟产生电路及电荷泵系统的制作方法
技术领域：
本发明涉及半导体技术领域，尤其涉及一种时钟产生电路及电荷泵系统。
背景技术：
在信息时代，信息存储是信息技术中最重要的技术内容之一。DRAM、EEPR0M、快闪存储器等存储器得到越来越广泛的应用。基于低功耗、低成本的要求，存储器的电源电压VDD通常比较低，例如2. 5V、1.8V 等，然而为了实现信息的“写入”和“擦除”，通常需要远高于电源电压VDD的编程电压和擦除电压，例如8V、11V等。因此，电荷泵系统被广泛应用于存储器中，用于通过较低的电源电压VDD获得较高的编程电压和擦除电压。参考图1，示出了一种电荷泵单元的示意图，所述电荷泵单元包括两个升压级，其中，第一个升压级包括传输时钟驱动的第一开关K1、连接于所述第一开关Kl的第一电容 Cl构成，所述第一电容Cl的另一端由充电时钟驱动，充电时钟高电平电压为电荷泵系统的抬升电压V。电荷泵系统工作时，当充电时钟为低电平时，电源Vin通过第一开关Kl对第一电容Cl充电，充电结束后，第一电容Cl的上极板电压为Vin，当充电时钟为高电平时， 第一电容Cl的下极板电压为V，由于电容具有两极电压差不可突变的性质，此时第一电容 Cl的上极板电压跳变为V+Vin。之后，第一电容Cl再通过第二开关K2向第二电容C2充
电，......，这样，电荷就从左边传到了右边。这样，随着电荷泵级数的增加，电荷就源源不
断地从电源转移到输出端，从而得到具有高电压值的输出电压Vout。图2显示了现有技术中电荷泵系统在一个实施例中的示意图。如图2所示，现有技术中，所述电荷泵系统包括时钟振荡单元10、时钟转换单元12、时钟驱动装置14和电荷泵单元16，其中，时钟振荡单元10，受电源电压VDD控制，用于产生初始时钟信号CLK ；时钟转换单元12，受电源电压VDD控制，用于对时钟振荡单元10产生的时钟信号进行交叠整形， 输出充电时钟信号(CLK1_L，CLK3_L)和传输时钟信号(CLK2_L，CLK4_L)；时钟驱动装置14， 受电源电压VDD控制，用于在接收时钟转换单元12输出地充电时钟信号(CLK1_L，CLK3_L) 和传输时钟信号(CLK2_L，CLK4_L)后进行信号增强处理，输出充电时钟信号(CLK1，CLK3) 和传输时钟信号(CLK2，CLK4)至电荷泵单元16。其中，经时钟转换单元12输出地充电时钟信号(CLK1_L，CLK3_L)和传输时钟信号(CLK2_L，CLK4_L)的信号电流较低，而经时钟驱动装置14处理后输出的充电时钟信号(CLK1，CLK3)和传输时钟信号(CLK2，CLK4)的电流较高。在上述实施例中，由于用于控制时钟驱动装置14的电源电压VDD的电压值较低(1. 08V 至1. 98V)，提供充电电荷和传输电荷的能力就偏弱，相对而言，充电效率和传输效率也就较低。另外，由于时钟驱动装置14用于驱动两类时钟信号(第一类型时钟信号和第二类型时钟信号)，造成功耗较大，因此需向时钟驱动装置14提供较大电流，但现有的电源电压VDD 无法满足要求。图3显示了现有技术中电荷泵系统在另一个实施例中的示意图。如图3所示，与图 2类似，所述电荷泵系统包括时钟振荡单元20、时钟转换单元22、时钟驱动装置M和电荷泵单元沈。特别地，图3中的所述电荷泵系统还包括电源稳压单元25，用于将电源电压VDDQ 经调整后输出电源电压VDDQ_R，提供给时钟驱动装置24。由此可见，图3所示的电荷泵系统中的电源电压VDDQ_R相比较于图2所示的电荷泵系统中的电源电压VDD具有更大的电压值，能提供更大的电流。但，由于时钟驱动装置M仍用于驱动两类时钟信号(第一类型时钟信号和第二类型时钟信号)，不可避免地还会造成功耗较大，因此电源稳压单元25需向时钟驱动装置M提供较大电流，这通常需要电源稳压单元25的导通电阻比较小，为了实现较小的导通电阻，一般采用大宽长比的电源稳压单元25，这会造成电源稳压单元25的尺寸较大。同时，由于时钟驱动装置M会大量抽取电源稳压单元25的电流，电源稳压单元25 所输出的第三电压有所下降，这会造成时钟驱动装置M输出的时钟高电平降低， 会影响电荷泵系统中电荷传输的效率；充电时钟较低，则会造成充电时钟高电平低于NMOS 管的开关电压，使电荷泵系统无法正常工作。
发明内容
本发明解决的问题是现有电荷泵系统中充电效率和传输效率低下的问题。为解决上述问题，本发明提供一种电荷泵系统，包括电压源装置，包括提供第一电源电压的第一电压源和电源稳压单元，所述电源稳压单元用于调整所述第一电压源输出的第一电源电压以获得第二电源电压；时钟振荡单元，用于产生基准时钟信号；时钟转换单元，与所述时钟振荡单元连接，以第一电源电压作为驱动电压，用于将所述时钟振荡单元产生的基准时钟信号转换成第一类型时钟信号和第二类型时钟信号；与所述时钟转换单元连接的时钟驱动装置，所述时钟驱动装置包括以第二电源电压作为驱动电压，用于增强第一类型时钟信号的第一时钟驱动单元；以及，以第一电源电压和第二电源电压作为驱动电压，用于增强第二类型时钟信号的第二时钟驱动单元，所述第二时钟驱动单元将第一电源电压和第二电源电压之和作为其驱动电压的高电平值。可选地，所述第二时钟驱动单元包括驱动电压转换单元，所述驱动电压转换单元包括第一反相器、电容、第二反相器、以及第一 PMOS管，其中，所述第一反相器的电压输入端接收所述第一电源电压，所述第一反相器的输入端与第二反相器的输入端连接，所述第一反相器的输出端与电容的第一电极相连，所述电容的第二电极与所述第二反相器的电压输入端、所述第一 PMOS管的漏极连接，所述第二反相器的输出端与所述第一 PMOS管的栅极连接，所述第一 PMOS管的源极接收所述第二电源电压。可选地，所述第二反相器包括第二 PMOS管和NMOS管，所述第二 PMOS管的栅极和 NMOS管的栅极共同连接于所述第一反相器的输入端，所述第二 PMOS管的源极与所述第一 PMOS管的漏极连接，所述第二 PMOS管的漏极和NMOS管的源极连接，所述匪OS管的漏极接地。 可选地，所述第一电源电压提供给所述时钟振荡单元。可选地，所述电压源装置还包括用于提供第三电源电压的第二电压源；所述第三电源电压提供给所述时钟振荡单元。可选地，所述第三电源电压的电压值范围为1.08V至1.98V，所述第一电源电压的电压值范围为2. 5伏至5. 5伏，所述第二电源电压的电压值范围为2. 5伏至3. 6伏。可选地，所述第一类型时钟信号为充电时钟信号，所述第二类型时钟信号为传输时钟信号。本发明另提供一种包括上述时钟产生电路的电荷泵系统，所述电荷泵系统还包括电荷泵单元，所述时钟产生电路用于向电荷泵单元提供第一类型时钟信号和第二类型时钟信号。可选地，所述第一类型时钟信号为充电时钟信号，所述第二类型时钟信号为传输时钟信号。与现有技术相比，本发明具有以下优点将用于输出第一类型时钟信号(即充电时钟信号)的第一时钟驱动单元和用于输出第二类型时钟信号(即传输时钟信号)的第二时钟驱动单元分立设置，其中第一时钟驱动单元以第二电源电压作为驱动电压，电流负载较小，可以提高充电效率；第二时钟驱动单元以第一电源电压和第二电源电压之和作驱动电压，由于第一电源电压和第二电源电压具有高电平值，可以提高传输效率。
图1显示了现有技术中电荷泵系统的电路原理图；图2显示了现有技术中电荷泵系统在一个实施例中的示意图；图3显示了现有技术中电荷泵系统在另一个实施例中的示意图；图4显示了本发明电荷泵系统在第一实施例中的示意图；图5显示了图4所示的第二时钟驱动单元342的电路示意图；图6显示了本发明电荷泵系统在第二实施例中的示意图。
具体实施例方式为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。正如背景技术部分所述，现有技术用于存储器的电荷泵系统中，是利用受同一个电源电压控制的同一个时钟驱动装置来产生充电时钟信号和传输时钟信号的，会造成充电效率和/或传输效率的降低。针对上述问题，本发明提供一种电荷泵系统。参考图4，显示了本发明电荷泵系统一实施方式中的示意图。如图4所示，所述电荷泵系统包括时钟产生电路3和与时钟产生电路连接的电荷泵单元4，所述时钟产生电路3包括时钟振荡单元30、时钟转换单元32、时钟驱动装置以及电压源装置，其中，所述时钟驱动装置更包括第一时钟驱动单元341和第二时钟驱动单元342，所述电压源装置更包括第一电压源31、电源稳压单元33和第二电压源35。第一电压源31，用于提供第一电源电压VDDQ。电源稳压单元33，连接于第一电压源31，用于接收第一电压源31提供的第一电源电压VDDQ并对所述第一电源电压VDDQ进行调整，得以输出纹波较小、电压值较高的第二电源电压VDDQ_R。
第二电压源35，用于提供第三电源电压VDD。在本实施例中，所述第一电源电压VDDQ的电压值要大于所述第三电源电压VDD的电压值，所述第二电源电压VDDQ_R的电压值要大于所述第三电源电压VDD的电压值。具体来讲，所述第三电源电压的电压值范围为1.08V至1.98V，所述第一电源电压的电压值范围为2. 5伏至5. 5伏，所述第二电源电压的电压值范围为2. 5伏至3. 6伏。时钟振荡单元30，以所述第三电源电压VDD为驱动电压，用于产生基准时钟信号 CLK。时钟转换单元32，与时钟振荡单元30连接，以第一电源电压VDDQ作为驱动电压， 用于将时钟振荡单元30产生的基准时钟信号进行交叠整形，输出作为第一类型时钟信号的充电时钟信号至第一时钟驱动单元341以及输出作为第二类型时钟信号的传输时钟信号至第二时钟驱动单元342。在本实施例中，现以四相时钟信号为例，作为第一类型时钟信号的充电时钟信号为CLK1_L、CLK3_L，作为第二类型时钟信号的传输时钟信号为CLK2_L和 CLK4_L，其中，充电时钟信号CLK1_L、CLK3_L的占空比和传输时钟信号CLK2_L、CLK4_L的占空比不相同。充电时钟信号CLK1_L、CLK3_L互为反相，传输时钟信号CLK2_L、CLK4_L互为反相。所述时钟驱动装置用于增强时钟信号的驱动能力，包括第一时钟驱动单元341和第二时钟驱动单元；342。具体地，第一时钟驱动单元341，与时钟转换单元32连接，以第二电源电压VDDQ_ R作为驱动电压，用于接收时钟转换单元32产生的充电时钟信号CLK1_L、CLK3_L后对其进行信号增强处理后输出具有更大驱动电流的充电时钟信号CLK1、CLK3。在本实施例中，第一时钟驱动单元341是由第二电源电压VDDQ_R专用提供的，由于所述第二电源电压VDDQ_R是利用电源稳压单元33将第一电源电压VDDQ进行稳压处理后产生的，所述第二电源电压VDDQ_R&纹波较小，使得第一时钟驱动单元341所提供的充电时钟信号CLK1、CLK3具有良好的稳定性，能使电荷泵单元4中的例如电容获得稳定电荷转移量，进而最终得到稳定的输出电压；另外，所述第二电源电压持了第一电源电压VDDQ的高电压值，因此使得第一时钟驱动单元341所提供的充电时钟信号CLK1、CLK3 的电压较高；同时，第一时钟驱动单元341专用于提供电荷泵单元4的充电时钟信号，这样， 由第二电源电压VDDQ_R控制的第一时钟驱动单元341的负载电流就可减小，充电时钟信号 CLKU CLK3能得到更大的电流，能为电荷泵单元36中的例如电容充入更多的电荷，相应提高充电效率。另外，电源稳压单元33的负载只有第一时钟驱动单元341，负载相对较小，因此电源稳压单元33无需提供较大的电流，电源稳压单元33的尺寸在较小的情况下即可满足要求。第二时钟驱动单元342，与时钟转换单元32连接，以第一电源电压VDDQ和第二电源电压VDDQ_R作为驱动电压，用于接收时钟转换单元32产生的传输时钟信号CLK2_L、 CLK4_L后对其进行信号增强处理后输出具有更大驱动电流的传输时钟信号CLK2、CLK4。在实际应用中，第二时钟驱动单元342将第一电源电压VDDQ和第二电源电压VDDQ_R之和作为其驱动电压的高电平值。在本实施例中，第二时钟驱动单元342是由所述第一电源电压VDDQ和所述第二电源电压VDDQ_R共同提供的。在本实施例中，所述第一电源电压VDDQ和所述第二电源电压 VDDQ_R都具有高电压值，这样，第二时钟驱动单元342就能得到第一电源电压VDDQ和所述第二电源电压VDDQ_R之和的最大输出值(VDDQ+VDDQ_R)作为驱动电压；另外，第二时钟驱动单元342专用于提供电荷泵单元4的传输时钟信号，第二时钟驱动单元342的负载电流就可减小。如此，经第二时钟驱动单元342进行信号增强处理后输出的传输时钟信号CLK2、 CLK4能得到更大的电流，能更好地导通电荷泵单元4中的开关(例如NMOS管)，相应提高传输效率。电荷泵单元4，用于根据第一时钟驱动单元341提供的充电时钟信号CLK1、CLK3和第二时钟驱动单元342提供的传输时钟信号CLK2、CLK4提升电压，输出比初始电压要高得多的目标电压。所述目标电压在存储器中可以例如为编程电压或擦除电压。时钟振荡电路产生时钟信号CLK1、CLK2、CLK3、CLK4，所述各时钟的幅度一般与电源电压VDD相等。具体来讲，并同时参考图1，以传输时钟信号CLK2、CLK4分别作为图1中控制第一开关Kl和第二开关K2的传输时钟，以充电时钟信号CLK1、CLK3分别作为图1中对第一电容Cl、第二电容C2的充电时钟。电荷泵单元4工作时，当传输时钟信号CLK2为高电平时，第一开关Kl导通；当充电时钟信号CLKl为低电平时，电源Vin通过导通的第一开关Kl对第一电容Cl充电，充电结束后，第一电容Cl的上极板电压为Vin ；而当充电时钟信号CLKl为高电平时，第一电容Cl 的下极板电压为V，由于电容具有两极电压差不可突变的性质，此时第一电容Cl的上极板电压跳变为V+Vin。之后，传输时钟信号CLK4为高电平时，第二开关K2导通；当充电时钟信号CLK3为低电平时，第一电容Cl上的上极板电压V+Vin通过导通的第二开关K2对第二电容C2充电，充电结束后，第二电容C2的上极板电压为V+Vin ；而当充电时钟信号CLK3为高电平时，第二电容C2的下极板电压为V，由于电容具有两极电压差不可突变的性质，此时第二电容C2的上极板电压跳变为2V+Vin。这样，电荷就从左边传到了右边，随着电荷泵级数的增加，电荷就源源不断地从电源转移到输出端，从而得到具有高电压值的输出电压Vout。参考图5，其示出了图4所示中第二时钟驱动单元342在一实施例的电路示意图。 所述第二时钟驱动单元342包括驱动电压转换单元，在本实施例中，所述驱动电压转换单元的数量为两个，用于分别适用于两个传输时钟信号，即一个驱动电压转换单元用于接收传输时钟信号CLK2_L，经过信号增强处理后，输出传输时钟信号CLK2，另一个驱动电压转换单元用于接收传输时钟信号CLK4_L，经过信号增强处理后，输出传输时钟信号CLK4。每一个所述驱动电压转换单元更包括第一反相器343、电容344、第二反相器以及第一 PMOS 管 345。具体地，第一反相器343接收有所述第一电源电压VDDQ，第一反相器343的输入端和第二反相器的输入端相连接，用于作为接收时钟转换单元32产生的传输时钟信号CLK2_ L/CLK4_L的信号输入端；第一反相器343的输出端与电容344的第一电极相连；电容344 的第二电极与所述第二反相器的电压输入端、第一 PMOS管345的漏极相连接；所述第二反相器的输出端与第一 PMOS管345的栅极相连接，用于作为输出传输时钟信号CLK2/CLK4的信号输出端；所述第一 PMOS管的源极接收所述第二电源电压VDDQ_R。在本实施例中，所述第二反相器包括第二 PMOS管346和NMOS管347，第二 PMOS管 346的栅极和NMOS管347的栅极共同连接于所述第一反相器的输入端，用于作为所述第二反相器的信号输入端 ’第二 PMOS管346的源极与第一 PMOS管345的漏极连接；第二 PMOS 管346的源极用于作为所述第二反相器的电压输入端；第二 PMOS管346的漏极和NMOS管 347的源极连接；NMOS管347的漏极接地电源VSS。第二时钟驱动单元342工作时，第二时钟驱动单元342的信号输入端接收时钟转换单元32产生的传输时钟信号CLK2_L/CLK4_L，当传输时钟信号CLK2_L/CLK4_L为高电平时，第一反相器343的输出端电压为低电平，则电容的第一电极电压Vl为低电平；此外，当传输时钟信号CLK2_L/CLK4_L为高电平时，NMOS管347导通，第二 PMOS管346截止，第二时钟驱动单元342的信号输出端为低电平，所述低电平传输至第一 PMOS管345的栅极，则第一 PMOS管345导通，由于第一 PMOS管345源极电压为第二电源电压VDDQ_R，则电容344 第二电极电压V2为VDDQ_R，因此电容344两端的电压是VDDQ_R。当传输时钟信号CLK2_L/CLK4_L为低电平时，第一反相器343的输出端电压为电压输入端的第一电源电压VDDQ，则电容的第一电极电压Vl为VDDQ，由于电容两端的电压不能突变，则第二电极电压V2为VDDQ+VDDQ_R ；此外，当传输时钟信号CLK2_L/CLK4_L为低电平时，NMOS管347截止，第二 PMOS管346导通，第二时钟驱动单元342的信号输出端输出第二电极电压V2 (即VDDQ+VDDQ_R)，所述高电平传输至第一 PMOS管345的栅极，则第一 PMOS 管345截止。这样，第二时钟驱动单元342就可获得高电平值的电源电压，获得具有较高值的高电平电压的传输时钟信号CLK2/CLK4，能够克服电荷泵单元4中作为开关的NMOS晶体管的衬偏效应，提高电荷的传输效率。另外，请继续参阅图5，在本实施例中，将电压稳压单元33和第二时钟驱动单元 342结合起来，还具备相互补偿的功能。具体来讲，传输时钟信号CLK2_L/CLK4_L由低变高时，第一 PMOS管345导通，积累在第二电极电压V2的电荷有一部分流向第二电源电压 VDDQ_R,从而可以补偿电压稳压器由于电流负载而造成电压降。这样，对于四相时钟信号驱动的电荷泵，传输信号CLK2_L、CLK4_L是互为反相的， 因此，一个驱动电压转换单元中的传输信号CLK2_L由高变低、电荷向后传输时，另一个驱动电压转换单元中的传输信号CLK4_L将由低变高，可以用来补偿第二电源电压VDDQ_R ；反之，当另一个驱动电压转换单元中的传输信号CLK4_Lfi高变低、电荷向后传输的时候，一个驱动电压转换单元中得传输信号CLK2_L将由低变高，可以用来补偿第二电源电压VDDQ_ R0就是说，在同一时刻，第二驱动单元中总有一个驱动电压转换单元输出高电平值的驱动电压，另一个驱动电压转换单元则对第二电源电压VDDQ_R进行电荷补偿。这种补偿将会减少电荷的浪费，从而提高电荷泵的效率。综上，本发明提供了一种时钟产生电路和包括有所述时钟产生电路的电荷泵系统，相比于现有技术，本发明通过将第一时钟驱动单元和第二时钟驱动单元分立设置并提供不同的电源电压，提高充电效率和传输效率，并可使得电荷泵系统具有尺寸小、结构紧凑的优点。请再参阅图6，其显示了本发明电荷泵系统在第二实施例中的示意图。如图6所示，所述电荷泵系统包括时钟产生电路3和与时钟产生电路连接的电荷泵单元4，所述时钟产生电路包括时钟振荡单元30、时钟转换单元32、时钟驱动装置以及电压源装置，其中， 所述时钟驱动装置更包括第一时钟驱动单元341和第二时钟驱动单元342，所述电压源装置更包括第一电压源31和电源稳压单元33。
与图4所示的电荷泵系统相比，在图6中，用于向时钟产生电路3的上述各单元 (包括时钟振荡单元30、时钟转换单元32、第一时钟驱动单元341和第二时钟驱动单元 342)提供工作电源的是第一电压源31和电源稳压单元33。所述第一电压源31用于产生第一电源电压VDDQ，电源稳压单元33用于对所述第一电源电压VDDQ进行调整以获得第二电源电压VDDQ_R。这样，整个电荷泵系统仅需要一个电压源装置，使得电荷泵系统能适用于配置有单电压源装置的硬件环境下，相对扩大了其使用范围。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
权利要求
1.一种时钟产生电路，其特征在于，包括时钟振荡单元、时钟转换单元、时钟驱动装置以及电压源装置，其中，电压源装置，包括提供第一电源电压的第一电压源和电源稳压单元，所述电源稳压单元用于调整所述第一电压源输出的第一电源电压以获得第二电源电压；时钟振荡单元，用于产生基准时钟信号；时钟转换单元，与所述时钟振荡单元连接，以第一电源电压作为驱动电压，用于将所述时钟振荡单元产生的基准时钟信号转换成第一类型时钟信号和第二类型时钟信号；与所述时钟转换单元连接的时钟驱动装置，所述时钟驱动装置包括以第二电源电压作为驱动电压，用于增强第一类型时钟信号的第一时钟驱动单元；以及，以第一电源电压和第二电源电压作为驱动电压，用于增强第二类型时钟信号的第二时钟驱动单元，所述第二时钟驱动单元将第一电源电压和第二电源电压之和作为其驱动电压的高电平值。
2.如权利要求1所述的时钟产生电路，其特征在于，所述第二时钟驱动单元包括驱动电压转换单元，所述驱动电压转换单元包括第一反相器、电容、第二反相器、以及第一 PMOS管，其中，所述第一反相器的电压输入端接收所述第一电源电压，所述第一反相器的输入端与第二反相器的输入端连接，所述第一反相器的输出端与电容的第一电极相连，所述电容的第二电极与所述第二反相器的电压输入端、所述第一 PMOS管的漏极连接，所述第二反相器的输出端与所述第一 PMOS管的栅极连接，所述第一 PMOS管的源极接收所述第二电源电压。
3.如权利要求2所述的时钟产生电路，其特征在于，所述第二反相器包括第二PMOS管和NMOS管，所述第二 PMOS管的栅极和NMOS管的栅极共同连接于所述第一反相器的输入端，所述第二 PMOS管的源极与所述第一 PMOS管的漏极连接，所述第二 PMOS管的漏极和 NMOS管的源极连接，所述NMOS管的漏极接地。
4.如权利要求1所述的时钟产生电路，其特征在于，所述第一电源电压提供给所述时钟振荡单元。
5.如权利要求1所述的时钟产生电路，其特征在于，所述电压源装置还包括用于提供第三电源电压的第二电压源；所述第三电源电压提供给所述时钟振荡单元。
6.如权利要求5所述的时钟产生电路，其特征在于，所述第三电源电压的电压值范围为1. 08V至1. 98V，所述第一电源电压的电压值范围为2. 5伏至5. 5伏，所述第二电源电压的电压值范围为2. 5伏至3. 6伏。
7.如权利要求1所述的时钟产生电路，其特征在于，所述第一类型时钟信号为充电时钟信号，所述第二类型时钟信号为传输时钟信号。
8.一种包括如权利要求1至7中任一所述时钟产生电路的电荷泵系统，所述电荷泵系统还包括电荷泵单元，所述时钟产生电路用于向电荷泵单元提供第一类型时钟信号和第二类型时钟信号。
9.如权利要求8所述的电荷泵系统，其特征在于，所述第一类型时钟信号为充电时钟信号，所述第二类型时钟信号为传输时钟信号。
全文摘要
一种时钟产生电路及电荷泵系统，时钟产生电路包括电压源装置，包括提供第一电源电压的第一电压源和电源稳压单元，所述电源稳压单元用于调整第一电源电压以获得第二电源电压；时钟振荡单元，用于产生基准时钟信号；时钟转换单元，以第一电源电压作为驱动电压，用于将基准时钟信号转换成第一类型时钟信号和第二类型时钟信号；时钟驱动装置，包括以第二电源电压作为驱动电压，用于增强第一类型时钟信号的第一时钟驱动单元；以第一电源电压和第二电源电压作为驱动电压，用于增强第二类型时钟信号的第二时钟驱动单元。相比于现有技术，本发明通过将第一时钟驱动单元和第二时钟驱动单元分立设置并提供不同的电源电压，提高充电效率和传输效率。
文档编号G11C7/22GK102280127SQ20101020386
公开日2011年12月14日 申请日期2010年6月9日 优先权日2010年6月9日
发明者杨光军 申请人:上海宏力半导体制造有限公司