专利名称：存储器装置以及存储器芯片的制作方法
技术领域：
本发明是有关于一种存储器芯片，特别是有关于一种存储器装置，其可通过监控一等待接合垫(wait pad)来检测在两存储器芯片之间晶粒边界跨越(die boundary crossing)操作的发生。
背景技术：
对于一已知存储器芯片而言，例如CRAM (Cellular RAM)芯片，在一使能字符线上的最后字元被读取/写入后，则执行边界跨越(boundary crossing)操作以将读取/写入操作切换至下一字符线，换句话说，该一字符线变为不被触发(inactive)，而该下一字符线 (word-line)变被触发(active)。此读取/写入操作可继续地在该下一字符线上执行。当执行边界跨越操作时，在该存储器芯片的等待接合垫上的信号被使能，直到下一字符线被触发。因此，通过监控此等待接合垫，使用者可得知读取/写入操作的状态。在一些应用中，可堆叠至少两个存储器芯片以形成一存储器装置。在上方存储器芯片的最后字符线与下方存储器芯片的第一字符线之间可能会发生一种边界跨越操作，换句话说，上方存储器芯片的最后字符线变为不被触发，而下方存储器芯片的第一字符线变为被触发。在此情况下，此边界跨越操作则称为“晶粒边界跨越操作”。因此，期望提供一种存储器装置，其可检测在两存储器芯片间晶粒边界跨越操作的发生。
发明内容
本发明提出一种存储器芯片，其包括控制单元、等待控制器、以及等待接收器。控制单元接收一输入地址信号以及至少一指令信号，根据输入地址信号与至少一指令信号来判断并控制存储器芯片的操作模式，且根据判断结果来产生一第一控制信号。等待控制器耦接等待接合垫。等待控制器接收第一控制信号，且根据第一控制信号来改变等待接合垫上的一等待信号的状态。等待接收器耦接等待接合垫。等待接收器接收等待信号，且检测等待信号的状态以产生一第二控制信号。当控制单元根据输入地址信号与至少一指令信号来判断出操作在一触发模式下的存储器芯片即将改变为操作在一非触发模式下时，等待控制器根据第一控制信号来把等待信号的状态由一反使能状态改变为一使能状态。当等待接收器检测到等待信号的状态已由反使能状态改变为使能状态时，控制单元根据输入地址信号与第二控制信号来判断操作在非触发模式下的存储器芯片是否即将改变为操作在触发模式下。本发明更提出一种存储器装置，其包括第一存储器芯片及第二存储器芯片。第一存储器芯片接收一输入地址信号且耦接一等待接合垫。第二存储器芯片接收输入地址信号且耦接等待接合垫。第一存储器芯片与第二存储器芯片交替地操作在一触发模式下。第一存储器芯片与第二存储器芯片中的每一者包括控制单元、等待控制器、以及等待接收器。控制单元接收输入地址信号以及至少一指令信号，根据输入地址信号与至少一指令信号来判断并控制对应的存储器芯片的操作模式，且根据该判断结果来产生一第一控制信号。等待控制器耦接等待接合垫。等待控制器接收第一控制信号，且根据第一控制信号来改变等待接合垫上一等待信号的状态。等待接收器耦接等待接合垫。等待接收器接收等待信号，且检测等待信号的状态以产生一第二控制信号。当第一存储器芯片操作在一触发模式下且第二存储器芯片操作在一非触发模式下时，假使第一存储器芯片的控制单元根据输入地址信号来判断出第一存储器芯片即将改变为操作在非触发模式下时，第一存储器芯片的等待控制器根据对应的第一控制信号来把等待信号的状态由一反使能状态改变为一使能状态。当第二存储器芯片的等待接收器检测到等待信号的状态已由反使能状态改变为使能状态时， 第二存储器芯片的控制单元根据输入地址信号与对应的第二控制信号来判断第二存储器芯片是否即将改变为操作在触发模式下。利用本发明提供的技术方案，可检测在两存储器芯片间晶粒边界跨越操作的发生。
图1表示根据本发明实施例的存储器芯片；图2表示根据本发明实施例的存储器装置；图3表示根据本发明实施例，图2中等待信号的时序图；图4表示根据本发明一实施例，图2的存储器装置的操作方法流程图；以及图5表示根据本发明另一实施例，图2的存储器装置的操作方法流程图。附图标号图 1 10 存储器芯片；100 控制单元；IOOa 地址控制器；IOOb 晶粒边界跨越控制器；IOOc 字符线边界跨越控制器；IOOd 操作控制器；101 等待控制器；102 等待接收器；ADDin 输入地址信号；ADDint 内部地址信号；CSl. · · CS5 控制信号；Pw 等待接合垫；Scom 指令信号；Sw 等待信号；图 2 11 存储器芯片；110 控制单元；IlOa 地址控制器；
1 IOb 晶粒边界跨越控制器；IlOc 字符线边界跨越控制器；IlOd 操作控制器；111 等待控制器；112 等待接收器；ADDint_b 内部地址信号；CSl_b. . . CS5_b 控制信号；图 3 T1、T2 时间点；L1、L2 时间延迟；图 4 S40. . . S47 方法步骤；图 5 S50. . . S57 方法步骤。
具体实施例方式图1是表示根据本发明实施例的存储器芯片。参阅图1，存储器芯片10接收输入地址信号ADDin以及至少一指令信号kom。此外，存储器芯片10耦接一等待接合垫(wait pad)Pw。如图1所示，存储器芯片10包括控制单元100、等待控制器101、以及等待接收器 102。输入地址信号ADDin被提供至控制单元100。在此实施例中，输入地址信号ADDin可由使用者或前端装置所输入。控制单元100根据输入地址信号ADDin与该至少一指令信号 kom来判断并控制存储器芯片10的操作模式，例如触发模式(active mode)或非触发模式 (inactive mode)，且控制单元100根据判断结果来产生控制信号CSl。等待控制器101耦接等待接合垫Pw，并接收来自控制单元100的控制信号CS1。等待控制器101根据控制信号CSl来改变等待接合垫Pw上的等待信号Sw。等待接收器102耦接等待接合垫Pw以接收等待信号Sw。等待接收器102更检测等待信号Sw的状态以产生控制信号CS2给控制单元 100。假设存储器芯片10操作在触发模式下。当控制单元100根据输入地址信号ADDin 与该至少一指令信号kom来判断出存储器芯片10即将变为操作在非触发模式下时，等待控制器101根据控制信号CSl来把等待信号Sw的状态由反使能(de-asserted)状态改变为使能(asserted)状态。之后，存储器芯片10改变为操作在非触发模式。另一方面，当存储器芯片10操作在非触发模式且等待接收器12检测到等待信号Sw的状态已由反使能状态改变为使能状态以产生控制信号CS2时，控制单元100根据输入地址信号ADDin与该控制信号CS2来判断存储器芯片10来判断是否即将变为操作在触发模式下。在控制单元100 判断出存储器芯片10即将变为操作在触发模式下之后，控制单元100控制存储器芯片10 操作在触发模式下。存储器芯片10详细操作将于下文叙述。如图1所示，控制单元100包括地址控制器100a、晶粒边界跨越控制器100b、字符线边界跨越控制器100c、以及操作控制器100d。地址控制器100a接收输入地址信号ADDin且根据输入地址信号ADDin来产生内部地址信号ADDint与控制信号CS3。内部地址信号ADDint包括字符线的列地址以及位元线的行地址， 其中，列地址指出一读取/写入操作所占用的字符线。晶粒边界跨越控制器IOOb接收内部地址信号ADDint。晶粒边界跨控制器IOOb根据内部地址信号ADDint与控制信号CS2来判断是否即将执行一晶粒边界跨操作，并根据判断结果来产生控制信号CSl与控制信号CS4。 操作控制器IOOd接收控制信号CS3、控制信号CS4、以及该至少一指令信号Scom，并根据控制信号CS3与CS4来控制存储器芯片10的操作。换句话说，操作控制器IOOd控制存储器芯片10操作在触发模式或非触发模式。字符线边界跨越控制器IOOc也接收内部地址信号 ADDint。字符线边界跨越控制器100c判断是否即将对存储器芯片10执行一字符线边界跨越操作，且根据判断结果来产生控制信号CS5给等待控制器101。字符线边界跨越控制器 IOOc更根据内部地址信号ADDin与来自等待接收器102的控制信号CS2来判断是否即将对耦接等待接合垫Pw的另一存储器芯片执行一字符线边界跨越操作。假设一开始操作控制器IOOd根据控制信号CS3与该至少一指令信号kom来控制存储器芯片10操作在触发模式，且对一目前字符线执行读取/写入操作。假使字符线边界跨越控制器IOOc根据内部地址信号ADDint来判断出即将执行一字符线边界跨越操作，等待控制器101则根据控制信号CS5把等待信号Sw的状态由反使能状态改变为使能状态。此时，字符线边界跨越控制器IOOc更新地址控制器IOOa以改变内部地址信号ADDint。在等待控制器101把等待信号Sw的状态由使能状态改变为反使能状态之后，则字符线边界跨越操作完成，使得读取/写入操作的执行目标由目前字符线切换至下一字符线。换句话说，目前字符线变为不被触发，而下一字符线变为被触发。当对存储器芯片10的最后字符线执行读取/写入操作时，假使晶粒边界跨越控制器IOOb根据内部地址信号ADDint来判断出存储器芯片10即将变为操作在非触发模式时， 等待控制器101根据来自晶粒边界跨越控制器IOOb的控制信号CSl来把等待信号Sw的状态由反使能状态改变为使能状态。此时，晶粒边界跨越控制器IOOb更新地址控制器IOOa 以改变内部地址信号ADDint。在等待控制器101把等待信号Sw的状态由使能状态改变为反使能状态之后，一晶粒边界跨越操作完成，且操作控制器IOOd根据来自晶粒边界跨越控制器IOOb的控制信号CS4来控制存储器芯片10操作在非触发模式中。同时，耦接等待接合垫Pw的另一存储器芯片由非触发模式改变为操作在触发模式下。上述介于两存储器芯片的切换操作称为“晶粒边界跨越操作”。在存储器芯片10切换至操作在非触发模式下后，存储器芯片10持续地操作在非触发模式下，直到等待接收器102监控等待接合垫Pw来检测到另一晶粒边界跨越操作为止。当存储器芯片10操作在非触发模式下时，假使等待接收器102检测到由耦接至等待接合垫Pw的另一存储器芯片所导致等待信号Sw的状态已由反使能状态变为使能状态， 晶粒边界跨越控制器IOOb根据内部地址信号ADDint与控制信号CS2来判断存储器芯片 10是否即将改变为操作在触发模式，且字符线边界跨越控制器IOOc则根据内部地址信号 ADDint与控制信号CS2来判断是否即将对该另一存储器芯片执行字符线边界跨越操作。假使字符线边界跨越控制器IOOc判断出即将对该另一存储器芯片执行字符线边界跨越操作时，字符线边界跨越控制器IOOc更新地址控制器IOOa以改变内部地址信号ADDint。另一方面，晶粒边界跨越控制器IOOb也接收来自等待接收器102的控制信号CS2。假使晶粒边界跨越控制器IOOb根据内部地址信号ADDint与控制信号CS2来判断出存储器芯片10即将改变为操作在触发模式下时，晶粒边界跨越控制器IOOb接着根据控制信号CS2 来更新地址控制器IOOa以改变内部地址信号ADDint。之后，操作控制器IOOd根据控制信号CS4来控制存储器芯片10操作在触发模式下。根据上述，当即将对存储器芯片10执行字符线边界跨越操作与晶粒边界跨越操作中的一者时，等待控制器101把等待信号Sw的状态由反使能状态改变至使能状态。因此， 通过监控等待接合垫Pw上的等待信号Sw的状态，使用者、后端装置、或其他耦接存储器芯片10的其他存储器芯片可检测到正在执行字符线边界跨越操作或晶粒边界跨越操作。在一些实施例中，存储器芯片10可以实施为一存储器装置中两堆叠存储器芯片其中的一者。如图2所示，存储器装置2包括存储器芯片10以及另一存储器芯片11。存储器芯片10堆叠在存储器芯片11之上。因此，存储器芯片10称为“上方存储器芯片”，而存储器芯片11称为“下方存储器芯片”。输入地址信号ADDin被提供至上方存储器芯片10与下方存储器芯片11。上方存储器芯片10与下方存储器芯片11都耦接至等待接合垫Pw。参阅图2，下方存储器芯片11包括与上方存储器芯片10相同的元件。下方存储器芯片11包括控制单元110、等待控制器111、以及等待接收器112。控制单元110包括地址控制器110a、晶粒边界跨越控制器110b、字符线边界跨越控制器110c、以及操作控制器 110d。由下方存储器芯片11所产生且对应上方存储器芯片10的信号，分别表示为“ADDin_ b”、“CSl_b”、“CS2_b”、“CS3_b”、“CS4_b”、W&“CS5_b”。上方存储器芯片 10 与下方存储器芯片11对应地执行相同的操作。因此，下方存储器芯片11的元件的详细操作说明在此省略。在下文中，将参阅图2及图3来说明存储器芯片10与11中一者的字符线边界跨越操作以及存储器芯片10与11之间的晶粒边界跨越操作。假设在一开始，操作控制器IlOd根据控制信号CS来控制下方存储器芯片11操作在非触发模式下，操作控制器IOOd根据控制信号CS3控制上方存储器片10操作在触发模式下，且对上方存储器芯片10的一目前字符线执行一读取/写入操作。假使字符线边界跨越控制器IOOc根据内部地址信号ADDint判断出即将执行字符线边界跨越操作，等待控制器101则根据控制信号CS5把等待信号Sw的状态由反使能状态改变为使能状态。此外，字符线边界跨越控制器IOOc更新地址控制器IOOa以改变内部地址信号ADDint。在此时，下方存储器芯片11的等待接收器112检测到等待信号Sw的状态已由反使能状态改变为使能状态，且字符线边界跨越控制器IlOc根据内部地址信号ADDint_b及控制信号CS2_b判断出即将对上方存储器芯片10执行字符线边界跨越操作。字符线边界跨越控制器IlOc也更新地址控制器IlOa以更新内部地址信号ADDint_b。在等待控制器101把等待信号Sw的状态由使能状态改变为反使能状态后，对上方存储器芯片10执行的字符线边界跨越操作完成，使得读取/写入操作的执行目标由目前字符线切换至下一字符线。换句话说，目前字符线变为不被触发，而下一字符线变为被触发。当对上方存储器芯片10的最后字符线执行读取/写入操作时，假使晶粒边界跨越控制器IOOb根据内部地址信号ADDint而判断出上方存储器芯片10即将改变为操作在非触发模式下时，于图3的时间点Tl上，等待控制器101根据来自晶粒边界跨越控制器IOOb 的控制信号CSl来把等待信号Sw的状态由反使能状态改变为使能状态。此外，晶粒边界跨越控制器IOOb更新地址控制器IOOa以改变内部地址信号ADDint。在此时，等待接收器112 检测到等待信号Sw的状态已由反使能状态改变为使能状态，且晶粒边界跨越控制器IlOb 根据内部地址信号ADDint_b及控制信号0523判断出上方存储器芯片10即将改变为操作在非触发模式下而下方存储器芯片11即将改变为操作在触发模式下。接着，晶粒边界跨越控制器IlOb根据控制信号CS2b来更新地址控制器IlOa以改变内部地址信号ADDint_b。 在等待控制器101时间点Tl上把等待信号Sw的状态由反使能状态改变为使能状态后，发生了图3的时间延迟L2。而在时机点T2上等待信号Sw的状态由使能状态改变为反使能状态后，完成晶粒边界跨越。此外，操作控制器IOOd根据控制信号CS4来控制上方存储器芯片10操作在非触发模式下，且操作控制器IlOd根据控制信号CS4_b来控制下方存储器芯片11操作在触发模式下。上述在两存储器芯片10与11之间的切换操作称为“晶粒边界跨越操作”。在上方存储器芯片10切换为操作在非触发模式下且下方存储器芯片11切换为操作在触发模式下之后，上方存储器芯片10持续操作在非触发模式下，而下方存储器芯片11 则持续操作在触发模式下。因此，当即将对下方存储器芯片11执行字符线的边界跨越操作或者即将执行晶粒边界跨越操作时，上方存储器芯片10执行前述下方存储器芯片11的相同操作，而下方存储器芯片11则执行前述上方存储器芯片10的相同操作。根据图2的实施例，当两存储器芯片堆叠以形成一存储器装置时，通过监控等待接合垫Pw可检测到即将执行字符线边界跨越操作或晶粒边界跨越操作。此外，根据对应的内部地址信号与等待信号Sw，不被触发的存储器芯片可得知何时可做准备工作以切换至触发模式，而被触发的存储器芯片则可得知何时可做准备工作以切换至非触发模式。图4是表示本发明实施例中图2的存储器装置的操作方法流程图。假设一开始根据输入地址信号Addin与至少一指令信号Scom，操作控制器IOOd控制上方存储器芯片10 操作在触发模式下，而操作控制器IlOd控制下方存储器芯片11操作在非触发模式下(步骤S40)。接着，字符线边界跨越控制器IOOc根据输入地址信号ADDin所衍生的内部地址信号ADDint来判断是否已对上方存储器芯片10的最后字符线执行读取/写入操作(步骤 S41)。假使字符线边界跨越控制器IOOc判断出非对上方存储器芯片10的最后字符线执行读取/写入操作，字符线边界跨越控制器IOOc准备去执行字符线边界跨操作(步骤S42)。 字符线边界跨越控制器IOOc接着判断是否已执行字符线边界跨操作(步骤S43)。假使已执行字符线边界跨操作，操作方法返回至步骤S41。假使没有执行字符线边界跨操作，操作方法则返回步骤S42。假使在步骤S41中字符线边界跨越控制器IOOc判断出对上方存储器芯片10的最后字符线执行读取/写入操作，晶粒边界跨控制器IOOb准备执行晶粒边界跨越操作(步骤 S44)。接着，下方存储器芯片11的等待接收器112判断上方存储器芯片10的等待控制器 101是否已把等待信号Sw的状态由反使能状态改变为使能状态(步骤S40。假使等待接收器112判断出等待控制器101没有把等待信号Sw的状态由反使能状态改变为使能状态， 操作方法返回至步骤S44。假使等待接收器112判断出等待控制器101已把等待信号Sw的状态由反使能状态改变为使能状态，操作控制器IOd控制下方存储器芯片11操作在触发模式下(步骤S46)。接着，上方存储器芯片10操作在非触发模式下，而下方存储器芯片11则操作在触发模式下(步骤S47)。
11
假设一开始根据输入地址信号Addin与至少一指令信号kom，操作控制器IOOd控制上方存储器芯片10操作在非触发模式下，而操作控制器IlOd控制下方存储器芯片11操作在触发模式下。在下方存储器芯片11的字符线边界跨越操作以及在存储器芯片10与11 之间的晶粒边界跨越操作根据图5中流程图的步骤S50-S57来执行。图5的程序相似于图 4的程序，因此相关叙述在此省略。本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当以权利要求所界定范围为准。
权利要求
1.一种存储器芯片，其特征在于，所述存储器芯片包括一控制单元，接收一输入地址信号以及至少一指令信号，根据所述输入地址信号与所述至少一指令信号来判断并控制所述存储器芯片的操作模式，且根据所述判断结果来产生一第一控制信号；一等待控制器，耦接一等待接合垫，接收所述第一控制信号，且根据所述第一控制信号来改变所述等待接合垫上的一等待信号的状态；以及一等待接收器，耦接所述等待接合垫，接收所述等待信号，且检测所述等待信号的状态以产生一第二控制信号；其中，当所述控制单元根据所述输入地址信号与所述至少一指令信号来判断出操作在一触发模式下的所述存储器芯片即将改变为操作在一非触发模式下时，所述等待控制器根据所述第一控制信号来把所述等待信号的状态由一反使能状态改变为一使能状态；以及其中，当所述等待接收器检测到所述等待信号的状态已由所述反使能状态改变为所述使能状态时，所述控制单元根据所述输入地址信号与所述第二控制信号来判断操作在所述非触发模式下的所述存储器芯片是否即将改变为操作在所述触发模式下。
2.如权利要求1所述的存储器芯片，其特征在于，所述控制单元包括一地址控制器，接收所述输入地址信号，且根据所述输入地址信号来产生一内部地址信号以及一第三控制信号；一第一边界跨越控制器，接收所述内部地址信号以及所述第二控制器，根据所述内部地址信号与所述第二控制信号来判断所述存储器芯片的操作模式是否即将改变，且根据所述判断结果来产生所述第一控制信号与一第四控制信号；以及一操作控制器，接收所述第三控制信号、所述第四控制信号、以及所述至少一指令信号，且根据所述第三控制信号与所述第四控制信号来控制所述存储器芯片的操作模式。
3.如权利要求2所述的存储器芯片，其特征在于，当所述操作控制器根据所述第三控制信号与所述至少一指令信号来控制所述存储器芯片操作在所述触发模式下时，假使所述第一边界跨越控制器根据所述内部地址信号来判断出所述存储器芯片即将改变为操作在所述非触发模式下，所述等待控制器根据所述第一控制信号来把所述等待信号的状态由所述反使能状态改变为所述使能状态，且所述第一边界跨越控制器更新所述地址控制器以改变所述内部地址信号。
4.如权利要求3所述的存储器芯片，其特征在于，在所述等待控制器根据所述第一控制信号来把所述等待信号的状态由所述反使能状态改变为所述使能状态之后，所述操作控制器根据所述第四控制信号来控制所述存储器芯片操作在所述非触发模式下。
5.如权利要求2所述的存储器芯片，其特征在于，当所述操作控制器根据所述第三控制信号与所述至少一指令信号来控制所述存储器芯片操作在所述非触发模式下时，假使所述等待接收器检测到所述等待信号的状态已由所述非使能状态改变为所述使能状态时，所述第一边界跨越控制器根据所述内部地址信号与所述第二控制信号来判断所述存储器芯片是否即将改变为操作在所述触发模式下；以及其中，假使所述第一边界跨越控制器判断出所述存储器芯片即将改变为操作在所述触发模式下，所述第一边界跨越控制器根据所述第二控制信号来更新所述地址控制器以改变所述内部地址信号。
6.如权利要求5所述的存储器芯片，其特征在于，在所述第一边界跨越控制器判断出所述存储器芯片即将改变为操作在所述触发模式之后，所述操作控制器根据所述第四控制信号来控制所述存储器芯片操作在所述触发模式下。
7.如权利要求2所述的存储器芯片，其特征在于，所述控制单元更包括一第二边界跨越控制器，接收所述内部地址信号，当所述操作控制器根据所述第三控制信号与所述至少一指令信号来控制所述存储器芯片操作在所述触发模式下时，所述第二边界跨越控制器根据所述内部地址信号来判断是否对所述存储器芯片执行一字符线边界跨越操作，且根据所述判断结果来产生一第五控制信号给所述等待控制器。
8.如权利要求7所述的存储器芯片，其特征在于，当所述操作控制器根据所述第三控制信号与所述至少一指令信号来控制所述存储器芯片操作在所述触发模式下时，假使所述第二边界跨越控制器判断出即将执行所述字符线边界跨越操作，所述等待控制器根据所述第五控制信号来把所述等待信号的状态由所述反使能状态改变为所述使能状态，且所述第二边界跨越控制器更新所述地址控制器以更新所述内部地址信号。
9.如权利要求7所述的存储器芯片，其特征在于，所述第二边界跨越控制器更根据所述内部地址信号与所述第二控制信号来判断是否即将对另一存储器芯片执行所述字符线边界跨越操作；以及其中，假使所述第二边界跨越控制器判断出即将对所述另一存储器芯片执行所述字符线边界跨越操作，所述第二边界跨越控制器更新所述地址控制器以改变所述内部地址信号。
10.一种存储器装置，其特征在于，所述存储器装置包括一第一存储器芯片，接收一输入地址信号且耦接一等待接合垫；以及一第二存储器芯片，接收所述输入地址信号且耦接所述等待接合垫，其中，所述第一存储器芯片与所述第二存储器芯片交替地操作在一触发模式下，且所述第一存储器芯片与所述第二存储器芯片中的每一者包括一控制单元，接收所述输入地址信号以及至少一指令信号，根据所述输入地址信号与所述至少一指令信号来判断并控制对应的所述存储器芯片的操作模式，且根据所述判断结果来产生一第一控制信号；一等待控制器，耦接所述等待接合垫，接收所述第一控制信号，且根据所述第一控制信号来改变所述等待接合垫上一等待信号的状态；以及一等待接收器，耦接所述等待接合垫，接收所述等待信号，且检测所述等待信号的状态以产生一第二控制信号；其中，当所述第一存储器芯片操作在一触发模式下且所述第二存储器芯片操作在一非触发模式下时，假使所述第一存储器芯片的所述控制单元根据所述输入地址信号来判断出所述第一存储器芯片即将改变为操作在所述非触发模式下时，所述第一存储器芯片的所述等待控制器根据对应的所述第一控制信号来把所述等待信号的状态由一反使能状态改变为一使能状态；以及其中，当所述第二存储器芯片的所述等待接收器检测到所述等待信号的状态已由所述反使能状态改变为所述使能状态时，所述第二存储器芯片的所述控制单元根据所述输入地址信号与对应的所述第二控制信号来判断所述第二存储器芯片是否即将改变为操作在所述触发模式下。
11.如权利要求10所述的存储器装置，其特征在于，对于所述第一存储器芯片与所述第二存储器芯片中的每一者而言，所述控制单元包括一地址控制器，接收所述输入地址信号，且根据所述输入地址信号来产生一内部地址信号以及一第三控制信号；一第一边界跨越控制器，接收所述内部地址信号以及所述第二控制器，根据所述内部地址信号与所述第二控制信号来判断对应的所述存储器芯片的操作模式是否即将改变，且根据所述判断结果来产生所述第一控制信号与一第四控制信号；以及一操作控制器，接收所述第三控制信号、所述第四控制信号、以及所述至少一指令信号，且根据所述第三控制信号与所述第四控制信号来控制对应的所述存储器芯片的操作模式。
12.如权利要求11所述的存储器装置，其特征在于，当所述第一存储器芯片的所述操作控制器根据对应的所述第三控制信号与所述至少一指令信号来控制所述第一存储器芯片操作在所述触发模式下且所述第二存储器芯片的所述操作控制器根据对应的所述第三控制信号与所述至少一指令信号来控制所述第二存储器芯片操作在所述非触发模式下时， 假使所述第一存储器芯片的所述第一边界跨越控制器根据对应的所述内部地址信号来判断出所述第一存储器芯片即将改变为操作在所述非触发模式下，所述第一存储器芯片的所述等待控制器根据对应的所述第一控制信号来把所述等待信号的状态由所述反使能状态改变为所述使能状态，所述第一存储器芯片的所述第一边界跨越控制器更新所述第一存储器芯片的所述地址控制器以改变对应的所述内部地址信号，且所述第二存储器芯片的所述第一边界跨越控制器根据对应的所述第二控制信号来更新所述第二存储器芯片的所述地址控制器以改变对应的所述内部地址信号。
13.如权利要求12所述的存储器装置，其特征在于，在所述第一存储器芯片的所述等待控制器把所述等待信号的状态由所述反使能状态改变为所述使能状态之后，所述第一存储器芯片的所述操作控制器根据对应的所述第四控制信号来控制所述第一存储器芯片操作在所述非触发模式下，且所述第二存储器芯片的所述操作控制器根据对应的所述第四控制信号来控制所述第二存储器芯片操作在所述触发模式下。
14.如权利要求12所述的存储器装置，其特征在于，当所述第二存储器芯片的所述等待接收器检测到所述等待信号的状态已由所述非使能状态改变为所述使能状态时，所述第二存储器芯片的所述第一边界跨越控制器根据对应的所述内部地址信号与对应的所述第二控制信号来判断所述第二存储器芯片是否即将改变为操作在所述触发模式下；以及其中，假使所述第二存储器芯片的所述第一边界跨越控制器判断出所述第二存储器芯片即将改变为操作在所述触发模式下，所述第二存储器芯片的所述第一边界跨越控制器根据对应的所述第二控制信号来更新所述第二存储器芯片的所述地址控制器以改变对应的所述内部地址信号，且所述第一存储器芯片的所述第一边界跨越控制器更新所述第一存储器芯片的所述地址控制器以改变对应的所述内部地址信号。
15.如权利要求11所述的存储器装置，其特征在于，在所述第二存储器芯片的所述第一边界跨越控制器判断出所述第二存储器芯片即将改变为操作在所述触发模式之后，所述第二存储器芯片的所述操作控制器根据对应的所述第四控制信号来控制所述第二存储器芯片操作在所述触发模式下，且所述第一存储器芯片的所述操作控制器根据对应的所述第四控制信号来控制所述第一存储器芯片操作在所述非触发模式下。
16.如权利要求11所述的存储器装置，其特征在于，对于所述第一存储器芯片与所述第二存储器芯片中的每一者而言，所述控制单元更包括一第二边界跨越控制器，接收所述内部地址信号，当所述操作控制器根据所述第三控制信号与所述至少一指令信号来控制对应的所述存储器芯片操作在所述触发模式下时，所述第二边界跨越控制器根据所述内部地址信号来判断是否对对应的所述存储器芯片执行一字符线边界跨越操作，且根据所述判断结果来产生一第五控制信号给所述等待控制器。
17.如权利要求16所述的存储器装置，其特征在于，当所述操作控制器根据所述第三控制信号与所述至少一指令信号来控制对应的所述存储器芯片操作在所述触发模式下时， 假使所述第二边界跨越控制器判断出即将执行对应的所述存储器芯片的所述字符线边界跨越操作，所述等待控制器根据所述第五控制信号来把所述等待信号的状态由所述反使能状态改变为所述使能状态，且所述第二边界跨越控制器更新所述地址控制器以更新所述内部地址信号。
18.如权利要求17所述的存储器装置，其特征在于，在所述等待控制器把所述等待信号的状态由所述反使能状态改变为所述使能状态之后，执行对应的所述存储器芯片的所述字符线边界跨越操作。
19.如权利要求16所述的存储器装置，其特征在于，对于所述第一存储器芯片与所述第二存储器芯片中的每一者而言，所述第二边界跨越控制器更根据所述内部地址信号与所述第二控制信号来判断是否即将对另一存储器芯片执行所述字符线边界跨越操作；以及其中，假使所述第二边界跨越控制器判断出即将对所述另一存储器芯片执行所述字符线边界跨越操作，所述第二边界跨越控制器更新所述地址控制器以改变所述内部地址信号。
全文摘要
本发明提供一种存储器装置以及存储器芯片。该存储器芯片包括控制单元、等待控制器、以及等待接收器。当存储器芯片操作在触发模式下且控制单元根据输入地址信号来判断出存储器芯片即将改变为操作在非触发模式下时，等待控制器把等待接合垫上的等待信号的状态由反使能状态改变为使能状态。当存储器芯片操作在非触发模式下且等待接收器检测到等待信号的状态已由反使能状态改变为使能状态时，控制单元判断存储器芯片是否即将改变为操作在触发模式下或者判断是否即将对另一存储器芯片执行字符线边界跨越操作。
文档编号G11C11/4193GK102314938SQ201010526579
公开日2012年1月11日 申请日期2010年10月29日 优先权日2010年7月6日
发明者孙启翔 申请人:华邦电子股份有限公司