专利名称：存储元件以及内存结构的制作方法
技术领域：
本发明总的涉及存储元件。
背景技术：
常规的熔丝和反熔丝元件提供一次性可编程存储元件。换言之，该元件以默认的或初始的状态起始，并且仅仅一次编程即至最终状态。一旦编程至最终状态，该元件不可以重编程至其他状态。通常，为了使能多次可编程性，基于希望的可编程性复制熔丝或反熔丝元件。因此，当需要大容量存储器时，常规的熔丝和反熔丝元件可以是面积效率不高的解决方案 (area inefficient solutions)。因此，需要多次可编程存储元件。
发明内容
根据本发明的一个方面，提供一种存储元件，包括与所述存储元件的N-区(N-doped region)耦合的第一终端；与所述存储元件的P-区耦合的第二终端；其中所述N-区和P-区产生多晶硅二极体反熔丝(poly diode anti-fuse)；以及覆盖所述N-区和P-区的硅化物层，其中在所述存储元件的初始编程状态中，所述硅化物层产生与所述多晶硅二极体反熔丝并联(in parallel with)的多晶硅熔丝(poly fuse)ο优选地，所述存储元件是多次可编程的。优选地，所述存储元件是至少三次可编程的。优选地，在所述初始编程状态中，与所述多晶硅二极体反熔丝并联的所述多晶硅熔丝提供非常低的阻抗。优选地，在所述初始编程状态中，所述存储元件充当所述第一终端和所述第二终端之间的短路。优选地，所述存储元件提供第一编程状态，其中，所述第一编程状态中所述存储元件的第一阻抗高于所述初始编程状态中所述存储元件的初始阻抗。优选地，通过应用所述存储元件的所述第一终端与所述第二终端之间的第一电流实现所述第一编程状态。优选地，所述第一电流断开(open)所述硅化物层。优选地，所述多晶硅二极体反熔丝提供所述第一编程状态中所述存储元件的所述
第一阻抗。优选地，所述存储元件提供第二编程状态，其中，所述第二编程状态中所述存储元件的第二阻抗低于所述第一编程状态中所述存储元件的所述第一阻抗。优选地，通过应用所述存储元件的穿过所述第一终端与所述第二终端的第一电压实现所述第二编程状态。优选地，所述第一电压导致所述多晶硅二极体反熔丝至高度反向偏置的状态。优选地，在所述第二编程状态中，所述多晶硅二极体反熔丝充当具有低阻抗的电阻元件并且提供所述存储元件的所述第二阻抗。优选地，所述存储元件提供第三编程状态，其中，所述第三编程状态中所述存储元件的第三阻抗高于所述第二编程状态中所述存储元件的所述第二阻抗。优选地，通过应用所述存储元件的所述第一终端与所述第二终端之间的第二电流实现所述第三编程状态。优选地，所述第二电流开路由所述存储元件的所述N-区和P-区形成n-p结。优选地，在所述第三编程状态中，所述存储元件充当所述第一终端与所述第二终端之间的开路。根据本发明的一个方面，内存结构包括多个可编程的存储元件，所述多个存储元件的每个存储元件包括与N-区耦合的第一终端；与P-区耦合的第二终端；以及覆盖所述N-区和所述P-区的硅化物层；其中所述每个存储单元独立于所述多个可编程的存储单元的其他存储单元是可编程的。优选地，仅仅当所述多个可编程的存储元件的其中一个已经耗尽它所有可利用的编程状态时，所述内存结构需要完整的重写。优选地，每个所述多个可编程的存储元件是至少三次可编程的。优选地，所述N-区和所述P-区产生多晶硅二极体反熔丝。优选地，在所述存储元件的初始编程状态中，所述硅化物层产生与所述多晶硅二极体反熔丝并联的多晶硅熔丝。
此处包含的并且形成部分说明书的附图阐述了本发明，并与说明书一起进一步用于解释本发明的原则以及使相关领域的技术人员能够制造和使用本发明。图1-4是各种一次性可编程存储元件的示意图；图5是根据本发明实施例的、存储元件的实例的示意图；图6A-D是根据本发明实施例的、存储单元的编程状态的实例的示意图；将参照附图描述本发明。通常地，以相应的标号中最左边的数字代表性地表明元件首次出现的附图。
具体实施例方式熔丝和反熔丝元件可以用作存储元件。通常地，反熔丝元件是初始处于断开或高阻抗状态的元件，并且可以一次编程至短路或低阻抗状态。熔丝元件是初始位于短路或低阻抗状态的元件，并且可以一次编程至断开或高阻抗状态。因此，熔丝和反熔丝元件通常是一次性可编程存储元件。初始的或默认的状态可能对应于逻辑0或逻辑1，随后的编程状态分别对应于逻辑1或逻辑0。图1是NMOS反熔丝元件的实例的示意图。NMOS反熔丝元件是以断开或高阻抗状态起始的栅氧化层，并且可以编程至短路或低阻抗状态。NMOS反熔丝元件的编程通过提供横跨它终端m和N2的高电压完成。高电压绝缘击穿该氧化物，将其变成m与N2间的电阻型短路。在共同拥有的U. S.专利7，649，798中可以发现NMOS反熔丝元件的其他描述， 该专利在此处全文引用，以作参考。图2是多晶硅二极体反熔丝元件的实例的示意图。多晶硅二极体反熔丝元件是具有高度N-区和高度P-区的非自对准多晶硅化物的多晶硅，该多晶硅二极体反熔丝产生反向偏置结(或有效地二极管)。多晶硅二极体反熔丝以断开或高阻抗的状态起始，并且可以编程至短路或低阻抗状态。多晶硅二极体反熔丝的编程通过提供横跨它终端m和N2的高电压完成，以使它成为最终使元件短路的高度反向偏置的状态。图3是3T(三-晶体管)反熔丝的实例的示意图。与NMOS反熔丝和多晶硅二极体反熔丝一样，3T反熔丝以断开或高阻抗状态起始，并且可以编程至短路或低阻抗状态。图4是多晶硅熔丝元件的实例的示意图。多晶硅熔丝元件是具有自对准多晶硅化物(自对准的硅化物)顶层的多晶硅电阻器。多晶硅熔丝元件以短路或低阻抗状态起始， 并且可以编程至断开或高阻抗状态。多晶硅熔丝元件的编程通过应用通过它的高电流完成，所述高电流导致自对准多晶硅化物顶层的熔化，因此造成多晶硅熔丝元件的阻抗的改变(从低阻抗到高阻抗)。在共同拥有的U. S.专利7，561，456中可以发现可编程的多晶硅熔丝元件的其他描述，该专利在此处全文引用，以作参考。常规的熔丝和反熔丝元件，比如图1-4中阐述的元件，提供一次性可编程的存储元件。换言之，所述元件以默认的或初始的状态起始，并且可以仅仅一次编程至最终状态。 一旦编程至最终状态，所述元件不可以重新编程至其他状态。通常，为了使能多次可编程性，基于希望的可编程性复制熔丝或反熔丝元件。例如，为了使能两次可编程的k_位反熔丝内存结构，需要两个反熔丝元件的k_位存储区位， 第一区位对应于内存结构的初始状态，第二区位对应于最终状态。因此，当需要大容量存储器时，常规的熔丝和反熔丝元件可以是面积效率不高的解决方案。另外，为了使能多次可编程性，需要例如包括多路复用和/或逻辑电路的控制电路，以在任一给定的时间确定应该读取元件的哪一个区位，以使能正在编程的区位的读取。此外，因为内存结构每个附加的编程状态(在第一编程之后)对应于单独的元件区位，甚至当正在修改k_位内存结构的单位数据时(也就是正在编程单个熔丝或反熔丝元件)，整个k_位内存结构必须重新写入至对应于附加的编程状态的区位中。实施例扩展了熔丝元件、反熔丝元件以及其结合使能多次可编程存储元件的能力。同时，实施例显著降低了面积要求和控制电路复杂性。实施例可以用于例如非易失的存储器，并且适合于在片上系统(SoC)产品中使用。在以下将提供示范性的实施例。基于此处的教导，本领域技术人员将明白，实施例并不受限于此处提供的示范性实施例，而是扩展至对本领域技术人员而言明显的任一变形和/或改进。图5是根据本发明实施例的、存储元件的实例的示意图。尤其地，图5是多晶硅元件的实例的示意图。多晶硅元件包括在自对准多晶硅化物顶层下面、产生多晶硅二极管的 N-禾口 P-区。
如以下进一步描述，多晶硅元件是多次可编程元件。在实施例中，多晶硅元件可以设计为三次可编程元件。虽然多晶硅元件可能比常规的多晶硅熔丝或常规的多晶硅二极反熔丝稍大，但是通过提供多次可编程性(例如，总共三次)，显著的面积节约仍然可以实现。 此外，当在内存结构(例如，k_位内存)中使用时，可以独立于其他存储元件重编程存储元件，因此每次重编程存储元件时，消除重写整个k_位内存结构的需要。因此，当给定的存储元件已经耗尽它的可重编程能力(re-programmability ability)时，仅仅需要k_位内存结构的重写。在实施例中，图5中所示的多晶硅元件提供三次可编程存储元件，将参照图6A-D 进一步描述。基于此处的教导，本领域技术人员将明白，实施例可能设计为具有多于三次的编程状态。 在它的初始或默认状态(例如，对应于逻辑0)，如图6A中所示，多晶硅元件可以概要表示为与多晶硅二极体反熔丝元件(N-和P-区)并联的多晶硅熔丝元件(自对准多晶硅化物层)。因为与多晶硅二极体反熔丝并联的多晶硅熔丝提供非常低的阻抗，多晶硅元件是有效的短路。如图6B中所示，多晶硅元件提供第一编程状态(例如，将元件从逻辑0重编程至逻辑1)。为了到达第一编程状态，高电流应用于它的终端m和N2之间的多晶硅元件，以断开自对准多晶硅化物层。作为m和N2之间的传导通路消除的自对准多晶硅化物层与下面的多晶硅二极体反熔丝产生了高阻抗。例如，低至高阻抗的变化对应于逻辑0至逻辑1的元件重编程。当需要进一步重编程时，如图6C中所示，多晶硅元件提供第二编程状态(例如，将元件从逻辑1重编程至逻辑0)。通过提供横跨终端m和N2之间的高电压达到第二编程状态，从而导致多晶硅二极体反熔丝至高度反向偏置的状态，有效地使它充当具有低阻抗的电阻元件。当需要进一步重编程时，如图6D中所示，多晶硅元件提供第三和最终的编程状态 (例如，将元件从逻辑0重编程至逻辑1)。通过提供通过Π-Ρ结的高电流达到第三编程状态，有效断开该结点以充当W和N2之间的开路或高阻抗。以上在阐述特定功能和其关系的实现的功能构件的帮助下已经描述实施例。此处，为了描述的便利，这些功能构件的边界已经确定。只要适当地执行特定的功能和其关系，可以确定替代性的边界。特定实施例的前述描述将充分揭示本发明的一般性，以致于通过应用本领域技术人员的知识，在没有过多的实验的情况下、其他人可以为各种应用容易地修改和/或适应性调整上述特定的实施例，而不背离本发明的一般概念。因此，基于此处呈现的教导和引导，这些调整和修改应该在公开实施例的含义和等效变换范围内。应该理解的是，此处的措辞和术语用于说明目的而不是限制目的，从而本说明书的术语或措辞将由技术人员根据教导和引导作出解释。本发明的实施例的宽度和范围不应该受任一上述示范性实施例的限制，而应该仅仅依照权利要求和它们的等效变换来确定。相关申请的交叉引用本专利申请享有2010年7月14日申请的美国临时专利申请的益处，申请号为No. 61/364，M8，此处该专利申请全文引用，以作参考。
权利要求
1.一种存储元件，其特征在于，包括与所述存储元件的N-区耦合的第一终端；与所述存储元件的P-区耦合的第二终端；其中所述N-区和P-区产生多晶硅二极体反熔丝；以及覆盖所述N-区和P-区的硅化物层，其中在所述存储元件的初始编程状态中，所述硅化物层产生与所述多晶硅二极体反熔丝并联的多晶硅熔丝。
2.根据权利要求1所述的存储元件，其特征在于，在所述初始编程状态中，与所述多晶硅二极体反熔丝并联的所述多晶硅熔丝提供非常低的阻抗。
3.根据权利要求2所述的存储元件，其特征在于，在所述初始编程状态中，所述存储元件充当所述第一终端和所述第二终端之间的短路。
4.根据权利要求1所述的存储元件，其特征在于，所述存储元件提供第一编程状态，其中，所述第一编程状态中所述存储元件的第一阻抗高于所述初始编程状态中所述存储元件的初始阻抗。
5.根据权利要求4所述的存储元件，其特征在于，通过应用所述存储元件的所述第一终端与所述第二终端之间的第一电流实现所述第一编程状态。
6.根据权利要求4所述的存储元件，其特征在于，所述存储元件提供第二编程状态，其中，所述第二编程状态中所述存储元件的第二阻抗低于所述第一编程状态中所述存储元件的所述第一阻抗。
7.根据权利要求6所述的存储元件，其特征在于，通过应用所述存储元件的横跨所述第一终端与所述第二终端的第一电压实现所述第二编程状态。
8.根据权利要求7所述的存储元件，其特征在于，所述第一电压导致所述多晶硅二极体反熔丝至高度反向偏置的状态。
9.根据权利要求8所述的存储元件，其特征在于，在所述第二编程状态中，所述多晶硅二极体反熔丝充当具有低阻抗的电阻元件并且提供所述存储元件的所述第二阻抗。
10.一种内存结构，其特征在于，包括多个可编程的存储元件，所说多个存储元件的每个存储元件包括 与N-区耦合的第一终端； 与P-区耦合的第二终端；以及覆盖所述N-区和所述P-区的硅化物层；其中所述每个存储单元独立于所述多个可编程的存储单元的其他存储单元是可编程的。
全文摘要
本发明涉及存储元件以及内存结构，实施例扩展了熔丝元件、反熔丝元件以及其结合使能多次可编程存储元件的能力。因此，实施例显著降低了存储元件的面积要求和控制电路复杂性。实施例可以在例如非易失的存储器中使用，并且适合于在片上系统(SoC)的产品中使用。
文档编号G11C17/16GK102347080SQ201110196968
公开日2012年2月8日 申请日期2011年7月14日 优先权日2010年7月14日
发明者迈伦·布尔 申请人:美国博通公司