专利名称：具有分离的写入和读取位线的非易失性存储器的制作方法
技术领域：
本发明大体上涉及非易失性存储器(NVM)。更具体来说，本发明涉及通过分离位线来增强非易失性存储器位单元的性能。
背景技术：
·
非易失性存储器(NVM)位单元(例如eFUSE位单元)具有用于对位单元进行读取和写入操作的单一位线和用于读取和写入操作的单一存取晶体管。然而，读取和写入操作具有不同操作特性，当设计NVM位单元时，此产生冲突。下文将参看图I来描述常规的NVM位单元。图I为说明常规的非易失性存储器位单元的电路示意图。NVM位单元100包括熔丝元件102和存取晶体管104。熔丝元件102耦合到位线112和存取晶体管104。存取晶体管104的栅极耦合到字线114。NVM位单元中的写入操作涉及最好由低电阻位线处置的大电流。另外，用于写入操作的存取晶体管占据大的裸片区域以处置大电流。低电阻、大位线具有大的电容。举例来说，一些常规位线具有若干微微法拉的电容。NVM位单元中的读取操作涉及最好由低电容位线处置的小感测电流。因此，当设计用于读取和写入操作的NVM位单元时，出现设计冲突。用于写入操作的位线的大电容导致低的读取速度和高的平均读取电流和浪涌读取电流。由于NVM位单元共享用于读取和写入操作的单一位线，所以NVM位单元不能经设计用于高电压操作与低电压操作两者。另外，在NVM位单元的单一位线上操作多个电压(写入电压和读取电压)增加了耦合到NVM位单元的周边电路的复杂性。NVM位单元的替代性设计包括差动布置。图2为说明具有差动感测的常规非易失性存储器位单元的电路示意图。NVM位单元200包括耦合到奇数位线206的熔丝元件202和耦合到偶数位线226的熔丝元件222。存取晶体管204耦合到熔丝元件202且由奇数字线214来控制。存取晶体管224耦合到熔丝元件222且由偶数字线234来控制。尽管所述差动设计可增加读取性能，但添加第二位线增加了位线的电阻，因为在裸片上的可用导线层(例如，金属层)由奇数位线206和偶数位线226共享。当将较少的导线层指派给一位线时，所述位线的电阻增加。因此，需要较可靠和较高性能的非易失性存储器位单元
发明内容
根据一个实施例，非易失性存储器(NVM)位单元包括耦合到写入位线的第一 NVM一次性写入元件。所述位单元还包括将第一 NVM—次性写入元件耦合到接地的第一写入存取晶体管。所述第一写入存取晶体管的栅极耦合到写入字线。所述位单元还包括将第一NVM 一次性写入元件耦合到读取位线的第一读取存取晶体管。所述第一读取存取晶体管的栅极耦合到读取字线。根据另一实施例，一种从非易失性存储器(NVM) —次性写入元件进行读取的方法包括将耦合到NVM —次性写入元件的写入位线偏置到零。所述方法还包括将高信号施加到读取字线以接通将NVM—次性写入元件耦合到读取位线的读取存取晶体管。所述方法进一步包括感测穿过NVM —次性写入元件的电流以确定NVM —次性写入元件的状态。根据进一步实施例，一种写入到非易失性存储器(NVM) —次性写入元件的方法包括将写入电压施加到耦合到NVM —次性写入元件的写入位线。所述方法还包括将高信号施加到写入字线以接通写入存取晶体管从而导致电流流过NVM—次性写入元件。
根据又一实施例，一种设备包括非易失性存储器(NVM) —次性写入元件。所述设备还包括用于写入到NVM —次性写入元件的装置，其耦合到所述NVM —次性写入元件。所述设备进一步包括将NVM —次性写入元件耦合到接地的写入晶体管。所述写入晶体管的栅极耦合到写入字线。所述设备还包括用于从NVM—次性写入元件进行读取的装置。所述设备进一步包括将NVM—次性写入元件耦合到读取装置的读取晶体管。所述读取晶体管的栅极耦合到读取字线。此已概述(而非广泛地)本发明的特征和技术优点以便可更好地理解下文的详细描述。将在下文描述本发明的额外特征和优点。所属领域的技术人员应了解，本发明可容易用作修改或设计用于进行本发明的相同目的的其它结构的基础。所属领域的技术人员还应认识到，此些等效建构不脱离如在附加的权利要求书中所阐述的本发明的教示。当结合附图进行考虑时，从以下描述将更好地理解据信为本发明的特性的新颖特征(关于其组织和操作方法)连同进一步目标和优点。然而，应明确理解，所述图中的每一者仅出于说明和描述的目的而被提供且不意欲界定本发明的限制。
为了更全面地理解本发明，现对结合附图进行的以下描述作出参考。图I为说明常规非易失性存储器位单元的电路示意图。图2为说明具有差动感测的常规非易失性存储器位单元的电路示意图。图3为根据一个实施例的说明示范性非易失性存储器位单元的电路示意图。图4为根据一个实施例的说明具有差动感测的示范性非易失性存储器位单元的电路不意图。图5为根据一个实施例的说明一示范性非易失性存储器位单元阵列的电路示意图。图6为根据一个实施例的说明与示范性非易失性存储器位单元等效的电路的电路不意图。图7为根据一个实施例的说明随位单元高度而变的位单元电阻的曲线图。图8为展示其中可有利地使用本发明的一实施例的示范性无线通信系统的方框图。图9为根据一个实施例的说明用于半导体组件的电路、布局和逻辑设计的设计工作站的方框图。
具体实施例方式具有用于读取和写入操作的单独物理位线的非易失性存储器(NVM)位单元与单一位线NVM位单元相比提供经改进的读取和写入性能。所述NVM位单元中的位线中的每一者经设计以用于读取或写入操作。因此，在读取操作期间提供低位线电容且在写入操作期间提供低电阻。图3为说明根据一个实施例的示范性非易失性存储器位单元的电路示意图。NVM位单元300包括耦合到写入位线322的存储器元件302。存储器元件302可为(例如)熔丝、反熔丝、eFUSE或磁性隧道结(MTJ)。根据一个实施例，存储器元件302为一次性写入装 置，其每位单元至多被写入一次。写入存取晶体管306耦合到存储器元件302和接地。写入存取晶体管306的栅极耦合到写入字线316。读取存取晶体管304耦合到存储器元件302和读取位线324。读取存取晶体管304的栅极耦合到读取字线314。根据一个实施例，读取位线324为经设计以用于高性能读取操作的低电容位线。根据一个实施例，写入位线322为经设计以用于高电流写入操作的低电阻位线。可通过将金属层添加到写入位线322来减小写入位线322的电阻。可通过隔离读取位线324且将低信号置于读取字线314上而对存储器元件302执行写入操作。写入电压被施加到写入位线322且高信号被施加到写入字线316。根据一个实施例，写入电压为I. 8伏且高信号为I. O伏。写入存取晶体管306接通以允许电流从写入位线322流过存储器元件302到达耦合到写入存取晶体管306的接地。根据一个实施例，存储器元件302为熔丝元件且穿过存储器元件302的电流切断熔丝，从而在读取操作期间在存储器元件302处导致开路。可通过将低信号置于写入字线316上而对存储器元件302执行读取操作。通过列保持器(未图示)而将写入位线322偏置到零且将高信号施加到读取字线314。根据一个实施例，高信号为I. O伏。读取存取晶体管304接通以使电流从写入位线322传导穿过存储器元件302到达读取位线324。可测量穿过存储器元件302的电流的量以确定存储器元件302的状态。举例来说，如果存储器元件302为熔丝且无电流通过存储器元件302，则存储器元件可为“O”。或者，如果存储器元件302为熔丝且电流通过存储器元件302，则存储器元件可为“I”。根据一个实施例，通过将一电压施加到读取位线324来感测穿过存储器元件302的电流。如果读取位线324的电压显著升高，则存储器元件302为开路。如果读取位线324的电压不显著升高，则存储器元件302为短路。图3的示范性NVM位单元设计通过在NVM位单元300中放置低电容读取位线324来改进读取性能。额外读取位线324和读取存取晶体管304占据额外裸片区域，然而，由读取存取晶体管304占据的裸片区域显著小于由写入存取晶体管306占据的裸片区域。因此，由图3的示范性NVM位单元设计300占据的总裸片区域并未显著增加。根据另一实施例，一读取位线被添加到差动NVM位单元设计。图4为说明根据一个实施例的具有差动感测的示范性非易失性存储器位单元的电路示意图。差动NVM位单元400包括写入位线430。写入位线430耦合到存储器元件402、412且由所述存储器元件402、412共享。存储器元件402耦合到读取存取晶体管404和写入存取晶体管406。写入存取晶体管406将存储器元件402耦合到接地且由偶数写入字线410来控制。读取存取晶体管404将存储器元件402耦合到偶数读取位线444且由偶数读取字线408来控制。存储器元件412耦合到写入存取晶体管416和读取存取晶体管414。写入存取晶体管416将存储器元件412耦合到接地且由奇数写入字线420来控制。读取存取晶体管414将存储器元件412耦合到奇数读取位线442且由奇数读取字线418来控制。在差动NVM位单元中的读取操作期间，可将穿过存储器元件412的所感测电流与穿过存储器元件402的所感测电流进行比较。举例来说，运算放大器(未图示)可比较偶数读取位线444与奇数读取位线442上存在的电压。差动NVM位单元400包括单一写入位线430，写入位线430具有低电阻。通过减少在写入位线430与其它写入位线(未图示)之间共享的资源(例如，金属线)来最小化·或减小单一写入位线430的电阻。读取位线442、444经设计以具有低电容，从而在不影响NVM位单元400处置大电流读取操作的能力的情况下改进读取操作。图5为说明根据一个实施例的示范性非易失性存储器位单元阵列的电路示意图。阵列500包括许多位单元570。每一位单元(例如,位单元570)包括稱合到读取存取晶体管504和写入存取晶体管506的存储器元件502。位单元570的存储器元件502耦合到写入位线WBL0。写入存取晶体管506的栅极516耦合到写入字线WWL0，且读取存取晶体管504的栅极514耦合到读取字线RWL0。读取存取晶体管504将存储器元件502耦合到读取位线RBL0。写入存取晶体管506将存储器元件502耦合到源极线SL0，源极线SLO可(例如)耦合到接地。位单元570沿对应于位线RBLO和WBL0、RBL1和WBLl以及RBLn和WBLn的列550、552、554而重复。尽管在阵列500中仅展示三个列,但可存在额外列。位单元570还沿对应于字线 RWLO 和 WWL0、RWL1 和 WWL1、RWL2 和 WWL2 以及 RWLn 和 WffLn 的行 560、562、564、566
而重复。尽管在阵列500中仅展示四个行，但可存在额外行。具有单独的写入路径和读取路径的非易失性存储器(NVM)位单元允许更好的读取操作性能、更低的读取操作电力消耗和更快速的读取操作速度。另外，使低电压读取操作路径与高电压写入操作路径分离显著地降低了周边电路复杂性，从而导致由周边电路消耗的裸片面积减小。可通过经由选择非正方形位单元几何形状来最小化或减小电阻而进一步改进NVM位单元的性能。图6为说明根据一个实施例的与示范性NVM位单元等效的电路的电路示意图。电阻602表示芯片级寄生电阻，电阻606表示位线电阻，且电阻612表示源极寄生电阻。晶体管604表示列选择晶体管，且晶体管610表示程序晶体管。存储器元件608耦合于位线电阻606与程序晶体管610之间。当选择位单元几何形状时，出现位单元的高度与位单元的宽度之间的取舍。较高的位单元导致较低的程序晶体管电阻610，但导致较高的位线电阻606。较短的位单元导致较高的程序晶体管电阻610但导致较低的位线电阻606。对于给定的位单元宽度而言，由下式给出位线电阻606和程序晶体管电阻610的有效电阻Reff=n*Rm*y+Rds/(f*y),
其中η为每位线的行数，Rm为每单位高度的位线电阻,y为位单元高度,Rds为程序晶体管线性电阻，且f为位单元布局内部的布局指状物(layout fingers)的数目。图7为说明根据一个实施例的随位单元高度而变的位单元电阻的曲线图。曲线图700在线702上说明随位单元高度而变的有效电阻。曲线图700还在线704上说明随位单元高度而变的位单元大小。曲线图700演示最小电阻并非总是在最小单元高度下实现。图8为展示其中可有利地使用本发明的一实施例的示范性无线通信系统800的方框图。出于说明的目的，图8展示三个远程单元820、830和850和两个基站840。将认识至IJ，无线通信系统可具有多得多的远程单元和基站。远程单元820、830和850包括IC装置825A、825C和825B，IC装置825A、825C和825B包括所揭示的非易失性存储器。将认识到，含有IC的任何装置还可包括此处所揭示的非易失性存储器位单元，包括基站、切换装置和网络设备。图8展示从基站840到远程单元820、830和850的前向链路信号880，和从远程单元820、830和850到基站840的反向链路信号890。 在图8中，将远程单元820展示为移动电话，将远程单元830展示为便携式计算机，且将远程单元850展示为无线本地环路系统中的固定位置远程单元。举例来说，远程单元可为移动电话、手持式个人通信系统(PCS)单元、例如个人数据助理的便携式数据单元、具备GPS功能的装置、导航装置、机顶盒、音乐播放器、视频播放器、娱乐单元、例如仪表读取设备等固定位置数据单元，或存储或检索数据或计算机指令的任何其它装置，或其任何组合。尽管图8说明根据本发明的教示的远程单元，但本发明不限于这些示范性所说明单元。本发明的实施例可合适地用于包括存储器装置的任何装置中。图9为说明用于半导体组件(例如，如上文所揭示的非易失性存储器位单元)的电路、布局和逻辑设计的设计工作站的方框图。设计工作站900包括含有操作系统软件、支持文件和例如Cadence或OrCAD的设计软件的硬盘901。设计工作站900还包括用以促进电路910或半导体组件912(例如非易失性存储器)的设计的显示器。提供存储媒体904用于有形地存储电路设计910或半导体组件912。电路设计910或半导体组件912可以例如⑶SII或GERBER的文件格式存储于存储媒体904上。存储媒体904可为⑶-ROM、DVD、硬盘、快闪存储器或其它适当装置。此外，设计工作站900包括用于接受来自存储媒体904的输入或将输出写入到存储媒体904的驱动设备903。记录于存储媒体904上的数据可规定逻辑电路配置、用于光刻掩蔽的图案数据或例如电子束光刻的串行写入工具的掩蔽图案数据。数据可进一步包括例如与逻辑仿真相关联的时序图或网状电路的逻辑验证数据。在存储媒体904上提供数据通过减少用于设计半导体晶片的过程的数目来促进电路设计910或半导体元件912的设计。对于固件和/或软件实施方案来说，可使用执行本文中所描述的功能的模块(例如，程序、函数等等)来实施方法。有形地体现指令的任何机器可读媒体均可用于实施本文中所描述的方法。举例来说，软件代码可存储于存储器中且由处理器单元来执行。存储器可实施于处理器单元内或处理器单元外部。如本文中所使用，术语“存储器”指代任何类型的长期存储器、短期存储器或其它存储器且将不限于任何特定类型的存储器或存储器数目或其上存储有存储器的媒体的类型。如果以固件和/或软件来实施，则可将所述功能作为一个或一个以上指令或代码而存储于计算机可读媒体上。实例包括编码有数据结构的计算机可读媒体和编码有计算机程序的计算机可读媒体。计算机可读媒体包括物理计算机存储媒体。存储媒体可为可由计算机存取的任何可用媒体。举例来说且非限制，此些计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以存储呈指令或数据结构形式的所要程序代码且可由计算机存取的任何其它媒体；如本文中所使用，磁盘和光盘包括压缩光盘(CD)、激光光盘、光盘、数字多功能光盘(DVD)、软盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。以上各者的组合也应包括于计算机可读媒体的范围内。除存储于计算机可读媒体上之外，可将指令和/或数据作为信号而提供于通信设备中所包括的传输媒体上。举例来说，通信设备可包括具有指示指令和数据的信号的收发器。指令和数据经配置以致使一个或一个以上处理器实施权利要求书中所概述的功能。尽管已陈述特定电路，但所属领域的技术人员将了解，实践本发明并不需要所有
所揭示的电路。此外，尚未描述某些众所周知的电路以集中于本发明。类似地，尽管本描述在某些地方提到逻辑“O”和逻辑“ 1”，但所属领域的技术人员应了解，可在不影响本发明的操作的情况下切换逻辑值，相应地调整电路的剩余部分。尽管已详细描述本发明和其优点，但应理解，可在不脱离如由所附权利要求书所界定的本发明的技术的情况下在本文中进行各种改变、替代和更改。举例来说，关于衬底或电子装置而使用关系术语，例如“在…上方”和“在…下方”。当然，如果使衬底或电子装置反转，则“在…上方”变成“在…下方”，且“在…下方”变成“在…上方”。另外，如果侧向地定向，则“在…上方”和“在…下方”可指代衬底或电子装置的侧面。此外，本申请案的范围无意被限制于说明书中所描述的过程、机器、制造、物质组成、手段、方法和步骤的特定实施例。如一般所属领域的技术人员将容易从本发明了解，根据本发明，可利用当前存在或日后将开发的执行与本文中所描述的对应实施例实质上相同的功能或实现实质上相同的结果的过程、机器、制造、物质组成、手段、方法或步骤。因此，所附权利要求书意欲在其范围内包括此些过程、机器、制造、物质组成、手段、方法或步骤。
权利要求
1.一种非易失性存储器NVM位单元，其包含 第一 NVM —次性写入元件，其耦合到写入位线； 第一写入存取晶体管，其将所述第一 NVM —次性写入元件耦合到接地，所述第一写入存取晶体管的栅极耦合到写入字线；以及 第一读取存取晶体管，其将所述第一 NVM—次性写入元件耦合到读取位线，所述第一读取存取晶体管的栅极耦合到读取字线。
2.根据权利要求I所述的位单元，其中所述NVM—次性写入元件为以下各者中的至少一者熔丝、反熔丝和磁性隧道结MTJ。
3.根据权利要求I所述的位单元，其进一步包含 第二 NVM —次性写入元件，其耦合到所述写入位线； 第二写入存取晶体管，其将所述第二 NVM —次性写入元件耦合到所述接地，所述第二写入存取晶体管的栅极耦合到奇数写入字线；以及 第二读取存取晶体管，其将所述第二 NVM —次性写入元件耦合到奇数读取位线，所述第二读取存取晶体管的栅极耦合到奇数读取字线， 其中所述第一 NVM —次性写入元件耦合到偶数读取位线且所述第一读取存取晶体管的所述栅极耦合到偶数读取字线。
4.根据权利要求I所述的位单元，其中所述读取位线为低电容线且所述写入位线为低电阻线。
5.根据权利要求I所述的位单元，其中所述位单元占据非正方形裸片区域。
6.根据权利要求I所述的位单元，其中所述位单元被集成到存储器阵列中。
7.根据权利要求6所述的位单元，其中所述存储器阵列被集成到以下各者中的至少一者中移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元和固定位置数据单元。
8.一种从非易失性存储器NVM—次性写入元件进行读取的方法，所述方法包含 将耦合到所述NVM —次性写入元件的写入位线偏置到零； 将高信号施加到读取字线以接通将所述NVM —次性写入元件耦合到读取位线的读取存取晶体管；以及 感测穿过所述NVM —次性写入元件的电流以确定所述NVM —次性写入元件的状态。
9.根据权利要求8所述的方法，其中通过列保持器来执行偏置所述写入位线。
10.根据权利要求8所述的方法，其进一步包含将低信号置于耦合到所述NVM—次性写入元件的写入存取晶体管的写入字线上。
11.根据权利要求8所述的方法，其进一步包含将穿过所述NVM—次性写入元件的所述所感测电流与穿过不同的NVM —次性写入元件的第二所感测电流进行比较。
12.根据权利要求8所述的方法，其进一步包含将所述NVM—次性写入元件集成到以下各者中的至少一者中移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元和固定位置数据单元。
13.—种写入到非易失性存储器NVM—次性写入元件的方法，所述方法包含 将写入电压施加到耦合到所述NVM—次性写入元件的写入位线；以及 将高信号施加到写入字线以接通写入存取晶体管，从而致使电流流过所述NVM —次性写入元件。
14.根据权利要求13所述的方法，其进一步包含 隔离读取位线；以及 将低信号施加到读取字线以关断读取存取晶体管。
15.根据权利要求13所述的方法，其进一步包含将所述NVM—次性写入元件集成到以下各者中的至少一者中移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元和固定位置数据单元。
16.—种设备,其包含 非易失性存储器NVM —次性写入元件； 用于写入到所述NVM —次性写入元件的装置，其耦合到所述NVM —次性写入元件；写入晶体管，其将NVM—次性写入元件耦合到接地，所述写入晶体管的栅极耦合到写入字线； 用于从所述NVM —次性写入元件进行读取的装置；以及 读取晶体管，其将所述NVM —次性写入元件耦合到所述读取装置，所述读取晶体管的栅极耦合到读取字线。
17.根据权利要求16所述的设备，其中所述NVM—次性写入元件为以下各者中的至少一者熔丝、反熔丝、eFUSE和磁性隧道结MTJ。
18.根据权利要求16所述的设备，其中所述读取装置具有低电容且所述写入装置具有低电阻。
19.根据权利要求16所述的设备，其中所述NVM—次性写入元件被集成到存储器阵列中。
20.根据权利要求19所述的设备，其中所述存储器阵列被集成到以下各者中的至少一者中移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元和固定位置数据单元。
全文摘要
非易失性存储器NVM位单元的读取和写入操作具有不同的最佳参数，从而在所述NVM位单元的设计期间产生冲突。所述NVM位单元中的单一位线阻止最佳的读取性能。可通过在两条位线之间分离NVM位单元中的读取路径和写入路径来改进读取性能。所述NVM位单元的读取位线具有低电容，以用于改进读取操作速度和减小电力消耗。所述NVM位单元的写入位线具有低电阻以处置在写入操作期间存在的大电流。所述NVM位单元的存储器元件可为熔丝、反熔丝、eFUSE或磁性隧道结。可使用差动感测读取操作来进一步增强读取性能。
文档编号G11C17/18GK102959637SQ201180032494
公开日2013年3月6日 申请日期2011年6月28日 优先权日2010年6月28日
发明者叶辛·泰尔齐奥卢 申请人:高通股份有限公司