专利名称：非易失性存储装置及其验证方法
技术领域：
本发明涉及一种半导体装置，更具体而言涉及一种非易失性存储装置及其验证方法。
背景技术：
非易失性存储装置一一或具体而言快闪存储装置——不仅可以应用于计算机以及存储卡等，而且其应用领域业已扩展到便携式信息设备，诸如无线通信终端和数码相机。 在快闪存储装置中，储存在每个存储器单元中的数据的电平由存储器单元的阈值电压来定义，因而可以将编程操作称为改变存储器单元的阈值电压的过程。在快闪存储装置中，一般根据ISPP (增量步进脉冲编程,Incremental Step PulseProgram)方法来执行编程操作。当假设要编程的所有存储器单元都具有相同的编程速度时，在编程操作之后已编程的存储器单元的阈值电压将具有与编程操作之前的分布相同的分布。然而，由于在存储装置的制造工艺期间产生的各种原因和根据存储器装置的使用而产生的外部条件的变化，存储器单元无法具有相同的编程速度。因此，通过增加编程脉冲的方法即ISPP方法来执行编程操作。也就是说，施加第一步进编程脉冲对选中的存储器单元进行编程。然后，施加验证电压到选中的存储器单元以使阈值电压高于验证电压的存储器单元通过。随后，将编程电压增加恒定的步进，以施加第二步进编程脉冲到阈值电压等于或低于验证电压的存储器单元，然后执行编程操作。执行这样的过程直到所有的存储器单元都被完全编程为止。在前一个编程步骤中通过的存储器单元被禁止编程，以实质地防止过度编程。如此，由于在编程操作期间混合了以高速编程的存储器单元和以低速编程的存储器单元，因此只有当以低速编程的存储器单元被完全编程时才能够完成编程操作。因此，编程时间是由编程速度最低的存储器单元决定的。然而，当未被完全编程的存储器单元的数目一也就是在验证过程期间被处理为故障单元的存储器单元的数目一对应于纠错算法能够修复的水平时，编程操作无需进行到所有的存储器单元都被编程为止。因此，使用故障比特感测单元对验证过程期间被处理为故障单元的存储器单元的数目进行计数。而且，当故障比特感测单元的计数结果对应于可以纠正的水平时，控制器的纠错电路对相应的单元执行纠错，以便完成编程操作。可以利用电流感测电路(CSC)来配置故障比特感测单元，下面将参照图I来描述故障比特感测单元的配置。
图I是说明现有的故障比特感测单元150的图。故障比特感测单元150包括CSC，所述CSC被配置成将从存储器单元阵列110的选中的存储器单元读取的电流值与参考电流进行比较，并输出通过或故障判定。这里，参考电流是根据ECC(纠错电路)能够纠正的比特数目而确定的。也就是，在编程操作之后的验证操作期间，故障比特感测单元150根据页缓冲器的电流量变化是否是被允许的来判定通过还是故障。页缓冲器的电流量由未被完全编程的存储器单元的数目、即故障比特的数目改变。然而，在存储器单元中流过的电流量可能根据存储器单元的物理特征而具有偏差。而且，当这种偏差的总和等于或大于一个单元的单元电流量时，在对故障比特的数目进行计数的过程中可能会出现错误。例如，可以假设所有的存储器单元的单元电流量相比于预期的单元电流量具有+10%的偏差。在这种情况下，当要对10个故障比特进行计数时，可能由于电流量中的偏差而测量到与11个比特相对应的电流。
图2是解释根据故障比特数目的累积误差的图。参见图2，当假设在一个存储器单元中流动的电流的幅度为5时，在故障比特的数目等于或小于4的情况下，单元电流量的偏差不会影响故障比特感测的准确性。然而，随着故障比特数目的增加，故障比特感测单元150所感测到的总电流量的误差逐渐增加。单元电流量的这种偏差可能影响故障比特感测单元150的电流感测操作。在此情况下，即使确定故障比特的数目对应于ECC能够纠正的水平，也可能输出故障信号，而且即使故障比特的数目不对应于ECC能够纠正的水平，也可能输出通过信号。
发明内容
在本发明的一个实施例中，一种非易失性存储装置包括存储器单元阵列，所述存储器单元阵列包括耦接在多个字线与多个位线之间的多个单位存储器单元；页缓冲器单元，所述页缓冲器单元被配置成从所述存储器单元阵列的选中的存储器单元读取数据并且输出读取的数据；控制器，所述控制器被配置成响应于验证命令而产生参考电流发生信号、第一电流控制信号和第二电流控制信号，参考电流发生信号、第一电流控制信号和第二电流控制信号与要感测的故障比特的数目和在读取操作期间流经所述单位存储器单元的单元电流量的偏差相对应；以及故障比特感测单元，所述故障比特感测单元被配置成响应于所述验证命令而从所述控制器接收所述参考电流发生信号、所述第一电流控制信号和所述第二电流控制信号，并且控制参考电流量和所述页缓冲器单元的数据读取电流量中的至少一个。在本发明的另一个实施例中，一种非易失性存储装置包括包括多个单位存储器单元的存储器单元阵列，其中在读取操作期间在所述单位存储器单元中流动的单元电流量具有负偏差；以及故障比特感测单元，所述故障比特感测单元被配置成响应于验证命令而将在所述存储器单元阵列的选中的存储器单元中流动的读取电流量与参考电流量进行比较。在将所述参考电流量与所述读取电流量进行比较时，故障比特感测单元根据要感测的故障比特的数目来改变所述参考电流量或所述读取电流量。在本发明的另一个实施例中，一种非易失性存储装置包括包括多个单位存储器单元的存储器单元阵列，其中在读取操作期间在所述单位存储器单元中流动的单元电流量具有正偏差；以及故障比特感测单元，所述故障比特感测单元被配置成响应于验证命令而将在所述存储器单元阵列的选中的存储器单元中流动的读取电流量与参考电流量进行比较。在将所述参考电流量与所述读取电流量进行比较时，故障比特感测单元根据要感测的故障比特的数目来改变所述参考电流量或所述读取电流量。在本发明的另一个实施例中，提供了一种非易失性存储装置的验证方法，所述非易失性存储装置包括控制器、由所述控制器控制的存储器单元阵列、以及故障比特感测单元。所述验证方法包括以下步骤所述故障比特感测单元响应于验证命令而从所述存储器单元阵列的选中的存储器单元接收数据读取电流；根据在读取操作期间在所述存储器单元中流动的单元电流量的偏差，所述故障比特感测单元根据要感测的故障比特的数目来改变参考电流或所述读取电流；所述故障比特感测单元将所述参考 电流与所述读取电流进行比较并输出通过或故障。
结合附图来描述本发明的特征、方面和实施例，其中图I是现有的故障比特感测单元的配置图；图2是解释根据故障比特数目的累积误差的图；图3是根据一个实施例的非易失性存储装置的配置图；图4是说明图3的电流控制部的图；图5是示出储存在图4的寄存器中的数据的表格；图6是说明图3的偏移量控制部的图；以及图7是说明图3的故障比特感测单元的图。
具体实施例方式下面将参照附图结合示例性实施例来描述根据本发明的非易失性存储装置及其验证方法。图3是根据一个实施例的非易失性存储装置的配置图。参见图3，非易失性存储装置20包括存储器单元阵列210、页缓冲器单元220、Y译码器230、Χ译码器240、故障比特感测单元250、电压供应单元260、以及用于控制整体操作的控制器270。存储器单元阵列210包括被配置成储存数据的多个存储器单元。各个存储器单元以矩阵状耦接在多个字线WL与多个位线BL之间。字线WL被配置成选择并激活存储器单元，位线BL被配置成输入和输出存储器单元的数据。另外，存储器单元阵列210可以包括一个或更多个芯片。页缓冲器单元220包括经由位线BL与存储器单元阵列210耦接的多个页缓冲器，且被配置成将编程数据提供到存储器单元阵列210的选中的存储器单元，或者从存储器单元阵列210的选中的存储器单元读取数据然后储存读取的数据。Y译码器230被配置成根据控制器270的控制而向页缓冲器单元220的页缓冲器提供数据输入/输出通道，X译码器240被配置成根据控制器270的控制来选择存储器单元阵列210的字线WL。电压供应单元260被配置成根据控制器270的控制而产生对应于操作模式(编程、擦除或读取)的操作电压，并经由X译码器240将产生的操作电压提供给字线WL或页缓冲器单元220。故障比特感测单元250被配置成响应于验证命令而对未完全编程的存储器单元的数目、即故障比特的数目进行计数。此时，故障比特感测单元250从控制器270的电流控制部272接收根据单元电流量的偏差而确定的电流控制信号，并根据电流控制信号来改变从存储器单元阵列210的选中的存储器单元读取的电流量、或者改变参考电流量，然后将读取的电流量与参考电流量进行比较以输出通过/故障判定。在ECC能够纠正的比特数目之内确定参考电流。具体地，可以在ECC能够纠正的比特数目之内改变故障比特感测单元250要感测的存储器单元的数目。更具体而言，故障比特感测单元250包括比较部252，所述比较部252被配置成将 从存储器单元阵列210的选中的存储器单元读取的电流量与参考电流量进行比较，并输出通过/故障判定。例如，可以利用电流感测电路(CSC)来配置比较部252。故障比特感测单元250还包括偏移量控制部254，所述偏移量控制部254被配置成根据电流控制信号来改变读取电流量或参考电流量，所述电流控制信号是根据单元电流量的偏差而确定的。这里，可以经由测试模式对单元电流量的偏差以及取决于要感测的故障比特数目的电流改变量进行测量或确定。例如，当单元电流量的偏差具有正⑴值时，故障比特感测单元250的偏移量控制部254从控制器270的电流控制部272接收负偏移量信号作为第一电流控制信号，并且增加参考电流量。另外，当单元电流量的偏差具有负(_)值时，偏移量控制部254从电流控制部272接收正偏移量信号作为第二电流控制信号，并且减少读取电流量。在本发明的另一个实施例中，当单元电流量的偏差具有正⑴值时，可以根据正偏移量信号来减少读取电流量，而当单元电流量的偏差具有负(_)值时，可以根据负偏移量信号来减少参考电流量。针对这种操作，电流控制部272根据经由测试模式测量到的单元电流量的偏差而储存与要感测的故障比特数目相对应的第一电流控制信号(负偏移量电压)和第二电流控制信号(正偏移量电压)。当输入验证命令时，电流控制部272向偏移量控制部254提供第一电流控制信号和第二电流控制信号。电流控制部272还向偏移量控制部254提供参考电流发生信号。参考电流发生信号根据要感测的故障比特的数目来确定。与故障比特数目相对应的参考电流发生信号也可以储存在电流控制部272中。如上所述，故障比特感测单元250要感测的故障比特的数目可以在ECC能够纠正的比特数目之内变化。要感测的故障比特的数目可以包括固定值或用户所确定的值。另外，当故障比特感测单元250输出通过信号时，控制器270的ECC对相应的存储器单元执行纠错操作，并且完成编程操作。图4是说明图3所示的电流控制部的图。参见图4，电流控制部272包括寄存器2721和电流控制信号输出单元2723。寄存器2721被配置成储存用于操作故障比特感测单元250所需的控制信号。也就是，寄存器2721储存用于每个感测目标故障比特数目的第一电流控制信号、第二电流控制信号和参考电流发生信号，使得偏移量控制部254可以根据单元电流量来改变电流量。图5是示出储存在图4的寄存器中的数据的表格。参见图5，可以看出，数据包括感测目标故障比特数目，以及根据感测目标故障比特数目的参考电流发生信号、作为负偏移量电压的第一电流控制信号和作为正偏移量电压的第二电流控制信号。图5示出例如当感测目标故障比特数目被设置成1、2、4、8时的参考电流发生信号、第一电流控制信号和第二电流控制信号。可以根据预设参考电流和单元间偏差(cell-to-cell deviation)来控制参考电流发生信号、第一电流控制信号和第二电流控制信号。下文将参照图7来进行详细描述。电流控制信号输出单元2723被配置成响应于验证命令，通过引用寄存器2721来选择与感测目标故障比特数目相对应的参考电流发生信号V_refFB、第一电流控制信号V_mOS和第二电流控制信号V_pOS，并将选中的信号提供给偏移量控制部254。
根据本实施例的电流控制部272还可以包括译码器2725。译码器2725可以将允许的故障比特的数目译码成指定的比特数目，然后使用所述指定的比特数目作为用于对寄存器2721进行存取的地址。例如，当要感测最大数目为32个的故障单元时，允许的故障比特的数目可以被译码成5比特的二进制数(00000 11111)，并且译码结果中的前三个比特可以被指定作为寄存器2721的地址。结果，储存在图5的寄存器2721中的感测目标故障比特数目可以被储存作为译码器2725的译码结果。图6是说明图3的偏移量控制部的图。参见图6，偏移量控制部254包括参考电流发生器2541、第一偏移量电流发生器2543、以及第二偏移量电流发生器2545。参考电流发生器2541根据施加到页缓冲器单元220的输出端子的电流量而被驱动，且被配置成从电流控制部272接收参考电压VREF和参考电流发生信号V_refFB，并产生参考电流。第一偏移量电流发生器2543被配置成从电流控制部272接收参考电压VREF和第一电流控制信号V_mOS，并且改变参考电流量。第二偏移量电流发生器2545被配置成从电流控制部272接收参考电压VREF和第二电流控制信号V_pOS，并改变施加到页缓冲器单元220的输出端子的读取电流量。作为存储器单元阵列210的测试结果，假设各个存储器单元的单元电流量具有负(-)偏差。在编程步骤之后的验证过程期间，故障比特感测单元250的读取电流量将被感测为比预期更低的值。这是因为单元电流量具有负偏差。因此，在此情况下，利用第一电流控制信号减少参考电流量，使得比较部252准确地感测故障比特的数目。在本发明的另一个实施例中，当单元电流量具有负(_)偏差时，可以利用第二电流控制信号来增加读取电流量。另外，当单元电流量具有正(+)偏差时，在验证过程期间读取电流量将被感测为比预期更高的值。因此，在此情况下，可以利用第二电流控制信号来减少读取电流量，或者可以利用第一电流控制信号来增加参考电流量，使得比较部252准确地感测故障比特的数目。
图7是说明图3的故障比特感测单元的图。参见图7，故障比特感测单元250包括输入部256、比较部252和偏移量控制部254。输入部256被配置成提供来自图3的页缓冲器单元220的单元数据读取结果。比较部252被配置成将输入部256的读取电流量与参考电流量进行比较，并输出通过/故障信号C0MP_0UT。偏移量控制部254被配置成响应于从电流控制部272提供的参考电压VREF、参考发生信号V_refFB、第一电流控制信号V_mOS和第二电流控制信号V_pOS来改变读取电流量或参考电流量。比较部252可以包括电流感测电路(CSC)，但是比较部252的配置不限于此。偏移量控制部254可以包括参考电流发生器2541、第一偏移量电流发生器2543和第二偏移量电流发生器2545。参考电流发生器2541可以包括第一开关元件Tl、第二开关元件T2、第三开关元件组TlO Tin、以及第四开关元件组T20 T2n。第一开关元件Tl与电源电压端子VDD耦 接，并且根据施加到输入部256的输出端子的电压而被驱动。第二开关元件Τ2耦接在第一开关元件Tl与第一节点Kl之间，并且由电源电压VDD驱动。第三开关元件组TlO Tln并联耦接至第一节点Kl，且由参考电压VREF驱动。第四开关元件组Τ20 Τ2η并联耦接在接地端子VSS与第三开关元件组TlO Tln的开关元件之间，且由参考电流发生信号V_refFB〈n: 0>驱动。第一开关元件Tl可以包括PMOS晶体管，第二开关元件T2、第三开关元件组TlO Tln和第四开关元件组T20 T2n可以包括NMOS晶体管。然而，配置不限于此。另外，可以省略第二开关元件Τ2。在此情况下，第一偏移量电流发生器2543可以与第一开关元件Tl的漏极端子耦接。第四开关元件组Τ20 Τ2η中所包括的各个开关元件可以具有不同的沟道宽度W。例如，当第四开关元件组Τ20 Τ2η包括响应于由(η+1)个比特构成的参考电流发生信号V_refFB<n:0>而被驱动的(η+1)个开关元件时，沟道宽度可以被设置成从参考电流发生信号V_refFB〈n:0>的最低有效位所驱动的开关元件T20到参考电流发生信号V_refFB〈n:0>的最高有效位所驱动的开关元件T2n增加到2nw(w是单位沟道宽度)。因此，可以根据参考电流发生信号￥_1*社 8〈11:0>的具有逻辑高电平的比特来改变参考电流量。参见图5，当10 μ A的参考电流被设置流过每个单元时，在感测目标故障比特为2η(η是正整数)的情况下，可以通过将参考电流发生信号V_refFB〈n:0>的第η个比特改变成逻辑高状态来设置参考电流。如此，根据要感测的故障比特的数目由控制器270来确定参考电流发生信号V_refFB,并且参考电流发生器2541响应于参考电压VREF和参考电流发生信号V_refFB而施加参考电流到第一节点Kl。第一偏移量电流发生器2543包括第五开关元件组T30 T3n和第六开关元件组Τ40 Τ4η。第五开关元件组Τ30 Τ3η并联耦接至第一节点Κ1，并且由参考电压VREF驱动。第六开关元件组Τ40 Τ4η并联耦接在接地端子VSS与形成第五开关元件组Τ30 Τ3η的开关元件之间，且由第一电流控制信号V_mOS驱动。这里，第五开关元件组T30 T3n和第六开关元件组Τ40 Τ4η中所包括的各个开关元件可以包括NMOS晶体管。然而，配置不限于此。第六开关元件组Τ40 Τ4η根据第一电流信号V_m0S〈n:0>而被驱动，并且改变第一节点Kl的电流量、即参考电流量。针对此操作，第六开关元件组T40 T4n中所包括的各个开关元件可以具有不同的沟道长度L。例如，当第六开关元件组Τ40 Τ4η包括响应于由(η+1)个比特构成的第一电流控制信号V_m0S〈n:0>而被驱动的(η+1)个开关元件时，沟道长度可以被设置成从第一电流控制信号V_m0S〈n:0>的最低有效位所驱动的开关元件T40到第一电流控制信号V_m0S<n:0>的最高有效位所驱动的开关元件T4n增加到2nL(L是单位沟道长度)。另外，第二偏移量电流发生器2545包括第八开关元件组T50 T5n和第九开关元件组Τ60 Τ6η。第八开关元件组Τ50 Τ5η并联耦接至输入部256的输出端子并且由参考电压VREF驱动。第九开关元件组Τ60 Τ6η并联耦接在接地端子VSS与形成第八开关元件组Τ50 Τ5η的开关元件之间，并且由第二电流控制信号V_p0S〈n:0>驱动。第二偏移量电流发生器2545还可以包括由电源电压VDD驱动的第七开关元件T3，以传送施加至输入部256的输出端子的电流量。这里，第七开关元件T3和第八开关元件组T50 T5n以及第九开关元件组Τ60 Τ6η的各个开关元件可以分别包括NMOS晶体管。然而，配置不限于此。第九开关元件组Τ60 Τ6η由第二电流控制信号V_p0S〈n:0>驱动，并且改变施加至输入部256的输出端子的电流量、即读取电流量。针对此操作，第九开关元件组T60 T6n中所包括的各个开关元件可以具有不同的沟道长度L。例如，当第九开关元件组Τ60 Τ6η包括响应于由(η+1)个比特构成的第二电流控制信号V_p0S〈n:0>而被驱动的(η+1)个开关元件时，沟道长度可以被设置成从第二电流控制信号V_p0S〈n:0>的最低有效位所驱动的开关元件T60到第二电流控制信号V_pOS<n:0>的最高有效位所驱动的开关元件T6n增加到2nL(L是单位沟道长度)。当存储器单元的单元电流量具有负偏差时，读取电流量将被测量为比预期更低的值。在此情况下，可以通过减少要与读取电流量进行比较的参考电流量的方法来减少偏差。因此，当根据感测目标故障比特数目提供第一电流信号V_mOS时，施加至第一节点Kl的参考电流量减少。此时，由于不需要改变读取电流量，因此根据第二电流控制信号V_pOS而被驱动的第九开关元件组T60 T6n可以保持关断状态。作为另一种方法，可以考虑增加读取电流量。在此情况下，当根据感测目标故障比特数目提供第二电流信号V_pOS时，可以增加读取电流量。另外，当存储器单元的单元电流量具有正偏差时，读取电流量被测量为具有比期望更高的值。因此，由第二电流控制信号V_pOS使第九开关元件组T60 T6n导通以减少读取电流量。由于不需要改变参考电流量，因此由第一电流控制信号V_mOS驱动的第六开关元件组T40 T4n保持关断状态。作为另一种方法，可以考虑根据第一电流控制信号V_mOS增加参考电流量。当执行这种操作时，在经由电流控制部272的译码器2725对感测目标故障比特数目进行译码所获得的结果被设置成地址、然后由电流控制信号输出单元2723来提供的状态下，从寄存器2721获得参考电流发生信号V_refFB以及第一电流控制信号V_mOS和第二电流控制信号V_pOS。、
为了易于理解本发明，将以如下实例为例来进行描述。以如下的存储器单元阵列为例在所述存储器单元阵列中，单元电流量的单元电流量偏差为+/-(1/N) (N是自然数)。在此情况下，当少于N个存储器单元未被完全编程时，即使产生偏差也不会对故障比特的数目的计数产生影响。然而，当MN(M是自然数)个或更多个存储器单元未被完全编程时，每MN个存储器单元可以多计数M个存储器单元或少计数M个存储器单元。因此，当偏差为+(1/N)时，以使参考电流变为[单元电流* (MN-I)]的方式来设置参考电流发生信号，且将第一电流控制信号V_mOS设置为低电平以使第六开关元件组T40 T4n关断。另外，可以以第九开关元件组Τ60 Τ6η将读取电流量降低与[单元电流* (M-I)]相对应的电流的方式来设置第二电流控制信号V_pOS。
相似地，当偏差为-(1/N)时，以使参考电流变为[单元电流* (MN-I)]的方式来设置参考电流发生信号，并且以第六开关元件组T40 T4n将参考电流量降低与[单元电流* (M-I)]相对应的电流的方式来设置第一电流控制信号V_mOS。另外，可以将第二电流控制信号V_pOS设置为低电平以使第九开关元件组T60 T6n关断。在本实施例中，描述了在单元电流量具有负偏差时减少参考电流量，而在单元电流量具有正偏差时减少读取电流量。但是，不限于此，在单元电流量具有负偏差时可以增加读取电流量，而在单元电流量具有正偏差时可以增加参考电流。换言之，可以采用任何方法，只要它们能补偿因单元偏差而引起的参考电流量与读取电流量之间的差异即可。尽管上面已经描述了某些实施例，但是本领域技术人员将会理解的是，所述的实施例仅仅是示例性的。因此，本文描述的非易失性存储装置及其验证方法不应限于描述的实施例。确切地说，本文描述的非易失性存储装置及其验证方法应仅根据所附权利要求书并结合以上说明书和附图来限定。
权利要求
1.一种非易失性存储装置，包括 存储器单元阵列，所述存储器单元阵列包括耦接在多个字线与多个位线之间的多个单位存储器单元； 页缓冲器单元，所述页缓冲器单元被配置成从所述存储器单元阵列的选中的存储器单元读取数据并储存读取的所述数据； 控制器，所述控制器被配置成响应于验证命令而产生参考电流发生信号、第一电流控制信号和第二电流控制信号，所述参考电流发生信号、所述第一电流控制信号和所述第二电流控制信号与要感测的故障比特的数目和在读取操作期间流经所述单位存储器单元的单元电流量的偏差相对应；以及 故障比特感测单元，所述故障比特感测单元被配置成响应于所述验证命令而从所述控制器接收所述参考电流发生信号、所述第一电流控制信号和所述第二电流控制信号，并控制参考电流量和所述页缓冲器单元的数据读取电流量中的至少一个。
2.如权利要求I所述的非易失性存储装置，其中，所述故障比特感测单元根据所述参考电流发生信号和所述第一电流控制信号来控制所述参考电流量，并判定通过或故障。
3.如权利要求2所述的非易失性存储装置，其中，所述故障比特感测单元根据所述第二电流控制信号来控制所述页缓冲器单元的所述数据读取电流量，并判定通过或故障。
4.如权利要求I所述的非易失性存储装置，其中，所述控制器包括 寄存器，所述寄存器被配置成产生与要根据所述单元电流量的偏差来感测的故障比特的数目相对应的所述参考电流发生信号、所述第一电流控制信号和所述第二电流控制信号；以及 电流控制信号发生器，所述电流控制信号发生器被配置成将所述参考电流发生信号、所述第一电流控制信号和所述第二电流控制信号提供至所述故障比特感测单元。
5.如权利要求4所述的非易失性存储装置，其中，所述控制器还包括译码器，所述译码器被配置成将要感测的故障比特的数目以指定单位译码成二进制比特。
6.如权利要求4所述的非易失性存储装置，其中，所述控制器还包括纠错电路ECC，所述ECC被配置成纠正故障比特的错误，并且 要感测的故障比特的数目是固定的，或在所述ECC纠正的范围内变化。
7.如权利要求I所述的非易失性存储装置，其中，所述故障比特感测单元包括 比较部，所述比较部被配置成响应于所述验证命令而将所述读取电流量与所述参考电流量进行比较以判定通过或故障；以及 偏移量控制部，所述偏移量控制部被配置成响应于所述参考电流发生信号、所述第一电流控制信号和所述第二电流控制信号来改变所述参考电流量或所述读取电流量。
8.如权利要求7所述的非易失性存储装置，其中，所述偏移量控制部包括 参考电流发生器，所述参考电流发生器被配置成响应于从所述控制器所提供的所述参考电流发生信号来产生所述参考电流； 第一偏移量电流发生器，所述第一偏移量电流发生器被配置成响应于从所述控制器提供的所述第一电流控制信号来改变所述参考电流量；以及 第二偏移量电流发生器，所述第二偏移量电流发生器被配置成响应于从所述控制器提供的所述第二电流控制信号来改变所述读取电流量。
9.一种非易失性存储装置，包括 存储器单元阵列，所述存储器单元阵列包括多个单位存储器单元，其中在读取操作期间在所述单位存储器单元中流过的单元电流量具有负偏差；以及 故障比特感测单元，所述故障比特感测单元被配置成响应于验证命令而将在所述存储器单元阵列的选中的存储器单元中流过的读取电流量与参考电流量进行比较； 其中，在将所述参考电流量与所述读取电流量进行比较时，所述故障比特感测单元根据要感测的故障比特的数目而改变所述参考电流量或所述读取电流量。
10.如权利要求9所述的非易失性存储装置，还包括控制器，所述控制器被配置成根据所述单元电流量的偏差而将与要感测的故障比特的数目相对应的电流控制信号提供给所述故障比特感测单元， 其中，所述故障比特感测单元响应于所述电流控制信号而减少所述参考电流量。
11.如权利要求10所述的非易失性存储装置，其中，所述控制器包括纠错电路ECC，所述ECC被配置成纠正故障比特的错误，并且 要感测的故障比特的数目是固定的，或在所述ECC纠正的范围内变化。
12.如权利要求9所述的非易失性存储装置，还包括控制器，所述控制器被配置成根据所述单元电流量的偏差而将与要感测的故障比特的数目相对应的电流控制信号提供给所述故障比特感测单元， 其中，所述故障比特感测单元响应于所述电流控制信号而增加所述读取电流量。
13.如权利要求12所述的非易失性存储装置，其中，所述控制器包括纠错电路ECC，所述ECC被配置成纠正故障比特的错误，并且 要感测的故障比特的数目是固定的，或在所述ECC纠正的范围内变化。
14.一种非易失性存储装置，包括 存储器单元阵列，所述存储器单元阵列包括多个单位存储器单元，其中在读取操作期间在所述单位存储器单元中流过的单元电流量具有正偏差；以及 故障比特感测单元，所述故障比特感测单元被配置成响应于验证命令而将在所述存储器单元阵列的选中的存储器单元中流动的读取电流量与参考电流量进行比较， 其中，在将所述参考电流量与所述读取电流量进行比较时，所述故障比特感测单元根据要感测的故障比特的数目来改变所述参考电流量或所述读取电流量。
15.如权利要求14所述的非易失性存储装置，还包括控制器，所述控制器被配置成根据所述单元电流量的偏差而将与要感测的故障比特的数目相对应的电流控制信号提供给所述故障比特感测单元， 其中，所述故障比特感测单元响应于所述电流控制信号而减少所述读取电流量。
16.如权利要求15所述的非易失性存储装置，其中，所述控制包括纠错电路ECC，所述ECC被配置成纠正故障比特的错误，以及 要感测的故障比特的数目是固定的，或在所述ECC纠正的范围内变化。
17.如权利要求14所述的非易失性存储装置，还包括控制器，所述控制器被配置成根据所述单元电流量的偏差而将与要感测的故障比特的数目相对应的电流控制信号提供给所述故障比特感测单元， 其中，所述故障比特感测单元响应于所述电流控制信号而增加所述参考电流量。
18.如权利要求17所述的非易失性存储装置，其中，所述控制器包括纠错电路ECC，所述ECC被配置成纠正故障比特的错误，并且 要感测的故障比特的数目是固定的，或在所述ECC纠正的范围内变化。
19.一种非易失性存储装置的验证方法，所述非易失性存储装置包括控制器、由所述控制器控制的存储器单元阵列、以及故障比特感测单元，所述验证方法包括以下步骤 利用所述故障比特感测单元，响应于验证命令而从所述存储器单元阵列的选中的存储器单元接收数据读取电流； 所述故障比特感测单元，对应于在读取操作期间在所述存储器单元中流过的单元电流量的偏差，根据要感测的故障比特的数目来改变参考电流或所述读取电流；以及 利用所述故障比特感测单元，将所述参考电流与所述读取电流进行比较并输出通过或故障。
20.如权利要求19所述的验证方法，其中，当所述单元电流量具有负偏差时，改变所述参考电流或所述读取电流的步骤包括减少所述参考电流的步骤。
21.如权利要求19所述的验证方法，其中，当所述单元电流量具有负偏差时，改变所述参考电流或所述读取电流的步骤包括增加所述读取电流的步骤。
22.如权利要求19所述的验证方法，其中，当所述单元电流量具有正偏差时，改变所述参考电流或所述读取电流的步骤包括减少所述读取电流的步骤。
23.如权利要求19所述的验证方法，其中，当所述单元电流量具有正偏差时，改变所述参考电流或所述读取电流的步骤包括增加所述参考电流的步骤。
24.如权利要求19所述的验证方法，其中，改变所述参考电流或所述读取电流的步骤包括以下步骤利用所述控制器，对应于所述单元电流量的偏差，根据要感测的故障比特的数目而将电流控制信号提供给所述故障比特感测单元，并且 所述故障比特感测单元根据所述电流控制信号来改变所述参考电流或所述读取电流。
25.如权利要求19所述的验证方法，还包括以下步骤当所述故障比特感测单元输出通过信号时，利用所述控制器纠正故障比特的错误。
26.如权利要求25所述的验证方法，其中，所述控制器包括纠错电路ECC，所述ECC被配置成纠正故障比特的错误，并且 所述故障比特感测单元要感测的故障比特的数目是固定的，或在所述ECC纠正的范围内变化。
全文摘要
本发明公开了一种非易失性存储装置，包括包括多个单位存储器单元的存储器单元阵列；页缓冲器单元，被配置成从存储器单元阵列的选中的存储器单元读取数据并储存读取的数据；控制器，被配置成响应于验证命令而产生与要感测的故障比特的数目和在读取操作期间流经单位存储器单元的单元电流量的偏差相对应的参考电流发生信号、第一电流控制信号和第二电流控制信号；以及故障比特感测单元，被配置成响应于验证命令而从控制器接收参考电流发生信号、第一电流控制信号和第二电流控制信号，并且控制参考电流量和页缓冲器单元的数据读取电流量中的至少一个。
文档编号G11C29/42GK102760493SQ20121007010
公开日2012年10月31日 申请日期2012年3月16日 优先权日2011年4月28日
发明者崔成旲, 金有声, 金珉秀 申请人:海力士半导体有限公司