非易失性存储器件的编程方法
【专利摘要】本发明提供了一种非易失性存储器件的编程方法，所述非易失性存储器件包括多个存储串，每个存储串包括串联连接在公共源极线与位线之间的源极选择晶体管、多个存储器单元以及漏极选择晶体管。所述编程方法包括以下步骤：在将未选中的存储串的多个存储器单元的沟道浮置的第一时段期间，将第一电压施加到公共源极线；以及在将选中的存储器单元编程的第二时段期间，当选中的字线属于与公共源极线相邻的字线组时，将增大得大于第一电压的第二电压施加到公共源极线。
【专利说明】非易失性存储器件的编程方法
[0001]相关申请的交叉引用
[0002]本申请要求2012年8月30日提交的申请号为10-2012-0095673的韩国专利申请的优先权，其全部内容通过引用合并于此。
【技术领域】
[0003]本发明的示例性实施例涉及一种非易失性存储器件的操作方法，更具体而言，涉及一种非易失性存储器件的编程方法。
【背景技术】
[0004]近来，对能够电编程和电擦除并且即使在不供应电源的状态下也能保持数据的非易失性存储器件的需求快速增加。在非易失性存储器件之中，NAND快闪存储器件包括多个存储器单元，所述多个存储器单元串联连接使得相邻的单元共用漏极或源极，并且形成一个存储串(string)。因此，NAND快闪存储器件适用于储存大量信息。
[0005]具体地，形成NAND快闪存储器件的存储串包括串联连接在位线与公共源极线之间的漏极选择晶体管、多个存储器单元以及源极选择晶体管。漏极选择晶体管、存储器单元以及源极选择晶体管具有分别与漏极选择线、字线以及源极选择线连接并且被漏极选择线、字线以及源极选择线控制的栅极。多个存储串和与相应的存储串连接的多个位线形成存储器单兀块。
[0006]为了将存储器单元编程，对存储器单元执行擦除操作，使得存储器单元具有负的阈值电压。然后，将高电压作为编程电压施加到被选中用于编程的存储器单元的字线，使得选中的存储器单元具有较高的阈值电压。此时，其他的未选中的存储器单元的阈值电压不能改变。
[0007]然而，在编程操作期间，编程电压不仅被施加到选中的存储器单元，而且还被施加到与选中的存储器单元共用字线的未选中的存储器单元。因此，可能发生与选中的字线连接的未选中的存储器单元被编程的编程干扰。通常，为了防止编程干扰，使用以下方法:将未选中的存储串的漏极选择晶体管和源极选择晶体管关断，以将未选中的存储串的存储器单元的沟道浮置，并且将编程电压和通过电压施加到选中的字线和未选中的字线，以将未选中的存储串的存储器单元的沟道电压升压。
[0008]然而，现有的沟道升压方法随着选中的存储器单元的位置的不同可能不能获得防编程干扰效果。具体地，当选中的存储器单元位于存储串的沿延伸方向的端部时，防编程干扰效果可能降低。在下文中，参见图1A和图1B，将更加详细地描述这种问题。
[0009]图1A和图1B是用于解释现有方法的问题的图。具体地，图1A是当选中的存储器单元最相邻于公共源极线CSL时的未选中的存储串的截面图，图1B是当选中的存储器单元最相邻于位线BL时的未选中的存储串的截面图。
[0010]参见图1A，将电源电压Vcc施加到未选中的存储串的公共源极线CSL、漏极选择线DSL以及位线BL，并且将OV施加到源极选择线SSL，由此将未选中的存储串的存储器单元的沟道浮置。
[0011]随后，当将编程电压Vpgm施加到选中的存储器单元的字线WLO并且将通过电压Vpass施加到其他的字线WLl至WLn时，存储器单元的沟道电压升压。此时，由于编程电压Vpgm高于通过电压Vpass，所以在字线WLO之下升压的沟道电压CHl比在其他的字线WLl至WLn之下升压的沟道电压CH2更大。
[0012]在这种情况下，由于在字线WLO之下的沟道电压与施加到相邻的公共源极线CSL的电压Vcc之间的差很大，所以泄漏电流可以流到公共源极线CSL (参见①)。因此，在字线WLO之下的沟道电压减小。S卩，由于不能保持未选中的存储串中的与字线WLO连接的存储器单元的沟道电压的升压程度，所以相对应的存储器单元可能被编程。
[0013]此外，参见图1B，以与图1A相同的方式将未选中的存储串的存储器单元的沟道浮置。
[0014]然后，当将编程电压Vpgm施加到选中的存储器单元的字线WLn并且将通过电压Vpass施加到其他的字线WLO至WLn-1时，存储器单元的沟道电压升压。此时，在字线WLn之下升压的沟道电压CHl比在其他的字线WLO至WLn-1之下升压的沟道电压CH2更高。
[0015]在这种情况下，由于在字线WLn之下的沟道电压与施加到相邻的位线BL的电压Vcc之间的差很大，所以泄漏电流可以流到位线BL (参见②)。因此，在字线WLn之下的沟道电压减小。即，由于不能保持未选中的存储串中的与字线WLn连接的存储器单元的沟道电压的升压程度，所以相对应的存储器单元可能被编程。
【发明内容】
[0016]根据一个示例性实施例，一种非易失性存储器件的编程方法，所述非易失性存储器件包括多个存储串，每个存储串包括串联连接在公共源极线与位线之间的源极选择晶体管、多个存储器单元以及漏极选择晶体管，所述编程方法包括以下步骤:在将未选中的存储串的多个存储器单元的沟道浮置的第一时段期间，将第一电压施加到公共源极线；以及在将多个存储器单元中的选中的存储器单元编程的第二时段期间，当选中的字线属于与公共源极线相邻的字线组时，将比第一电压更大的第二电压施加到公共源极线。
[0017]根据一个示例性实施例，一种非易失性存储器件的编程方法，所述非易失性存储器件包括多个存储串，每个存储串包括串联连接在公共源极线与位线之间的源极选择晶体管、多个存储器单元以及漏极选择晶体管，所述编程方法包括以下步骤:在将未选中的存储串的多个存储器单元的沟道浮置的第一时段期间，将第一电压施加到未选中的位线；以及在将选中的存储器单元编程的第二时段期间，当选中的字线属于与位线相邻的字线组时，将比第一电压更大的第二电压施加到未选中的位线。
[0018]在本发明的一个示例性实施例中，一种非易失性存储器件的编程方法，所述非易失性存储器件包括多个存储串，每个存储串包括串联连接在公共源极线与位线之间的源极选择晶体管、多个存储器单元以及漏极选择晶体管，所述编程方法包括以下步骤:在将未选中的存储串的多个存储器单元的沟道浮置的第一时段期间，将第一电压施加到公共源极线；在第一时段期间将第二电压施加到未选中的位线；在将选中的存储器单元编程的第二时段期间，当选中的字线属于与公共源极线相邻的第一字线组时，将比第一电压更大的第三电压施加到公共源极线；以及在第二时段期间，当选中的字线属于与位线相邻的第二字线组时，将比第二电压更大的第四电压施加到未选中的位线。
【专利附图】
【附图说明】
[0019]图1A和图1B是用于解释现有方法的问题的图。
[0020]图2A是说明根据一个示例性实施例的非易失性存储器件的电路图。
[0021]图2B是图2A的一个存储串的截面图。
[0022]图3是用于解释根据本发明的一个示例性实施例的非易失性存储器件的编程方法的流程图。
[0023]图4A至图4D是分别用于解释图3的步骤S313、S314、S315以及S316的时序图。【具体实施方式】
[0024]下面将参照附图更详细地描述本发明的示例性实施例。然而，本发明可以用不同的方式实施，而不应解释为局限于本文所列的实施例。确切地说，提供这些实施例使得本说明书充分与完整，并向本领域技术人员充分传达本发明的范围。在说明书中，相似的附图标记在本发明的不同附图与示例性实施例中表示相似的部分。
[0025]图2A是说明根据一个示例性实施例的非易失性存储器件的电路图。图2B是图2A的一个存储串的截面图。
[0026]参见图2A和图2B，示例性的非易失性存储器件包括多个存储串STO至ST1，每个存储串包括源极选择晶体管SST、多个存储器单元MCO至MCn以及漏极选择晶体管DST，它们全部串联连接在公共源极线CSL与位线BLO或BLl之间。图2A说明两个存储串STO和ST1，但是本发明不局限于此。可以改变存储串的数目和与相应的存储串连接的位线的数目。在图2A和图2B中，η表示指示了每个存储串STO和STl中包括的字线的数目或存储器单元的数目的自然数。
[0027]漏极选择晶体管DST具有与漏极选择线DSL连接的栅极、并且通过漏极选择线DSL来控制，其中漏极选择线DSL沿着与存储串STO和STl的延伸方向(在下文中，第一方向)相交叉的方向(在下文中，第二方向)延伸。源极选择晶体管SST具有与沿着第二方向延伸的源极选择线SSL连接的栅极，并且通过源极选择线SSL来控制。
[0028]每个存储器单元MCO至MCn具有浮栅FG和控制栅的层叠结构。存储器单元MCO至MCn的控制栅与沿着第二方向延伸的字线WLO至WLn连接，并分别由字线WLO至WLn来控制。另一方面，浮栅FG具有岛形状。
[0029]在图2Β中，附图标记100和110分别表示半导体衬底和结区。此外,尽管未在图2Β中示出，但是隧道绝缘层插入在浮栅FG与半导体衬底100之间，并且栅间绝缘层插入在浮栅FG与字线WLO至WLn之间。
[0030]在上述非易失性存储器件中，为了便于描述，将两个存储串STO和STl分成选中的存储串STO和未选中的存储串STl。选中的存储串STO是包括作为编程目标的选中的存储器单元的存储串，而未选中的存储串STl是仅包括不能被编程的存储器单元(即，未选中的存储器单元)的存储串。此外，与选中的存储串STO连接的位线BLO被称作选中的位线BLO，而与未选中的存储串STl连接的位线BLl被称作未选中的位线BLl。此外，与选中的存储器单元连接的字线被称作选中的字线sel.WL，而与其他的存储器单元连接的字线被称作未选中的字线unsel.WL。参见图3至图4D，以下将描述根据本发明的示例性实施例的非易失性存储器件的编程方法。
[0031]图3是用于解释根据本发明的一个示例性实施例的非易失性存储器件的编程方法的流程图。图4A至图4D是分别用于解释图3的步骤S313、S314、S315以及S316的时序图。
[0032]参见图3，在步骤S311，判断选中的字线sel.WL是否与公共源极线CSL相邻。此时，选中的字线sel.WL是否与公共源极线CSL相邻并不一定意味着字线WLO最相邻于公共源极线CSL，而是可以根据设定而不同。例如，字线WLO至WLn之中的被布置为靠近公共源极线CSL的一个或更多个字线(即，字线WLO至WLk)可以被设定成与公共源极线CSL相邻的组Gl，而其他的字线可以被设定成与公共源极线CSL不相邻的组G2。在下文中，组Gl被称作相邻的组，而组G2被称作不相邻的组。在这种情况下，当选中的字线sel.WL属于相邻的组Gl时，判断出选中的字线sel.WL与公共源极线CSL相邻，而当选中的字线sel.WL属于不相邻的组G2时，判断出选中的字线sel.WL与公共源极线CSL不相邻。这里，k可以具有任何值，只要k是从O到η的整数。即，根据设定，可以是仅最相邻于公共源极线CSL的字线WLO属于相邻的组Gl，或者可以是字线WLO至WLn全部都属于相邻的组Gl。
[0033]此外，在步骤S312判断选中的字线sel.WL是否与位线BLO和BLl相邻。此时，选中的字线sel.WL是否与位线BLO和BLl相邻并不一定意味着字线WLn最相邻于位线BLO和BLl，而是可以根据设定而不同。例如，字线WLO至WLn之中的被布置成靠近位线BLO和BLl的一个或更多个字线(即，字线WLn至WLm)可以被设定成与位线BLO和BLl相邻的组G3，而其他的字线可以被设定成与位线BLO和BLl不相邻的组G4。在下文中，组G3被称作相邻的组G3，而组G4被称作不相邻的组G4。在这种情况下，当选中的字线sel.WL属于相邻的组G3时，判断出选中的字线sel.WL与位线BLO和BLl相邻，而当选中的字线sel.WL属于不相邻的组G4时，判断出选中的字线sel.WL与位线BLO和BLl不相邻。这里，m可以具有任何值，只要m是从O到η的整数。即，根据设定，可以是仅最相邻于位线BLO和BLl的字线WLn属于相邻的组G3，或者可以是字线WLO至WLn全部都属于相邻的组G3。
[0034]步骤S311的判断和步骤S312的判断可以彼此独立地执行，并且k和m彼此无关地被确定。换言之，选中的字线sel.WL是否属于公共源极线CSL的相邻的组Gl与选中的字线sel.WL是否属于位线BLO和BLl的相邻的组G3无关。因此，可以首先执行步骤S312，然后执行步骤S311。
[0035]根据步骤S311和步骤S312的判断结果，推出四种情况。第一种情况是选中的字线sel.WL属于公共源极线CSL的相邻的组Gl并且属于位线BLO和BLl的相邻的组G3。第二种情况是选中的字线sel.WL属于公共源极线CSL的相邻的组Gl但不属于位线BLO和BLl的相邻的组G3。第三种情况是选中的字线sel.WL不属于公共源极线CSL的相邻的组Gl但属于位线BLO和BLl的相邻的组G3。第四种情况是选中的字线sel.WL不属于公共源极线CSL的相邻的组Gl并且不属于位线BLO和BLl的相邻的组G3。
[0036]首先，在第二种情况下，在将选中的存储器单元编程时，在步骤S314增大公共源极线CSL的电压。增大公共源极线CSL的电压的原因是为了防止泄露电流流到公共源极线CSL,因为选中的字线sel.WL与公共源极线CSL相邻。参见图4B，以下将描述具体的编程操作。[0037]参见图4B，在将选中的存储器单元编程的第二时段之前，提供将存储串STO和STl的沟道预充电的第一时段Tl。
[0038]在第一时段Tl期间，将OV的接地电压施加到源极选择线SSL以关断源极选择晶体管SST，由此阻挡存储串STO和STl与公共源极线CSL之间的连接。此时，将预定的正电压(例如，电源电压Vcc)施加到公共源极线CSL，以防止泄漏电流流经公共源极线CSL。
[0039]此外，将第一漏极选择线电压VdslU例如，电源电压Vcc)施加到漏极选择线DSL。此时，将较低的位线编程电压(例如，0V)施加到选中的位线BLO以将选中的存储串STO的漏极选择晶体管DST导通。由此，选中的存储串STO的沟道被预充电到低电压。另一方面，将较高的位线编程禁止电压(例如，电源电压Vcc)施加到未选中的位线BLl以将未选中的存储串STl的漏极选择晶体管DST关断。由于未选中的存储串STl的源极选择晶体管SST和漏极选择晶体管DST都关断，所以未选中的存储串STl的存储器单元MCO至MCn的沟道变成浮置状态。
[0040]在示例性实施例中，第一漏极选择线电压Vdsll在临近第一时段Tl结束之前下降一定程度，然后增大到值等于或小于第一漏极选择线电压Vdsll第二漏极选择线电压Vdsl2,从而可靠地设定未选中的存储串STl的存储器单元MCO至MCn的浮置状态。然而，本发明不限制于此。当第一漏极选择线电压Vdsll和第二漏极选择线电压Vdsl2彼此相等时，第一漏极选择线电压Vdsll不下降，而是可以保持恒定的电压(例如第一时段Tl期间的电源电压Vcc)。可替选地，当第二漏极选择线电压Vdsl2比第一漏极选择线电压Vdsll小时，第一漏极选择线电压VdslI可以在临近第一时段Tl结束之前缓缓地减小到第二漏极选择线电压Vdsl2。此时，即使第二漏极选择线电压Vdsl2比第一漏极选择线电压Vdsll小时，用以导通选中的存储串STO的漏极选择晶体管DST并且关断未选中的存储串STl的漏极选择晶体管DST的电压也具有大于OV且小于电源电压Vcc的值。
[0041 ] 在将选中的存储器单元编程的第二时段T2期间，将通过电压Vpass施加到未选中的字线unsel.WL,并且将编程电压Vpgm施加到选中的字线sel.WL。
[0042]在本发明的本示例性实施例中，将第二时段T2分成三个时段T2a、T2b以及T2c，并且在这些时段期间以步进的方式来增大或减小施加到选中的字线sel.WL的电压。具体地，施加到选中的字线sel.WL的电压在时段T2a期间被增大到通过电压Vpass，然后在时段T2b期间被增大到编程电压Vpgm，然后在时段T2c期间被减小到通过电压Vpass。然而，本发明不局限于此，施加到选中的字线sel.WL的电压可以在第二时段T2期间直接增加到编程电压Vpgm，然后保持直到第二时段T2结束(参见虚线)。在下文中，为了便于描述，将时段T2a和T2c分别称作第一通过电压施加时段和第二通过电压施加时段，而将时段T2b称作编程电压施加时段。
[0043]根据通过电压Vpass和编程电压Vpgm的施加，处于浮置状态的未选中的存储串STl的存储器单元MCO至MCn的沟道电压被升压。然而，由于被升压的沟道电压与施加到公共源极线CSL的电压之间的差，泄漏电流可以流到公共源极线CSL。这种现象随着选中的字线sel.WL的位置靠近公共源极线CSL而变得严重。为了防止这种现象，在第二时段T2期间将增大得大于第一时段Tl期间施加的电压(例如，电源电压)的电压Vcc+a施加到公共源极线CSL。图4B说明了在编程电压施加时段T2b期间施加增大的电压Vcc+a，但是本发明不局限于此。除了编程电压施加时段T2b以外，可以在第一通过电压施加时段T2a和/或第二通过电压施加时段T2c期间施加增大电压Vcc+a (参见虚线)。当在整个第二时段T2期间将编程电压Vpgm施加到选中的字线sel.WL时，可以在整个第二时段T2期间将增大的电压Vcc+a施加到公共源极线CSL。
[0044]在第二时段T2期间，可以保持施加到漏极选择线DSL、位线BLO和BLl以及源极选择线SSL的电压。
[0045]然后，在编程结束的第三时段T3期间，停止对选中的字线sel.WL、未选中的字线unsel.WL、源极选择线SSL、公共源极线CSL、漏极选择线DSL以及位线BLO和BLl施加电压。
[0046]在示例性实施例中，可以在第二时段T2期间减小未选中的存储串STl的存储器单元MCO至MCn的升压的沟道电压与施加到公共源极线CSL的电压之间的差。因此，未选中的存储串STl的存储器单元MCO至MCn、具体而言与选中的字线sel.WL连接的存储器单元可以被禁止编程。
[0047]在第三种情况下，在将选中的存储器单元编程时，在步骤S315增大未选中的位线BLl的电压。增大未选中的位线BLl的电压的原因是为了防止泄露电流流到未选中的位线BLl，因为选中的字线sel.WL与位线BLO和BLl相邻。参见图4C，以下将描述具体的编程操作。以下的描述将集中在与参照图4B描述的不同之处。
[0048]参见图4C，提供将存储串STO和STl的沟道预充电的第一时段Tl。在第一时段Tl期间，将未选中的存储串STl的存储器单元MCO至MCn的沟道浮置。
[0049]然后，在将选中的存储器单元编程的第二时段T2期间，将通过电压Vpass施加到未选中的字线unsel.WL,并且将编程电压Vpgm施加到选中的字线sel.WL。因此，处于浮置状态的未选中的存储串STl的存储器单元MCO至MCn的沟道电压被升压。
[0050]然而，由于未选中的存储串STl的存储器单元MCO至MCn的升压的沟道电压与施加到未选中的位线BLl的电压之间的差，泄漏电流可以流到未选中的位线BL1。这种现象随着选中的字线sel.WL的位置靠近位线BLO和BLl而变得严重。为了防止这种现象，在第二时段T2期间将增大得大于第一时段Tl期间施加的电压(例如，电源电压Vcc)的电压Vcc+b施加到未选中的位线BL1。图4C说明了在编程电压施加时段T2b期间施加增大的电压Vcc+b，但是本发明不局限于此。除了编程电压施加时段T2b以外，可以在第一通过电压施加时段T2a和/或第二通过电压施加时段T2c期间施加增大的电压Vcc+b (参见虚线)。当在整个第二时段T2期间将编程电压Vpgm施加到选中的字线sel.WL时，可以在整个第二时段T2期间将增大的电压Vcc+b施加到未选中的位线BLl。
[0051]在第二时段T2期间，可以保持施加到漏极选择线DSL、选中的位线BL0、源极选择线SSL以及公共源极线CSL的电压。
[0052]然后，在第三时段T3期间结束编程。
[0053]在上述示例性实施例中，可以在第二时段T2期间减小未选中的存储串STl的存储器单元MCO至MCn的升压的沟道电压与施加到未选中的位线BLl的电压之间的差。因此，未选中的存储串STl的存储器单元MCO至MCn、具体而言与选中的字线sel.WL连接的存储器单元可以被禁止编程。
[0054]在第一种情况下，在将选中的存储器单元编程时，在步骤S313同时增大未选中的位线BLl的电压和公共源极线CSL的电压。同时增大未选中的位线BLl的电压和公共源极线CSL的电压的原因是为了防止泄漏电流流到未选中的位线BL1，因为选中的字线sel.WL与位线BLO和BLl相邻，并且为了防止泄漏电流流到公共源极线CSL，因为选中的字线sel.WL也与公共源极线CSL相邻。参见图4A，以下将描述具体的编程操作。以下的描述将集中在与参照图4B和图4C描述的不同之处。
[0055]参见图4A，在第二时段T2期间，施加增大得大于第一时段Tl期间施加到未选中的位线BLl的电压(例如，电源电压Vcc)的电压Vcc+b，并且施加增大得大于第一时段Tl期间施加到公共源极线CSL的电压(例如，电源电压Vcc)的电压Vcc+a。可以仅在编程电压施加时段T2b、或在除了编程电压施加时段T2b以外的第一通过电压施加时段T2a和/或第二通过电压施加时段T2c期间施加增大的电压Vcc+b或Vcc+a (参见虚线)。当在整个第二时段T2期间将编程电压Vpgm施加到选中的字线sel.WL时，可以在整个第二时段T2期间将增大的电压Vcc+a施加到公共源极线CSL，并且可以将增大的电压Vcc+b施加到未选中的位线 BL1。
[0056]在第二时段T2期间，可以保持施加到漏极选择线DSL、选择位线BLO以及源极选择线SSL的电压。
[0057]在示例性实施例中，可以减小未选中的存储串STl的存储器单元MCO至MCn的升压的沟道电压与施加到未选中的位线BLl的电压之间的差，以及可以减小未选中的存储串STl的存储器单元MCO至MCn的升压的沟道电压与施加到公共源极线CSL的电压之间的差。因此，未选中的存储串STl的存储器单元MCO至MCn、具体而言与选中的字线sel.WL连接的存储器单元可以被禁止编程。
[0058]在第四种情况下，在将选中的存储器单元编程时，在步骤S316保持未选中的位线BLl和公共源极线CSL的电压。这是因为，当判断出选中的字线sel.WL既不与位线BLO和BLl相邻也不与公共源极线 CSL相邻时，不需要防止泄露电流流动。参见图4D，以下将描述具体的编程操作。以下的描述将集中在与参照图4B和图4C描述的不同之处。
[0059]参见图4D，在第二时段T2期间，将与在第一时段Tl期间施加的电压(例如，电源电压Vcc)相同的电压施加到未选中的位线BL，并且将与在第一时段Tl期间施加的电压(例如，电源电压Vcc)相同的电压施加到公共源极线CSL。
[0060]在上述示例性实施例中，当施加到公共源极线CSL的电压的增量被称作第一电压增量a而施加到未选中的位线BLl的电压的增量被称作第二电压增量b时，第一电压增量a和第二电压增量b可以彼此相等或彼此不同。在示例性实施例中，描述了第一电压增量a和第二电压增量b具有固定的值，但是本发明不局限于此。第一电压增量a和第二电压增量b可以根据选中的字线sel.WL而具有不同的值。
[0061]首先，可以将图3的步骤S311中的公共源极线CSL的相邻的组Gl分成从靠近公共源极线CSL的一侧开始布置的两个或更多个子组，例如，第一子组G1、第二子组G2、…。此时，属于每个子组的字线的数目可以根据设定而改变。
[0062]这里，当选中的字线sel.WL属于子组之中的靠近公共源极线CLS的子组时，可以增加第一电压增量a。例如，假设存在32个字线WLO至WL31，相邻的组Gl包括字线WLO至WLlO，并且相邻的组Gl分成包括字线WLO至WL3的第一子组Gl1、包括字线WL4至WL7的第二子组G12、以及包括字线WL8至WLlO的第三子组G13。在这种情况下，当选中的字线sel.WL属于第一子组G11、第二子组G12、第三子组G13时，第一电压增量a可以分别设定成al、a2、a3，并且可以建立al>a2>a3的表达式。[0063]此外，可以将图3的步骤S312中的位线BLO和BLl的相邻的组G3分成从靠近位线BLO和BLl的一侧开始布置的两个或更多个子组，例如，第一子组G31、第二子组G32、…。相似地，属于每个组的字线的数目可以改变。
[0064]这里，当选中的字线sel.WL属于子组之中的靠近位线BLO和BLl的子组时，可以增加第二电压增量b。例如，假设存在32个字线WLO至WL31，相邻的组G3包括字线WL31至WL20,并且相邻的组G3分成包括字线WL31至WL29的第一子组G31、包括字线WL28至WL25的第二子组G32、以及包括字线WL24至WL20的第三子组G33。在这种情况下，当选中的字线sel.WL属于第一子组G31、第二子组G32、第三子组G33时，第二电压增量b可以被分别设定成bl、b2、b3，并且可以建立bl>b2>b3的表达式。
[0065]在示例性实施例中，如参照图3至图4D所描述的，可以根据选中的字线sel.WL的位置而将增大的电压施加到公共源极线CSL和/或未选中的位线BLl，并且可以根据选中的字线sel.WL的位置来控制增大的电压的增量。
[0066]根据示例性实施例，可以通过考虑选中的存储器单元的位置来有效地防止编程干扰。
[0067] 尽管已经参照具体的实施例描述了本发明，但是对于本领域技术人员显然的是，可以在不脱离所附权利要求所限定的本发明的精神和范围的情况下进行各种变化和修改。
【权利要求】
1.一种非易失性存储器件的编程方法，所述非易失性存储器件包括多个存储串，每个存储串包括串联连接在公共源极线与位线之间的源极选择晶体管、多个存储器单元以及漏极选择晶体管，所述编程方法包括以下步骤: 在将未选中的存储串的多个存储器单元的沟道浮置的第一时段期间，将第一电压施加到所述公共源极线；以及 在将所述多个存储器单元的选中的存储器单元编程的第二时段期间，当选中的字线属于与所述公共源极线相邻的字线组时，将比所述第一电压大的第二电压施加到所述公共源极线。
2.如权利要求1所述的编程方法，其中，所述第二时段包括: 将编程电压施加到所述选中的字线的编程电压施加时段，并且 在所述编程电压施加时段期间将所述第二电压施加到所述公共源极线。
3.如权利要求1所述的编程方法，其中，所述第二时段包括: 将通过电压施加到所述选中的字线的通过电压施加时段，以及 将编程电压施加到所述选中的字线的编程电压施加时段，并且 其中，在所述编程电压施加时段期间将所述第二电压施加到所述公共源极线。
4.如权利要求3所述的编程方法，其中，在所述通过电压施加时段期间将所述第二电压施加到所述公共源极线。
5.如权利要求1所述的编程方法，其中，与所述公共源极线相邻的字线组包括: 从最靠近所述公共源极线的一侧开始布置的一个或更多个字线。
6.如权利要求1所述的编程方法，其中，将与所述公共源极线相邻的字线组分成从最靠近所述公共源极线的一侧开始布置的第一子组至第N子组，其中，N是等于或大于I的自然数， 其中，所述第一子组至所述第N子组中的每个包括一个或更多个字线，以及其中，所述第二电压的量值从所述选中的字线所属的子组之中的所述第一子组到所述第N子组减小。
7.一种非易失性存储器件的编程方法，所述非易失性存储器件包括多个存储串，每个存储串包括串联连接在公共源极线与位线之间的源极选择晶体管、多个存储器单元以及漏极选择晶体管，所述编程方法包括以下步骤: 在将未选中的存储串的多个存储器单元的沟道浮置的第一时段期间，将第一电压施加到未选中的位线；以及 在将选中的存储器单元编程的第二时段期间，当选中的字线属于与所述位线相邻的字线组时，将比所述第一电压大的第二电压施加到所述未选中的位线。
8.如权利要求7所述的编程方法，其中，所述第二时段包括: 将编程电压施加到所述选中的字线的编程电压施加时段，并且 在所述编程电压施加时段期间，将所述第二电压施加到所述未选中的位线。
9.如权利要求7所述的编程方法，其中，所述第二时段包括: 将通过电压施加到所述选中的字线的通过电压施加时段，以及 将编程电压施加到所述选中的字线的编程电压施加时段，并且 其中，在所述编程电压施加时段期间将所述第二电压施加到所述未选中的位线。
10.如权利要求9所述的编程方法，其中，在所述通过电压施加时段期间将所述第二电压施加到所述未选中的位线。
11.如权利要求7所述的编程方法，其中，与所述位线相邻的字线组包括: 从最靠近所述位线的一侧开始布置的一个或更多个字线。
12.如权利要求7所述的编程方法，其中，将与所述位线相邻的字线组分成从最靠近所述位线的一侧开始布置的第一子组至第M子组， 其中，所述第一子组至所述第M子组中的每个包括一个或更多个字线，其中，M是等于或大于I的自然数，以及 其中，所述第二电压的量值从所述选中的字线所属的子组之中的所述第一子组到所述第M子组减小。
13.一种非易失性存储器件的编程方法，所述非易失性存储器件包括多个存储串，每个存储串包括串联连接在公共源极线与位线之间的源极选择晶体管、多个存储器单元以及漏极选择晶体管，所述编程方法包括以下步骤: 在将未选中的存储串的多个存储器单元的沟道浮置的第一时段期间，将第一电压施加到所述公共源极线； 在所述第一时段期间将第二电压施加到未选中的位线； 在将选中的存储器单元编程的第二时段期间，当选中的字线属于与所述公共源极线相邻的第一字线组时，将比所述第一电压大的第三电压施加到所述公共源极线；以及 在所述第二时段期间，当所述选中的字线属于与所述位线相邻的第二字线组时，将比所述第二电压大的第四电压施 加到所述未选中的位线。
14.如权利要求13所述的编程方法，其中，所述第二时段包括: 将编程电压施加到所述选中的字线的编程电压施加时段， 在所述编程电压施加时段期间将所述第三电压施加到所述公共源极线，以及 在所述编程电压施加时段期间将所述第四电压施加到所述未选中的位线。
15.如权利要求13所述的编程方法，其中，所述第二时段包括: 将通过电压施加到所述选中的字线的通过电压施加时段，以及 将编程电压施加到所述选中的字线的编程电压施加时段，并且 其中，在所述编程电压施加时段期间将所述第三电压施加到所述公共源极线，以及 在所述编程电压施加时段期间将所述第四电压施加到所述未选中的位线。
16.如权利要求15所述的编程方法，其中，在所述通过电压施加时段期间将所述第三电压施加到所述公共源极线，以及 在所述通过电压施加时段期间将所述第四电压施加到所述未选中的位线。
17.如权利要求13所述的编程方法，其中，所述第一字线组包括: 从最靠近所述公共源极线的一侧开始布置的一个或更多个字线，并且 所述第二字线组包括:从最相邻于所述位线的一侧开始布置的一个或更多个字线。
18.如权利要求17所述的编程方法，其中，所述第一字线组和所述第二字线组彼此独立地设定。
19.如权利要求13所述的编程方法，其中，将所述第一字线组分成从最靠近所述公共源极线的一侧开始布置的第一子组至第N子组，其中，N是等于或大于I的自然数，其中，所述第一子组至所述第N子组中的每个包括一个或更多个字线，以及其中，所述第三电压的量值从所述选中的字线所属的子组之中的所述第一子组到所述第N子组减小。
20.如权利要求13所述的编程方法，其中，将所述第二字线组分成从最相邻于所述位线的一侧开始布置的第一子组至第M子组，其中，M是等于或大于I的自然数， 其中，所述第一子组至所述第M子组中的每个包括一个或更多个字线，以及其中，所述第四电压的量值从所述选中的字线所属的子组之中的所述第一子组到所述第M子组减小。
【文档编号】G11C16/10GK103680624SQ201310122557
【公开日】2014年3月26日 申请日期:2013年4月10日 优先权日:2012年8月30日
【发明者】金泰均 申请人:爱思开海力士有限公司